專利名稱：：用于具有多個(gè)時(shí)鐘范圍的系統(tǒng)的數(shù)據(jù)傳送裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及在具有多個(gè)不同的頻率的多個(gè)時(shí)鐘的系統(tǒng)之間傳送數(shù)據(jù)。通常，數(shù)字系統(tǒng)要求在不同的時(shí)鐘頻率工作和從公用數(shù)據(jù)總線接收控制信息的子裝置。如果不同的子裝置使用它的相應(yīng)的時(shí)鐘而不是公共總線時(shí)鐘捕獲分配的控制信息，則存在著潛在的差錯(cuò)。即，從一個(gè)時(shí)鐘范圍到另外的時(shí)鐘范圍傳送數(shù)字?jǐn)?shù)據(jù)遭受亞穩(wěn)定性的影響。典型地，已知的系統(tǒng)使用緩沖存儲器和／或適應(yīng)一個(gè)或者兩個(gè)時(shí)鐘范圍時(shí)鐘的相位以避免這種亞穩(wěn)定性。這種方法的一個(gè)例子在美國專利No．5，548，620中描述。在這個(gè)示例的系統(tǒng)中，在相應(yīng)的時(shí)鐘范圍接口，通過在第一范圍的輸出的一個(gè)主和一個(gè)從屬觸發(fā)器以及在第二范圍的輸入的一個(gè)主和一個(gè)從屬觸發(fā)器同步數(shù)據(jù)。第一范圍的主觸發(fā)器是由第一范圍時(shí)鐘同步的。第二范圍中的從屬觸發(fā)器是由第二范圍時(shí)鐘同步的。在第一范圍中的從屬觸發(fā)器和在第二范圍中的主觸發(fā)器二者是由分別不同的時(shí)鐘同步，即在鎖相環(huán)電路中產(chǎn)生的。使用這個(gè)方法到時(shí)鐘范圍之間的數(shù)據(jù)的接口可能變得復(fù)雜和昂貴，如果包括多個(gè)時(shí)鐘范圍的話。因此需要數(shù)據(jù)接口的一個(gè)簡單的方法，以便避免具有多個(gè)時(shí)鐘范圍的數(shù)字裝置中的亞穩(wěn)定性。本發(fā)明針對用于提供時(shí)鐘范圍之間的數(shù)據(jù)接口的時(shí)鐘范圍接口電路。這個(gè)電路包括在第一時(shí)鐘范圍的輸出第一鎖存器，和在第二時(shí)鐘范圍的輸入的第二鎖存器。第一和第二鎖存器是由他們的相應(yīng)的范圍時(shí)鐘同步的。施加相應(yīng)時(shí)鐘的邏輯功能的起動信號，起動第一和第二鎖存器之一。在附圖中圖1是具有多個(gè)時(shí)鐘范圍的一個(gè)示例的數(shù)字處理系統(tǒng)的方框圖。圖2是多個(gè)示例的時(shí)鐘信號的波形圖，它可能是在一個(gè)特定的數(shù)字處理系統(tǒng)諸如圖1的系統(tǒng)中要求的。圖3-6是用于在不同的時(shí)鐘范圍之間的接口的數(shù)據(jù)接口裝置的方框圖。圖7是在圖3-6中使用的類型的示例的啟用數(shù)據(jù)鎖存器的示意圖。圖8是參見該范圍時(shí)鐘典型的起動信號的波形圖。圖9，10和12是示例的起動信號產(chǎn)生電路的示意圖。圖11是理解圖10電路的工作有用的信號波形圖。圖1是一個(gè)接口集成電路，在定義本發(fā)明的環(huán)境中是有用的，但不是限定性的。本發(fā)明可以在任何集成電路(IC)或者其它接近地封裝的電路例如多片IC封裝或者混合多個(gè)時(shí)鐘范圍的混合的IC封裝中實(shí)踐。另外的例子可能包括用于多媒體處理的多處理器IC，多信道數(shù)字音頻處理／編輯IC和系統(tǒng)，僅僅列舉幾個(gè)。圖1說明用于多平臺電視系統(tǒng)的接口或者鏈路IC。配置這個(gè)IC同時(shí)地?cái)?shù)字處理以不同格式接收的多個(gè)電視信號。相應(yīng)的處理器以虛線限定。配置以虛線10限定的電路以便處理數(shù)字直接廣播衛(wèi)星信號。這個(gè)電路包括兩個(gè)模擬／數(shù)字變換器，用于處理來自衛(wèi)星調(diào)諧器的正交信號，一個(gè)數(shù)字解調(diào)器和糾錯(cuò)電路。在這個(gè)電路內(nèi)的相應(yīng)的單元可以要求不同的同步信號，例如18MHz，54MHz和27MHz時(shí)鐘信號，因此可以包含多個(gè)時(shí)鐘范圍。來自微處理器接口的不同的控制信號可以耦合到這些時(shí)鐘范圍之一。由虛線20限定的第二處理塊接收和處理高清晰度數(shù)字信號，諸如可以根據(jù)大聯(lián)盟(GrandAlliance)協(xié)議發(fā)送。這個(gè)電路包括至少一個(gè)模擬／數(shù)字變換器，一個(gè)數(shù)字解調(diào)器，一個(gè)均衡器／相位跟蹤儀和糾錯(cuò)電路。這些單元可以要求不同的同步信號，例如108MHz，54MHz和27MHz時(shí)鐘信號，因此可以包含另外的多個(gè)時(shí)鐘范圍。第三，該IC包括由虛線31限定的NTSC信號處理器。這個(gè)電路包括模擬／數(shù)字變換器，濾波器電路和數(shù)字色彩解碼器。這些單元可以要求不同的同步信號，例如18MHz，36MHz和27MHz時(shí)鐘信號，表示另外的多個(gè)時(shí)鐘范圍。每一個(gè)相應(yīng)的較大的電路塊包括多個(gè)時(shí)鐘范圍。但是提供控制數(shù)據(jù)給每一個(gè)時(shí)鐘范圍中的電路是不太可能的。要求來自該微處理器的控制數(shù)據(jù)來自一個(gè)以上的范圍以及在不同的范圍之間傳送控制數(shù)據(jù)是可能的。名義上相應(yīng)的同步信號是由包括一個(gè)鎖相環(huán)12的通用時(shí)鐘產(chǎn)生電路提供的，以便開發(fā)主時(shí)鐘信號和一個(gè)發(fā)生器14，響應(yīng)主時(shí)鐘信號，提供不同頻率的多個(gè)時(shí)鐘信號。在示例的IC中，主時(shí)鐘是108MHz，和另外的時(shí)鐘信號為18，27，36和54MHz。圖2說明這些時(shí)鐘信號的示例的定時(shí)關(guān)系。這些特定的時(shí)鐘信號是彼此鎖相的并且都是9MHz的簡單倍數(shù)。必須理解，在相似的或者不同的IC中可能使用從所示的廣泛地發(fā)散的多個(gè)時(shí)鐘信號，并且本發(fā)明將應(yīng)用到這些。進(jìn)行兩個(gè)假設(shè)。第一是在時(shí)鐘范圍之間傳送的數(shù)據(jù)在該時(shí)鐘頻率不改變，即數(shù)據(jù)速率比在給定的時(shí)鐘范圍接口的較慢的時(shí)鐘速率更慢。其次，在不同的范圍中的時(shí)鐘信號是互相鎖相的。假定在任何范圍接口輸出數(shù)據(jù)隨著輸出時(shí)鐘瞬變的上升沿改變，以及數(shù)據(jù)是在輸入時(shí)鐘瞬變的上升沿捕獲的。在此情況下可以通過檢查圖2的示例的波形確定定時(shí)余量。在圖2中，所有的時(shí)鐘信號在指定的A點(diǎn)具有上升瞬變。因此在所有的范圍之間有一個(gè)零定時(shí)余量和高似然性，如果數(shù)據(jù)是在這些情況下傳送的，可能發(fā)生數(shù)據(jù)差錯(cuò)。考慮在18和27MHz時(shí)鐘范圍之間的點(diǎn)B的定時(shí)余量。在點(diǎn)B，27MHz范圍展現(xiàn)上升瞬變，在18MHz時(shí)鐘的下一個(gè)上升瞬變之前出現(xiàn)2周期的108MHz時(shí)鐘(或18．5ns)。這代表18．5ns的定時(shí)余量?？梢灶愃频卮_定在另外的相應(yīng)的時(shí)鐘之間數(shù)據(jù)傳送的定時(shí)余量。表1給出代表定時(shí)余量取樣的列表。表1<tablesid="table1"num="001"><table>輸入時(shí)鐘MHz輸出時(shí)鐘MHz在A點(diǎn)的余量ns在B點(diǎn)的余量ns在C點(diǎn)的余量ns2718018．537．02736018．59．31827037．018．5362709．318．5</table></tables>表1表示在時(shí)間B和C的瞬變提供在圖1的示例的系統(tǒng)中要求的領(lǐng)域傳送的所有的四個(gè)轉(zhuǎn)換的適當(dāng)?shù)亩〞r(shí)余量。在B瞬變提供總線輸入寄存器(輸入時(shí)鐘=27MHz)，而在C瞬變?yōu)檩敵黾拇嫫魈峁└玫挠嗔?輸出時(shí)鐘=27MHz)。對于系統(tǒng)，使用通用的起動信號，它可能需要選擇為所有的數(shù)據(jù)范圍傳送的一個(gè)通用瞬變，例如瞬變B。圖8說明示例的起動脈沖定時(shí)，其中在18MHz，27MHz和36MHz時(shí)鐘范圍之間出現(xiàn)數(shù)據(jù)傳送。將認(rèn)識到，如果該數(shù)據(jù)與該起動脈沖不同步，每個(gè)數(shù)據(jù)字必須提供用于至少兩個(gè)周期的18MHz時(shí)鐘以便確保數(shù)據(jù)傳送。如果數(shù)據(jù)字持續(xù)時(shí)間較小，它在起動信號脈沖之間可能出現(xiàn)一個(gè)丟失。假定一個(gè)系統(tǒng)包括圖8的起動脈沖。圖3-6示出在相應(yīng)的時(shí)鐘范圍之間傳送數(shù)據(jù)的相應(yīng)的電路。圖3說明用于傳送27MHz時(shí)鐘范圍到18MHz時(shí)鐘范圍的數(shù)據(jù)的電路。該電路包括一個(gè)啟動數(shù)據(jù)鎖存器30和一個(gè)簡單的數(shù)據(jù)鎖存器32。存儲或者鎖存數(shù)據(jù)到與相應(yīng)的時(shí)鐘信號的正向轉(zhuǎn)變一致的相應(yīng)的鎖存器中。參見圖9，示出用于啟動數(shù)據(jù)鎖存器30的示例的電路。這個(gè)啟動數(shù)據(jù)鎖存器包括簡單的數(shù)據(jù)鎖存器92和多路復(fù)用器90。連接該多路復(fù)用器以便在起動脈沖為低電平時(shí)反饋數(shù)據(jù)鎖存器92的輸出和在起動脈沖是高時(shí)輸入新數(shù)據(jù)給該數(shù)據(jù)鎖存器92。在時(shí)鐘信號正轉(zhuǎn)變期間，僅僅在啟動信號是高邏輯狀態(tài)時(shí)新數(shù)據(jù)裝入到該鎖存器。存儲裝入到該數(shù)據(jù)鎖存器92的新數(shù)據(jù)，直到該起動脈沖和時(shí)鐘脈沖的正轉(zhuǎn)變符合為止。參見圖8，當(dāng)27MHz時(shí)鐘呈現(xiàn)正轉(zhuǎn)變和啟動是高時(shí)，新數(shù)據(jù)可以在指定的時(shí)間30T裝入到該啟動數(shù)據(jù)鎖存器30。這個(gè)數(shù)據(jù)將保持在啟動數(shù)據(jù)鎖存器30中，直到至少下一次出現(xiàn)指定的時(shí)間30T為止。在27MHz時(shí)鐘范圍的輸出，裝入啟動數(shù)據(jù)鎖存器30的新數(shù)據(jù)將在時(shí)間30T之后、在18MHz時(shí)鐘的下一個(gè)正變期間裝入到數(shù)據(jù)鎖存器32。這個(gè)轉(zhuǎn)變在圖8中指定為32T。將認(rèn)識到，在時(shí)鐘范圍之間存在用于傳送的全半周的27MHz時(shí)鐘定時(shí)余量。圖4說明用于傳送27MHz時(shí)鐘范圍到36MHz時(shí)鐘范圍的數(shù)據(jù)的電路。該電路包括啟動數(shù)據(jù)鎖存器40和簡單的數(shù)據(jù)鎖存器42。啟動數(shù)據(jù)鎖存器40在設(shè)計(jì)上類似于啟動數(shù)據(jù)鎖存器30。參見圖8，當(dāng)27MHz時(shí)鐘呈現(xiàn)正的轉(zhuǎn)變和該啟動信號是高時(shí)，新數(shù)據(jù)可以在指定的時(shí)間30T裝入到該啟動數(shù)據(jù)鎖存器40。這個(gè)數(shù)據(jù)將保持在啟動數(shù)據(jù)鎖存器40中，直到至少下一次出現(xiàn)指定的時(shí)間30T為止。在27MHz時(shí)鐘范圍的輸出，裝入啟動數(shù)據(jù)鎖存器30的新數(shù)據(jù)將在時(shí)間30T之后、在36MHz時(shí)鐘的下一個(gè)正變期間裝入到數(shù)據(jù)鎖存器42。這在圖8中的時(shí)間32T出現(xiàn)。利用圖3電路，有用于在時(shí)鐘范圍之間傳送的27MHz時(shí)鐘定時(shí)余量的一個(gè)全半周。圖5說明用于傳送18MHz時(shí)鐘范圍到27MHz時(shí)鐘范圍的數(shù)據(jù)的電路。該電路包括數(shù)據(jù)鎖存器50和啟動數(shù)據(jù)鎖存器52。啟動數(shù)據(jù)鎖存器52在設(shè)計(jì)上類似于啟動數(shù)據(jù)鎖存器30。參見圖8，在18MHz時(shí)鐘的所有的正轉(zhuǎn)變時(shí)新數(shù)據(jù)可以裝入到該數(shù)據(jù)鎖存器50。這個(gè)數(shù)據(jù)將保持在數(shù)據(jù)鎖存器50中，直到至少18MHz時(shí)鐘的下一個(gè)正轉(zhuǎn)變?yōu)橹?，但是在這個(gè)例子中記住，數(shù)據(jù)字持續(xù)時(shí)間必須是至少18MHz時(shí)鐘的兩個(gè)周期。假定新數(shù)據(jù)是在18MHz時(shí)鐘范圍的輸出、在時(shí)間50T裝入數(shù)據(jù)鎖存器50中。在該起動脈沖是高電平時(shí)27MHz時(shí)鐘的下一個(gè)正的轉(zhuǎn)變期間，在27MHz時(shí)鐘范圍的輸入，這個(gè)數(shù)據(jù)裝入到啟動數(shù)據(jù)鎖存器52。這在圖8中的時(shí)間30T出現(xiàn)。在時(shí)鐘范圍之間用于這個(gè)傳送的定時(shí)余量幾乎是27MHz時(shí)鐘的一個(gè)全周期。圖6說明用于傳送36MHz時(shí)鐘范圍到27MHz時(shí)鐘范圍的數(shù)據(jù)的電路。該電路包括數(shù)據(jù)鎖存器60和啟動數(shù)據(jù)鎖存器62。啟動數(shù)據(jù)鎖存器62在設(shè)計(jì)上類似于啟動數(shù)據(jù)鎖存器30。參見圖8，在36MHz時(shí)鐘的所有的正轉(zhuǎn)變時(shí)新數(shù)據(jù)可以裝入到該數(shù)據(jù)鎖存器60。這個(gè)數(shù)據(jù)將保持在數(shù)據(jù)鎖存器60中，直到至少36MHz時(shí)鐘的下一個(gè)正轉(zhuǎn)變?yōu)橹?，但是在這個(gè)例子中記住，數(shù)據(jù)字持續(xù)時(shí)間必須是至少18MHz時(shí)鐘的兩個(gè)周期。假定新數(shù)據(jù)是在36MHz時(shí)鐘范圍的輸出、在時(shí)間60T裝入數(shù)據(jù)鎖存器60中。在該起動脈沖是高電平時(shí)27MHz時(shí)鐘的下一個(gè)正的轉(zhuǎn)變期間，在27MHz時(shí)鐘范圍的輸入，這個(gè)數(shù)據(jù)裝入到啟動數(shù)據(jù)鎖存器62。這在圖8中的時(shí)間30T出現(xiàn)。在時(shí)鐘范圍之間用于這個(gè)傳送的定時(shí)余量是108MHz時(shí)鐘的一個(gè)全周期。在圖3和4中，由于反饋機(jī)構(gòu)和該脈沖序列，數(shù)據(jù)保持在輸入鎖存器30和40中至少一個(gè)起動脈沖周期。輸出鎖存器32和42可能連續(xù)地同步，但是在其中的數(shù)據(jù)在一個(gè)啟動周期的持續(xù)時(shí)間將不改變，因?yàn)榈竭@些鎖存器的輸入在一個(gè)啟動周期期間不變化。在圖5和6中，在相應(yīng)的輸入鎖存器50和60中的數(shù)據(jù)可以隨著相應(yīng)的時(shí)鐘信號的連續(xù)的正轉(zhuǎn)變而改變。但是，由于啟動數(shù)據(jù)鎖存器的反饋操作，在相應(yīng)的輸出鎖存器52和62中的數(shù)據(jù)在啟動周期的整段時(shí)期內(nèi)保持恒定。圖9示出產(chǎn)生該啟動信號的示例的電路。在圖9中，18MHz，27MHz，36MHz和54MHz時(shí)鐘信號在邏輯上加上以便產(chǎn)生在時(shí)間50T出現(xiàn)的復(fù)位脈沖。這個(gè)復(fù)位脈沖加到計(jì)數(shù)器70，該計(jì)數(shù)器70安排用于計(jì)數(shù)108MHz時(shí)鐘信號的補(bǔ)碼的脈沖。計(jì)數(shù)器70提供一個(gè)脈沖，它的持續(xù)時(shí)間是108MHz時(shí)鐘的4周期，和它在復(fù)位脈沖之后的108MHz時(shí)鐘的負(fù)轉(zhuǎn)變開始；即，時(shí)間50T之后的108MHz時(shí)鐘的半周期。圖10示出啟動信號發(fā)生器的第二實(shí)施例。圖11表示由圖10中的相應(yīng)的單元輸出的有關(guān)的波形。在這個(gè)實(shí)施例中，在電路102中18MHz時(shí)鐘除以二以便產(chǎn)生延遲的108MHz時(shí)鐘的半周期和具有等于啟動周期的持續(xù)時(shí)間的循環(huán)時(shí)間的一個(gè)方波(在圖11中表示18／2)。這個(gè)信號的補(bǔ)碼與108MHz時(shí)鐘信號的補(bǔ)碼在邏輯上相加(104)以便提供一個(gè)選通時(shí)鐘信號(GATEDCK)。該選通時(shí)鐘的第一脈沖出現(xiàn)時(shí)間50T之后的108MHz時(shí)鐘信號的半周期。選通時(shí)鐘加到除8電路106。在選通時(shí)鐘的四個(gè)脈沖之后，除8電路的輸出成為高并且在該選通時(shí)鐘脈沖的整段時(shí)期內(nèi)繼續(xù)高。18／2信號加到除8電路106的復(fù)位輸入，并且使得除8電路輸出以便復(fù)位低，與該18／2信號的正的部分一致。18／2信號的補(bǔ)碼與在“與”電路108中的除8電路106來的該信號的補(bǔ)碼在邏輯上相加以便提供起動信號。圖12表示第三可選的啟動信號產(chǎn)生電路。這個(gè)電路是從可得到的時(shí)鐘信號的簡單的邏輯操作得到的，邏輯設(shè)計(jì)的本領(lǐng)域的技術(shù)人員容易理解它。產(chǎn)生該啟動信號的一般的圖形方法是描畫具有至少包括的時(shí)鐘周期的最小公倍數(shù)的一個(gè)全周期的有關(guān)的時(shí)鐘信號的時(shí)序圖。檢查每個(gè)輸出范圍時(shí)鐘的上升沿以便確定輸入范圍時(shí)鐘的任何上升沿是否是不可接受地接近。以在所有的區(qū)域中的低邏輯電平描畫該啟動信號，其沿是不可接受地接近和否則是高電平。隨后它通?？赡墚a(chǎn)生一個(gè)啟動信號，即不同的鐘信號的超集(superset)(例如邏輯＂與＂)。另外，一旦建立該啟動信號的定時(shí)，一種狀．態(tài)機(jī)可以被編程以便產(chǎn)生該啟動信號。注意，“不可接受地接近”沿是由在輸入和輸出時(shí)鐘之間最壞情況抖動／相位變化分析，考慮有關(guān)的接口電路的物理位置確定的。權(quán)利要求1．用于接口數(shù)據(jù)到多個(gè)不同的時(shí)鐘范圍的接口裝置，其中在不同的范圍中的時(shí)鐘信號鎖相在一起并且相應(yīng)各時(shí)鐘信號具有不同頻率，和接口數(shù)據(jù)的數(shù)據(jù)速率比最慢范圍時(shí)鐘的時(shí)鐘速率更慢，所述接口裝置特征在于耦合在相應(yīng)時(shí)鐘范圍之間的多個(gè)級聯(lián)的第一和第二鎖存器(30，32；40，42；50，52；60，62)，所述第一和第二鎖存器之一是時(shí)鐘數(shù)據(jù)鎖存器(32；42；50；60)，而其它的所述第一和第二鎖存器是時(shí)鐘與啟動數(shù)據(jù)鎖存器(30；40；52；62)，相應(yīng)的時(shí)鐘數(shù)據(jù)鎖存器具有一個(gè)數(shù)據(jù)和一個(gè)時(shí)鐘輸入連接點(diǎn)和數(shù)據(jù)輸出連接點(diǎn)，并且相應(yīng)的時(shí)鐘和啟動數(shù)據(jù)鎖存器各具有一個(gè)時(shí)鐘和一個(gè)啟動輸入連接點(diǎn)以及一個(gè)數(shù)據(jù)輸出連接點(diǎn)；具有輸出連接點(diǎn)、提供相應(yīng)范圍時(shí)鐘信號的一個(gè)定時(shí)發(fā)生器(14)，其中提供一個(gè)數(shù)據(jù)信號領(lǐng)域的一個(gè)范圍時(shí)鐘信號加到鎖存器相應(yīng)的級聯(lián)組的第一鎖存器的時(shí)鐘輸入連接點(diǎn)，和接收所述數(shù)據(jù)信號的一個(gè)范圍的范圍時(shí)鐘信號加到鎖存器相應(yīng)的級聯(lián)組的第二鎖存器；所述定時(shí)發(fā)生器提供鎖相到所說范圍時(shí)鐘信號，的通用啟動信號(12)給所說通用啟動信號加到鎖存器的級聯(lián)組的每個(gè)組的所述第一和第二鎖存器之一的啟動輸入信號的輸入端。2．根據(jù)權(quán)利要求1的接口裝置，其特征在于相應(yīng)的時(shí)鐘和啟動數(shù)據(jù)鎖存器包括具有輸入，輸出和時(shí)鐘連接點(diǎn)的一個(gè)時(shí)鐘數(shù)據(jù)鎖存器；一個(gè)多路復(fù)用器，具有耦合到所述時(shí)鐘數(shù)據(jù)鎖存器的輸入連接點(diǎn)的一個(gè)輸出端；連接到所述時(shí)鐘數(shù)據(jù)鎖存器的輸出連接點(diǎn)的第一輸入連接點(diǎn)，用于接收數(shù)據(jù)信號的第二輸入連接點(diǎn)和連接到所述啟動信號的控制輸入端；和其中該時(shí)鐘數(shù)據(jù)鎖存器的輸出連接點(diǎn)提供時(shí)鐘和啟動數(shù)據(jù)鎖存器的輸出信號，和該多路復(fù)用器的第二輸入連接點(diǎn)是該時(shí)鐘和啟動數(shù)據(jù)鎖存器的輸入連接點(diǎn)。3．根據(jù)權(quán)利要求1的接口裝置，安排用于接口從27MHz時(shí)鐘范圍到36MHz時(shí)鐘范圍的數(shù)據(jù)，其特征在于在所說級聯(lián)中的所說第一鎖存器是一個(gè)時(shí)鐘和啟動數(shù)據(jù)鎖存器，具有連接到27MHz時(shí)鐘信號的它的時(shí)鐘輸入連接點(diǎn)，和所述級聯(lián)的所述第二鎖存器是一個(gè)時(shí)鐘數(shù)據(jù)鎖存器，具有連接到36MHz時(shí)鐘信號的其時(shí)鐘輸入連接點(diǎn)。4．根據(jù)權(quán)利要求1的接口裝置，安排用于接口從27MHz時(shí)鐘范圍到18MHz時(shí)鐘范圍的數(shù)據(jù)，其特征在于在所說級聯(lián)中的所說第一鎖存器是一個(gè)時(shí)鐘和啟動數(shù)據(jù)鎖存器，具有連接到27MHz時(shí)鐘信號的其時(shí)鐘輸入連接點(diǎn)，和所述級聯(lián)的所述第二鎖存器是一個(gè)時(shí)鐘數(shù)據(jù)鎖存器，具有連接到18MHz時(shí)鐘信號的其時(shí)鐘輸入連接點(diǎn)。5．根據(jù)權(quán)利要求1的接口裝置，安排用于接口從18MHz時(shí)鐘范圍到27MHz時(shí)鐘范圍的數(shù)據(jù)，其特征在于在所說級聯(lián)中的所說第一鎖存器是一個(gè)時(shí)鐘和啟動數(shù)據(jù)鎖存器，具有連接到18MHz時(shí)鐘信號的其時(shí)鐘輸入連接點(diǎn)，和所述級聯(lián)的所述第二鎖存器是一個(gè)時(shí)鐘和啟動數(shù)據(jù)鎖存器，具有連接到27MHz時(shí)鐘信號的其時(shí)鐘輸入連接點(diǎn)。6．根據(jù)權(quán)利要求1的接口裝置，安排用于接口從27MHz時(shí)鐘范圍到27MHz時(shí)鐘范圍的數(shù)據(jù)，其特征在于在所說級聯(lián)中的所說第一鎖存器是一個(gè)時(shí)鐘和啟動數(shù)據(jù)鎖存器，具有連接到27MHz時(shí)鐘信號的其時(shí)鐘輸入連接點(diǎn)，和所述級聯(lián)的所述第二鎖存器是一個(gè)時(shí)鐘和啟動數(shù)據(jù)鎖存器，具有連接到27MHz時(shí)鐘信號的其時(shí)鐘輸入連接點(diǎn)。7．根據(jù)權(quán)利要求6的接口裝置，另外的特征在于安排用于接口從27MHz時(shí)鐘范圍到36MHz時(shí)鐘范圍數(shù)據(jù)的接口裝置，其中在所說級聯(lián)中的所說第一鎖存器是一個(gè)時(shí)鐘和啟動數(shù)據(jù)鎖存器，具有連接到27MHz時(shí)鐘信號的其時(shí)鐘輸入連接點(diǎn)，和所述級聯(lián)的所述第二鎖存器是一個(gè)時(shí)鐘數(shù)據(jù)鎖存器，具有連接到36MHz時(shí)鐘信號的它的時(shí)鐘輸入連接。8．根據(jù)權(quán)利要求4的接口裝置，進(jìn)一步特征用于具有第三和第四級聯(lián)的鎖存器的另一個(gè)接口裝置，安排用于接口從27MHz時(shí)鐘范圍到36MHz時(shí)鐘范圍的數(shù)據(jù)，其中在所述級聯(lián)的所說第三鎖存器是一個(gè)時(shí)鐘和啟動數(shù)據(jù)鎖存器，具有連接到27MHz時(shí)鐘信號的其時(shí)鐘輸入連接點(diǎn)，和所述級聯(lián)的所述第四鎖存器是一個(gè)時(shí)鐘數(shù)據(jù)鎖存器，具有連接到36MHz時(shí)鐘信號的其時(shí)鐘輸入連接點(diǎn)。全文摘要用于接口多個(gè)不同的時(shí)鐘范圍的數(shù)據(jù)的接口裝置(10,20,31),其中在不同范圍中的時(shí)鐘信號被鎖相(12)在一起,并且相應(yīng)的時(shí)鐘信號具有不同的頻率,包括耦合在相應(yīng)的時(shí)鐘范圍之間多個(gè)級聯(lián)的第一和第二鎖存器。該鎖存器之一是時(shí)鐘數(shù)據(jù)鎖存器(32),而另一個(gè)鎖存器是時(shí)鐘和啟動數(shù)據(jù)鎖存器(30)。定時(shí)發(fā)生器(14)提供相應(yīng)范圍的時(shí)鐘信號,其中提供數(shù)據(jù)信號的范圍的范圍時(shí)鐘信號加到鎖存器的相應(yīng)級聯(lián)組的第一鎖存器的時(shí)鐘輸入連接,和接收所述數(shù)據(jù)信號的范圍的范圍時(shí)鐘信號加到第二鎖存器。文檔編號G06F1/12GK1281306SQ0012014公開日2001年1月24日申請日期2000年7月18日優(yōu)先權(quán)日1999年7月19日發(fā)明者馬克·F·拉姆賴克,戴維·L·阿爾比恩申請人:湯姆森特許公司