一種圖像數(shù)據(jù)綜合采集系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種采集系統(tǒng)，具體是一種圖像數(shù)據(jù)綜合采集系統(tǒng)。
【背景技術(shù)】
[0002]作為模擬信號和數(shù)字信號的橋梁，模數(shù)轉(zhuǎn)換器的應(yīng)用日趨廣泛，不斷涌現(xiàn)的新理論、新算法，加之?dāng)?shù)字信號處理器件性能的提高，推動了圖像數(shù)據(jù)采集系統(tǒng)的發(fā)展。目前，常用系統(tǒng)的速率一般在幾MSps?幾百MSps，經(jīng)模數(shù)轉(zhuǎn)換后的數(shù)據(jù)通過緩沖存儲器送入性能較低的控制器處理器，或通過各種總線送入微機(jī)，數(shù)據(jù)得不到及時處理，難以滿足實時性的要求，且采樣控制接口電路需占用大量的控制器資源和總線資源。
【實用新型內(nèi)容】
[0003]本實用新型的目的在于提供一種圖像數(shù)據(jù)綜合采集系統(tǒng)，以解決上述【背景技術(shù)】中提出的問題。
[0004]為實現(xiàn)上述目的，本實用新型提供如下技術(shù)方案:
[0005]—種圖像數(shù)據(jù)綜合采集系統(tǒng)，包括攝像頭模塊A、攝像頭模塊B、前端信號濾波緩存模塊、模數(shù)轉(zhuǎn)換器A和FPGA模塊，所述前端信號濾波緩存模塊分別連接攝像頭模塊A、攝像頭模塊B、模數(shù)轉(zhuǎn)換器A和模數(shù)轉(zhuǎn)換器B，模數(shù)轉(zhuǎn)換器A還分別連接控制模塊和FPGA模塊，所述模數(shù)轉(zhuǎn)換器B分別連接FPGA模塊和控制模塊，控制模塊還連接控制器，控制器還連接FPGA模塊；所述攝像頭模塊A、攝像頭模塊B均通過直流耦合單端輸入驅(qū)動電路連接前端信號濾波緩存模塊，直流耦合單端輸入驅(qū)動電路包括放大器Ul和電阻Rl，攝像頭模塊A采集的信號輸入放大器Ul同相輸入端，放大器Ul反相端分別連接放大器Ul輸出端和電阻RL電阻Rl另一端連接模數(shù)轉(zhuǎn)換器A引腳VINA，模數(shù)轉(zhuǎn)換器A引腳VINB連接電阻R2，電阻R2另一端分別連接接地電容Cl、接地電容C2和模數(shù)轉(zhuǎn)換器A引腳VREF，模數(shù)轉(zhuǎn)換器A引腳SENSE接地。
[0006]作為本實用新型進(jìn)一步的方案:所述控制器分別通過串行外設(shè)接口 SPI和外部存儲器接口 EMIF連接FPGA模塊。
[0007]作為本實用新型進(jìn)一步的方案:所述控制器采用TMS320C6416。
[0008]作為本實用新型進(jìn)一步的方案:所述模數(shù)轉(zhuǎn)換器A和模數(shù)轉(zhuǎn)換器B均采用AD9240。
[0009]作為本實用新型再進(jìn)一步的方案:所述放大器Ul采用AD746。
[0010]與現(xiàn)有技術(shù)相比，本實用新型的有益效果是:本實用新型圖像數(shù)據(jù)綜合采集系統(tǒng)是基于TMS320C6416和FPGA的數(shù)據(jù)采集系統(tǒng)，實現(xiàn)了高速雙通道數(shù)據(jù)采集，節(jié)約控制器資源和總線資源，結(jié)構(gòu)簡單，成本低，非常適合推廣使用。
【附圖說明】
[0011]圖1為圖像數(shù)據(jù)綜合采集系統(tǒng)的結(jié)構(gòu)框圖；
[0012]圖2為圖像數(shù)據(jù)綜合采集系統(tǒng)中直流耦合單端輸入驅(qū)動電路的電路圖。
【具體實施方式】
[0013]下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護(hù)的范圍。
[0014]請參閱圖1?2，本實用新型實施例中，一種圖像數(shù)據(jù)綜合采集系統(tǒng)，包括攝像頭模塊A、攝像頭模塊B、前端信號濾波緩存模塊、模數(shù)轉(zhuǎn)換器A和FPGA模塊，前端信號濾波緩存模塊分別連接攝像頭模塊A、攝像頭模塊B、模數(shù)轉(zhuǎn)換器A和模數(shù)轉(zhuǎn)換器B，模數(shù)轉(zhuǎn)換器A還分別連接控制模塊和FPGA模塊，模數(shù)轉(zhuǎn)換器B分別連接FPGA模塊和控制模塊，控制模塊還連接控制器，控制器還連接FPGA模塊；攝像頭模塊A、攝像頭模塊B均通過直流耦合單端輸入驅(qū)動電路連接前端信號濾波緩存模塊，直流耦合單端輸入驅(qū)動電路包括放大器Ul和電阻R1，攝像頭模塊A采集的信號輸入放大器Ul同相輸入端，放大器Ul反相端分別連接放大器Ul輸出端和電阻R1，電阻Rl另一端連接模數(shù)轉(zhuǎn)換器A引腳VINA，模數(shù)轉(zhuǎn)換器A引腳VINB連接電阻R2，電阻R2另一端分別連接接地電容Cl、接地電容C2和模數(shù)轉(zhuǎn)換器A引腳VREF,模數(shù)轉(zhuǎn)換器A引腳SENSE接地。
[0015]控制器分別通過串行外設(shè)接口 SPI和外部存儲器接口 EMIF連接FPGA模塊。
[0016]控制器采用TMS320C6416。
[0017]模數(shù)轉(zhuǎn)換器A和模數(shù)轉(zhuǎn)換器B均采用AD9240。
[0018]放大器Ul采用AD746。
[0019]本實用新型的工作原理是:通常，在數(shù)據(jù)采集系統(tǒng)中，數(shù)據(jù)的轉(zhuǎn)換和傳輸是通過對模數(shù)轉(zhuǎn)換器的控制來實現(xiàn)的，但對于高速數(shù)據(jù)采集系統(tǒng)，這種方法有較大的局限性，因為高速A/D建立穩(wěn)定的工作狀態(tài)需要相當(dāng)長的時間，頻繁改變A/D的工作狀態(tài)會影響測量精度，甚至造成信號失真，模數(shù)轉(zhuǎn)換器AD9240的時序控制與傳統(tǒng)的A/D有所不同，完全依靠時鐘控制采樣、轉(zhuǎn)換和數(shù)據(jù)輸出，在第一個時鐘的上升沿開始采樣轉(zhuǎn)換，第4個時鐘上升沿到來時，數(shù)據(jù)將出現(xiàn)在Dl?D14端口上，本實用新型系統(tǒng)自通電時起，模數(shù)轉(zhuǎn)換器始終處于工作狀態(tài)，對數(shù)據(jù)不停進(jìn)行轉(zhuǎn)換，以減少誤碼率，提高采樣精度。本實用新型中，攝像頭模塊A和攝像頭模塊B被采樣信號為O?5V的模擬信號，模擬輸入采用直流耦合單端輸入驅(qū)動電路，系統(tǒng)為雙通道輸入同時采樣，在選擇前向通道的驅(qū)動電路時，選用了高速雙通道放大器AD746，以實現(xiàn)2個通道的單位放大跟蹤。
[0020]在設(shè)計系統(tǒng)時，本實用新型采用了 FPGA來實現(xiàn)雙通道數(shù)據(jù)的緩存和數(shù)據(jù)傳輸?shù)倪壿嬁刂?，其芯片選用Spartan3E系列FPGA，Spartan3E是一款高性能低價格的可編程邏輯器件，集成度高體積小，具有豐富的邏輯單元和存儲單元，其內(nèi)部的BlockRam可以配置為大小不同的各種類型存儲器，如單口 RAM、雙口 RAM和同步FIFO。經(jīng)分析認(rèn)為FIFO更適合作為A/D采樣數(shù)據(jù)高速寫入的存儲器。FIFO存儲器就像數(shù)據(jù)管道一樣，數(shù)據(jù)從管道的一頭流入，從另一頭流出，先進(jìn)入的數(shù)據(jù)先流出。FIFO具有2套數(shù)據(jù)線而無地址線，可在其一端寫操作而在另一端進(jìn)行讀操作，數(shù)據(jù)在其中順序移動，從而達(dá)到很高的傳輸速度和效率，且由于省去了地址線，有利于PCB板布線。采用FIFO構(gòu)成高速A/D采樣緩存時，由于轉(zhuǎn)換速度較快，如果直接將ADC采樣后的數(shù)據(jù)存儲到FIFO中，對時序配置要求非常嚴(yán)格，如果兩者時序關(guān)系配合不當(dāng)，就會發(fā)生數(shù)據(jù)存儲出錯或者掉數(shù)，利用FPGA可以方便地控制時序和數(shù)據(jù)傳輸，簡單、可靠地實現(xiàn)采樣和存儲。
[0021 ] 本實用新型利用FPGA構(gòu)造了 2個完全一樣的FIFO，將2路A/D轉(zhuǎn)換數(shù)據(jù)分別送入2個FIFO中，實現(xiàn)雙通道采樣數(shù)據(jù)的緩存和傳輸，設(shè)計中A/D轉(zhuǎn)換時鐘和FIFO寫時鐘為同一時鐘源，自上電起，A/D和時鐘電路一直處于工作狀態(tài)，不停地進(jìn)行數(shù)據(jù)的轉(zhuǎn)換，但數(shù)據(jù)是否寫入到FIFO中，由FIFO的寫使能信號來決定，當(dāng)控制器發(fā)出寫使能信號有效時，轉(zhuǎn)換數(shù)據(jù)才能存儲到FIFO中。A/D轉(zhuǎn)換數(shù)據(jù)的輸出和轉(zhuǎn)換時鐘有一定的相位差，在FPGA內(nèi)部，可通過延時或時鐘管理器來滿足建立時間和保持時間，保證數(shù)據(jù)不失碼地傳輸?shù)紽IFO中，F(xiàn)PGA的作用除了構(gòu)造FIFO以實現(xiàn)數(shù)據(jù)通道復(fù)用外，還可以作為協(xié)處理器由控制器控制來進(jìn)行一些簡單高效的數(shù)據(jù)預(yù)處理(如插值、取平均、FIR濾波等)，以減少控制器處理的數(shù)據(jù)量。
【主權(quán)項】
1.一種圖像數(shù)據(jù)綜合采集系統(tǒng)，包括攝像頭模塊A、攝像頭模塊B、前端信號濾波緩存模塊、模數(shù)轉(zhuǎn)換器A和FPGA模塊，其特征在于，所述前端信號濾波緩存模塊分別連接攝像頭模塊A、攝像頭模塊B、模數(shù)轉(zhuǎn)換器A和模數(shù)轉(zhuǎn)換器B，模數(shù)轉(zhuǎn)換器A還分別連接控制模塊和FPGA模塊，所述模數(shù)轉(zhuǎn)換器B分別連接FPGA模塊和控制模塊，控制模塊還連接控制器，控制器還連接FPGA模塊；所述攝像頭模塊A、攝像頭模塊B均通過直流耦合單端輸入驅(qū)動電路連接前端信號濾波緩存模塊，直流耦合單端輸入驅(qū)動電路包括放大器Ul和電阻Rl，攝像頭模塊A米集的信號輸入放大器Ul同相輸入端，放大器Ul反相端分別連接放大器Ul輸出端和電阻R1，電阻Rl另一端連接模數(shù)轉(zhuǎn)換器A引腳VINA，模數(shù)轉(zhuǎn)換器A引腳VINB連接電阻R2，電阻R2另一端分別連接接地電容Cl、接地電容C2和模數(shù)轉(zhuǎn)換器A引腳VREF，模數(shù)轉(zhuǎn)換器A引腳SENSE接地。2.根據(jù)權(quán)利要求1所述的圖像數(shù)據(jù)綜合采集系統(tǒng)，其特征在于，所述控制器分別通過串行外設(shè)接口 SPI和外部存儲器接口 EMIF連接FPGA模塊。3.根據(jù)權(quán)利要求1所述的圖像數(shù)據(jù)綜合采集系統(tǒng)，其特征在于，所述控制器采用TMS320C6416。4.根據(jù)權(quán)利要求1所述的圖像數(shù)據(jù)綜合采集系統(tǒng)，其特征在于，所述模數(shù)轉(zhuǎn)換器A和模數(shù)轉(zhuǎn)換器B均采用AD9240。5.根據(jù)權(quán)利要求1所述的圖像數(shù)據(jù)綜合采集系統(tǒng)，其特征在于，所述放大器Ul采用AD746o
【專利摘要】本實用新型公開了一種圖像數(shù)據(jù)綜合采集系統(tǒng)，包括攝像頭模塊A、攝像頭模塊B、前端信號濾波緩存模塊、模數(shù)轉(zhuǎn)換器A和FPGA模塊，前端信號濾波緩存模塊分別連接攝像頭模塊A、攝像頭模塊B、模數(shù)轉(zhuǎn)換器A和模數(shù)轉(zhuǎn)換器B，模數(shù)轉(zhuǎn)換器A還分別連接控制模塊和FPGA模塊，模數(shù)轉(zhuǎn)換器B分別連接FPGA模塊和控制模塊，控制模塊還連接控制器，控制器還連接FPGA模塊。本實用新型圖像數(shù)據(jù)綜合采集系統(tǒng)是基于TMS320C6416和FPGA的數(shù)據(jù)采集系統(tǒng)，實現(xiàn)了高速雙通道數(shù)據(jù)采集，節(jié)約控制器資源和總線資源，結(jié)構(gòu)簡單，成本低，非常適合推廣使用。
【IPC分類】G05B19/042
【公開號】CN204925703
【申請?zhí)枴緾N201520509603
【發(fā)明人】吳曉華
【申請人】陜西思杰智能科技有限公司
【公開日】2015年12月30日
【申請日】2015年7月14日