一種自啟動(dòng)供電電路的制作方法
【專利摘要】本發(fā)明屬于電源管理技術(shù)領(lǐng)域，具體的說涉及一種自啟動(dòng)供電電路。本發(fā)明與現(xiàn)有的相關(guān)供電模塊相比，將傳統(tǒng)意義上的誤差放大器設(shè)計(jì)為帶隙基準(zhǔn)運(yùn)放，將帶隙基準(zhǔn)電路和誤差放大器結(jié)合，一方面在簡(jiǎn)化了電路的同時(shí)依然保證了輸出電源的精度及穩(wěn)定性；另一方面帶隙運(yùn)放的供電電源為自身的供電輸出，減少了高壓器件的使用，使得電路的成本得到降低；再者，帶隙核心部分的偏置電流只需在2～5μA級(jí)別，相比于傳統(tǒng)意義上的誤差放大器的10～40μA級(jí)別，極大的降低了電路自身的功耗。通過將帶隙運(yùn)放單元第二級(jí)偏置支路采用外部VDD電源軌供電，電路在不需要額外的啟動(dòng)支路的狀態(tài)能夠脫離零狀態(tài)。
【專利說明】
一種自啟動(dòng)供電電路
技術(shù)領(lǐng)域
[0001] 本發(fā)明屬于電源管理技術(shù)領(lǐng)域，具體的說涉及一種自啟動(dòng)供電電路。
【背景技術(shù)】
[0002] 從外圍供電電源到芯片內(nèi)部的供電都需要通過芯片內(nèi)部的相關(guān)模塊來實(shí)現(xiàn)降壓 或者是增強(qiáng)電源的穩(wěn)定性等問題，傳統(tǒng)的意義下通常由低壓差線性穩(wěn)壓器(Low Dropout Regulator，LD0)完成。LD0的本質(zhì)是利用帶隙基準(zhǔn)產(chǎn)生的穩(wěn)定電壓和負(fù)反饋控制環(huán)路得到 一個(gè)基本不隨環(huán)境變化的輸出電壓，同時(shí)又能夠提供較大的帶載能力?，F(xiàn)有的典型LD0如圖 1所示，具體包括:調(diào)整管MP1、誤差放大器EA、電阻反饋網(wǎng)絡(luò)、負(fù)載電阻RL，負(fù)載電容CL。其基 本工作原理為：電阻反饋網(wǎng)絡(luò)產(chǎn)生反饋電壓，誤差放大器將反饋電壓和基準(zhǔn)電壓之間的誤 差小信號(hào)進(jìn)行放大，再經(jīng)調(diào)整管放大輸出，由此形成負(fù)反饋，保證了輸出電壓的穩(wěn)定，由于 誤差放大器將反饋網(wǎng)絡(luò)R1和R2的連接點(diǎn)鉗位在基準(zhǔn)電壓Vref處，所以輸出電壓為Vout = (1 +Rl/R2)Vref。
[0003] 在實(shí)際的LD0電路設(shè)計(jì)當(dāng)中，通常還需要啟動(dòng)電路保證在上電的過程中能夠脫離 零狀態(tài)，進(jìn)入正常的工作；同時(shí)LD0僅僅是將基準(zhǔn)電壓進(jìn)行了抬升和提高其帶載能力，在使 用時(shí)還需要附加基準(zhǔn)電路來實(shí)現(xiàn)高精度的電壓，意味著基準(zhǔn)電路由外部電源產(chǎn)生，需要較 多的高壓器件;再者，基于性能的考慮LD0中的運(yùn)放單元通常需要較大的偏置電流，導(dǎo)致自 身的功耗較大;最后，LD0通常需要較大的片外補(bǔ)償電容來滿足其穩(wěn)定性要求，使得其建立 速度等等受到影響。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的，是為了解決現(xiàn)有低壓差線性穩(wěn)壓器在給芯片提供穩(wěn)定電源時(shí)存在 的問題，避免了對(duì)額外啟動(dòng)電路及基準(zhǔn)源電路的需求，提出一種自啟動(dòng)供電電路，實(shí)現(xiàn)了低 功耗高精度的芯片內(nèi)部供電電路。
[0005] 本發(fā)明的技術(shù)方案為:一種自啟動(dòng)供電電路，包括帶隙運(yùn)放單元、偏置單元、保護(hù) 電路、調(diào)整管、第一電阻R1和第二電阻R2;所述帶隙運(yùn)放單元的正向輸入端接基準(zhǔn)電壓，負(fù) 向輸入端接第一電阻R1和第二電阻R2的連接點(diǎn)，帶隙運(yùn)放單元的輸出端接調(diào)整管的柵極； 偏置單元的輸入端接電源，輸出端接帶隙運(yùn)放單元的電源端;調(diào)整管的源極接電源，漏極一 次通過第一電阻R1和第二電阻R2后接地;調(diào)整管漏極與第一電阻R1的連接點(diǎn)為供電電路的 輸出端;保護(hù)電路的一端接帶隙運(yùn)放單元輸出端與調(diào)整管柵極的連接點(diǎn)，保護(hù)電路的另一 端接調(diào)整管漏極與第一電阻R1的連接點(diǎn)；
[0006] 所述帶隙運(yùn)放單元用于產(chǎn)生帶隙基準(zhǔn)電壓VREF，與由第一電阻R1和第二電阻R2分 壓產(chǎn)生的輸出反饋電壓進(jìn)行比較，最后將反饋電壓箝位在自身產(chǎn)生的帶隙基準(zhǔn)電壓;偏置 單元由外部電源VDD供電，產(chǎn)生偏置電流為帶隙運(yùn)放單元的最后一級(jí)供電;保護(hù)模塊設(shè)計(jì)在 帶隙運(yùn)放的輸出以及系統(tǒng)整體的輸出之間，保護(hù)調(diào)整管的柵源電壓VGS不會(huì)超過額定值;第 一電阻R1、第二電阻R2以及調(diào)整管構(gòu)成功率輸出級(jí)；
[0007] 所述帶隙運(yùn)放單元包括第一匪0S管MN1、第二匪0S管MN2、第三匪0S管MN3、第一 PM0S管MP1、第二PM0S管MP2、第三PM0S管MP3、第四PM0S管MP4、第一三極管Q1、第二三極管 Q2、第三三極管Q3、第三電阻R3、第四電阻R4和電容;所述第一 PM0S管MP1的源極接供電電路 的輸出端，其柵極接第二PM0S管MP2的漏極;第一匪0S管MN1的漏極接第一 PM0S管MP1的漏 極，第一匪0S管麗1的柵極和漏極互連，第一 NM0S管麗1的源極接地;第二PM0S管MP2的源極 接供電電路的輸出端，其柵極和漏極互連;第一三極管Q1的集電極接第二PM0S管MP2的漏 極，第一三極管Q1的基極接第一電阻R1和第二電阻R2的連接點(diǎn)，第一三極管Q1的發(fā)射極依 次通過第三電阻R3和第四電阻R4后接地;第三PM0S管MP3的源極接供電電路的輸出端，其柵 極和漏極互連;第二三極管Q2的集電極接第三PM0S管MP3的漏極，第二三極管Q2的基極接第 一電阻R1和第二電阻R2的連接點(diǎn)，第二三極管Q2的發(fā)射極通過第四電阻R4后接地；第四 PM0S管MP4的源極接供電電路的輸出端，其柵極接第三PM0S管MP3的漏極;第二NM0S管MN2的 漏接接第四PM0S管MP4的漏極，第二NM0S管MN2的柵極接第一 PM0S管MP1的漏極，第二NM0S管 麗2的源極接地;第三三極管Q3的基極接第四PM0S管MP4漏極與第二匪0S管MN2漏極的連接 點(diǎn)，第三三極管Q3的集電極接第三NM0S管MN3的源極，第三三極管Q3的發(fā)射極接地；第三 匪0S管MN3的柵極接供電電路的輸出端；第三匪0S管MN3的漏極通過電容后接第四PM0S管 MP4漏極、第二NM0S管MN2漏極和第三三極管Q3基極連接點(diǎn)；
[0008] 所述偏置單元包括第五PM0S管MP5、第六PM0S管MP6、第七PM0S管MP7、第八PM0S管 MP8、第四NM0S管MN4、第五NM0S管MN5、第五電阻R5、第六電阻R6和第四三極管Q4;第七PM0S 管MP7的源極接電源，其柵極接第八PM0S管MP8的漏極;第五PM0S管MP5的源極接第七PM0S管 MP7的漏極，第五PM0S管MP5的柵極接第六PM0S管MP6的漏極，第五PM0S管MP5的漏極接第三 匪0S管MN3漏極與電容的連接點(diǎn)；第八PM0S管MP8的源極接電源，其柵極和漏極互連；第六 PM0S管MP6的源極接第八PM0S管MP8的漏極，第六PM0S管MP6的柵極和漏極互連;第四NM0S管 MN4的漏極接第六PM0S管MP6的漏極，第四NM0S管MN4的柵極通過第六電阻R6后接電源，第四 匪0S管MN4的源極通過第五電阻R5后接地;第五匪0S管麗5的漏極通過第六電阻R6后接電 源，第五NM0S管MN5的柵極和漏極互連;第四三極管Q4的集電極接第五NM0S管MN5的源極，第 四三極管Q4的基極和集電極互連，第四三極管Q4的發(fā)射極接地；
[0009] 所述保護(hù)電路由依次串聯(lián)的第一二極管D1、第二二極管D2、第三二極管D3、第四二 極管D4和第五二極管D5構(gòu)成;所述第一二極管D1的正極作為保護(hù)電路的正極，第五二極管 D5的負(fù)極作為保護(hù)電路的負(fù)極；第一二極管D1的正極接第五PM0S管MP5漏極、第三匪0S管 MN3漏極和電容的連接點(diǎn);第五二極管D5的負(fù)極接供電電路的輸出端。
[0010] 本發(fā)明的有益效果為，與現(xiàn)有的相關(guān)供電模塊相比，將傳統(tǒng)意義上的誤差放大器 設(shè)計(jì)為帶隙基準(zhǔn)運(yùn)放，將帶隙基準(zhǔn)電路和誤差放大器結(jié)合，一方面在簡(jiǎn)化了電路的同時(shí)依 然保證了輸出電源的精度及穩(wěn)定性；另一方面帶隙運(yùn)放的供電電源為自身的供電輸出，減 少了高壓器件的使用，使得電路的成本得到降低;再者，帶隙核心部分的偏置電流只需在2 ~5yA級(jí)別，相比于傳統(tǒng)意義上的誤差放大器的10~40yA級(jí)別，極大的降低了電路自身的功 耗。通過將帶隙運(yùn)放單元第二級(jí)偏置支路采用外部VDD電源軌供電，電路在不需要額外的啟 動(dòng)支路的狀態(tài)能夠脫離零狀態(tài)。5VDiode的加入在啟動(dòng)階段保護(hù)調(diào)整管不被損毀，同時(shí)完成 了限流保護(hù)的功能。
【附圖說明】
[0011] 圖1傳統(tǒng)用以產(chǎn)生內(nèi)部電源信號(hào)的電路結(jié)構(gòu)圖；
[0012] 圖2本發(fā)明提出的高精度自啟動(dòng)供電電路拓?fù)浣Y(jié)構(gòu)圖；
[0013] 圖3本發(fā)明中的電路全圖。
【具體實(shí)施方式】
[0014] 下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案：
[0015] 本發(fā)明提出的高精度自啟動(dòng)供電電路的系統(tǒng)拓?fù)浣Y(jié)構(gòu)圖如圖2所示由4部分組成， 帶隙運(yùn)放單元（Bandgap Operational Amplifier)、偏置電路（Bias)、保護(hù)電路 (Protection)以及功率調(diào)整輸出級(jí)；帶隙運(yùn)放單元(Bandgap Operational Amplifier)的 基準(zhǔn)箝位電壓由其自身結(jié)構(gòu)產(chǎn)生，輸出VCC_int反饋的電阻分壓作為帶隙運(yùn)放單元 (Bandgap Operational Amplifier)的輸入，與其自身產(chǎn)生的基準(zhǔn)電壓比較箝位;其輸出端 0P0UT接至MNX的柵極，MNX的源極接作為最后的輸出VCC_int，同時(shí)接第一和第二電阻分壓， 產(chǎn)生反饋電壓接至帶隙運(yùn)放單元的輸入，MNX的漏極接外部電源VDD;由VDD產(chǎn)生的Bias接入 帶隙運(yùn)放單元，作為其最后一級(jí)的偏置電流;保護(hù)單元跨接在MNX的柵極和源極之間，保護(hù) MNX在啟動(dòng)過程中其柵源電壓VGS不會(huì)超過設(shè)定值，并且限制供電電路最大輸出電流能力， 實(shí)現(xiàn)過流及短路保護(hù)功能。
[0016] 如在圖中標(biāo)識(shí)，在發(fā)明設(shè)計(jì)系統(tǒng)中若輸出電壓VCC_int因?yàn)槟撤N情況下跌，此時(shí)帶 隙運(yùn)放單元的輸出增大，此時(shí)調(diào)整管的柵源電壓增大，輸出電壓VCC_int上升，整個(gè)系統(tǒng)在 負(fù)反饋環(huán)下穩(wěn)定。下面結(jié)合具體電路進(jìn)行詳細(xì)分析該過程。
[0017]帶隙運(yùn)放單元與MNX構(gòu)成的功率調(diào)整級(jí)的結(jié)合是本設(shè)計(jì)的核心所在，如圖3電路全 圖所不，帶隙運(yùn)放單元（Bandgap Operational Amp 1 ifier)MVI0S管MN1、MN2、MN3和PM0S管 1031、]\032、]\0 33、]\034及三極管01、02、03以及電阻1?3、1?4和電容01^116〇其中三極管01和02基 極相連作為運(yùn)放的反饋電壓輸入端同時(shí)是運(yùn)放自身的基準(zhǔn)電壓輸出端，三極管Q1的發(fā)射極 鏈接電阻R3的一端，R3的另一端與三極管Q2的發(fā)射極相連，同時(shí)Q2的發(fā)射極與電阻R4的一 端相連，R4的另一端接地，三極管Q1、Q2以及電阻R3、R4形成基本帶隙基準(zhǔn)的連接關(guān)系;三極 管Q1的集電極與PM0S管MP2的柵漏相連，三極管Q1的集電極與PM0S管MP3的柵漏相連;MP2的 柵極同時(shí)與MP1的柵極相連，MP1和MP2的源極連接至整體的輸出VCC_int，MPl和MP2形成基 本電流鏡連接關(guān)系;MP3的柵極同時(shí)與MP4的柵極相連，MP3和MP4的源極與VCC_int，MP3和 MP4形成基本電流鏡的連接關(guān)系;MP1的漏端與NM0S管MN 1的柵極個(gè)漏極相連，同時(shí)MN1的柵 極與麗2的柵極相連，麗1、麗2的源端接地，麗1和麗2形成基本電流鏡的連接關(guān)系;MP4的漏 極與MN2的漏極相連，作為帶隙運(yùn)放單元的第一級(jí)輸出，該節(jié)點(diǎn)連接至第二級(jí)共發(fā)射極放大 管Q3的基極作為第二級(jí)的輸入。三極管Q3的發(fā)射極接地，集電極接NM0S管MN3的源端，MN3的 柵極接VCC_int，漏極為帶隙運(yùn)放單元的輸出節(jié)點(diǎn)0P0UT，電容CMiller作為米勒補(bǔ)償電容跨 接在三極管Q3的基極以及MN3的漏極。功率調(diào)整輸出及包括，調(diào)整管MNX、第一電阻R1、第二 電阻R2;調(diào)整管MNX的漏端接VDD，柵極接帶隙運(yùn)放的輸出0P0UT，源端作為整個(gè)電路的輸出 VCC_int;同時(shí)VCC_int通過第一和第二電阻R1、R2分壓，R1的一端接VCC_int，另一端接R2的 一端，R2另一端接地，R1和R2連接點(diǎn)作為輸出VCC_int的反饋電壓接至帶隙運(yùn)放的輸入端， 即三極管Q1和Q2的基極。
[0018]帶隙運(yùn)放單元自身內(nèi)建參考電壓VREF，該電壓值確定了輸出反饋電壓的箝位點(diǎn)， 由Q1、Q2以及R3、R4的連接關(guān)系以及Q1和Q2的并聯(lián)數(shù)可知，該參考電壓為：
[0020] 通過調(diào)節(jié)電阻R3和R4的比例關(guān)系能夠使參考電壓在-55°C~125°C下具有良好的 穩(wěn)定性，從而提升最終輸出電壓的精度。參考電壓的電壓值經(jīng)由Q1和Q2的基極輸出，同時(shí)該 節(jié)點(diǎn)作為輸出反饋電壓的輸入端，該電壓由第一電阻R1和第二電阻R2構(gòu)成的分壓網(wǎng)絡(luò)，對(duì) 供電電路整體輸出VCC_int分壓而得，該電壓值為：
[0022]帶隙運(yùn)放通過負(fù)反饋環(huán)將反饋電壓箝位在自身內(nèi)建的基準(zhǔn)電壓上，該過程如下： [0023]在開始電壓上升階段，三極管Q1的電流大于Q2的電流，為狀態(tài)1;當(dāng)反饋電壓達(dá)到 自身產(chǎn)生的參考電壓的時(shí)候，三極管Q1和Q2電流相等，為狀態(tài)2;當(dāng)反饋電壓大于自身參考 電壓時(shí)，三極管Q1電流小于Q2電流，為狀態(tài)3;該帶隙運(yùn)放通過負(fù)反饋將狀態(tài)1和狀態(tài)3穩(wěn)定 在狀態(tài)2上，保證輸出VCC_int的穩(wěn)定。通過上述分析:在穩(wěn)定狀態(tài)下，所得內(nèi)部電源的輸出 電壓為：
[0025]通過設(shè)置電阻R1和R2的值就能夠得到任意想要的內(nèi)部電壓。
[0026]在電路初始化階段，由于核心電路還未工作，右側(cè)偏置支路將0P0UT拉高至 5VDiode，調(diào)整管進(jìn)入工作狀態(tài);再者，在該結(jié)構(gòu)中，通常情形下VCC_int均在5V附近，則帶隙 運(yùn)放和功率調(diào)整級(jí)當(dāng)中只需要要調(diào)整管MNX耐高壓即可，而避免了電路內(nèi)部使用高壓器件， 節(jié)省了在實(shí)際Layout中的面積；另一方面，帶隙運(yùn)放單元中的核心偏置均由三極管支路決 定，該電流可以設(shè)計(jì)在2~5yA數(shù)量級(jí)，而通常所用的誤差放大器中的尾電流源通常在20~ 40yA數(shù)量級(jí)，帶隙運(yùn)放單元有效地降低了電路自身的功耗。
[0027] 全電路中偏置電流單元包括，PM0S管1035、]\036、]\0 37、]\038和匪03管1^4、麗6以及電阻 R5、R6以及三極管Q4;其中電阻R6-端接外部供電電源VDD，另一端接NM0S管MN5的柵極和漏 極，同時(shí)MN5的柵極與MN4的柵極相連，MN5的源端通與三極管Q4的基極和集電極相連，Q4的 發(fā)射極接地，電阻R5的兩端分別接MN4的源端和地;MN4的漏極與PM0S管MP6的柵極和漏極相 連，同時(shí)MP6的柵和MP5的柵極相連，MP6的源極和MP8的柵極漏極相連，同時(shí)MP8的柵極和MP7 的柵極相連，MP7和MP8的源極接VDD，MP7的漏端和MP5的源端相連，MP5、MP6、MP7、MP8形成基 本共源共柵電流鏡連接形式，MP5作為偏置單元的輸出，接至帶隙運(yùn)放的輸出端0P0UT，即 麗3的漏極。
[0028] 偏置電流部分為帶隙運(yùn)放的最后一級(jí)供電，該電流與核心部分的偏置可以設(shè)計(jì)在 同一數(shù)量級(jí)，同樣只需要電路全圖中的虛線框示器件耐高壓進(jìn)行隔離。
[0029]電路全圖中D1~D5五個(gè)二極管跨接在帶隙運(yùn)放的輸出端和VCC_int之間，作啟動(dòng) 保護(hù)使用，右側(cè)偏置支路恒定開啟，在啟動(dòng)過程中核心部分尚未工作時(shí)，OPOUT節(jié)點(diǎn)電壓非 常接近VDD，此時(shí)VCC_int較低，D1~D5將調(diào)整管MNX的柵源電壓箝位在5VDiode上，保護(hù)調(diào)整 管，正常工作時(shí)0P0UT與VCC_int之間的壓差將低于5VDiode，該支路關(guān)閉；另一方面，該結(jié)構(gòu) 通過限制調(diào)整管的柵源電壓VGS，實(shí)現(xiàn)了過流保護(hù)的作用，該結(jié)構(gòu)所設(shè)定的過流保護(hù)閾值 為：
[0031]其中，M為調(diào)整管的載流子迀移率，C0X為調(diào)整管單位面積柵氧化層的電容，W和L 分別為調(diào)整管的溝道寬度和長(zhǎng)度以及VTH為調(diào)整管的閾值電壓。當(dāng)外部所需負(fù)載大于該值 時(shí)輸出VCC_int將開始下降，電路進(jìn)入異常狀態(tài)。
【主權(quán)項(xiàng)】
1. 一種自啟動(dòng)供電電路，包括帶隙運(yùn)放單元、偏置單元、保護(hù)電路、調(diào)整管、第一電阻R1 和第二電阻R2;所述帶隙運(yùn)放單元的正向輸入端接基準(zhǔn)電壓，負(fù)向輸入端接第一電阻R1和 第二電阻R2的連接點(diǎn)，帶隙運(yùn)放單元的輸出端接調(diào)整管的柵極;偏置單元的輸入端接電源， 輸出端接帶隙運(yùn)放單元的電源端；調(diào)整管的源極接電源，漏極一次通過第一電阻R1和第二 電阻R2后接地;調(diào)整管漏極與第一電阻R1的連接點(diǎn)為供電電路的輸出端;保護(hù)電路的一端 接帶隙運(yùn)放單元輸出端與調(diào)整管柵極的連接點(diǎn)，保護(hù)電路的另一端接調(diào)整管漏極與第一電 阻R1的連接點(diǎn)； 所述帶隙運(yùn)放單元用于產(chǎn)生帶隙基準(zhǔn)電壓VREF，與由第一電阻R1和第二電阻R2分壓產(chǎn) 生的輸出反饋電壓進(jìn)行比較，最后將反饋電壓箝位在自身產(chǎn)生的帶隙基準(zhǔn)電壓;偏置單元 由外部電源VDD供電，產(chǎn)生偏置電流為帶隙運(yùn)放單元的最后一級(jí)供電;保護(hù)模塊設(shè)計(jì)在帶隙 運(yùn)放的輸出以及系統(tǒng)整體的輸出之間，保護(hù)調(diào)整管的柵源電壓VGS不會(huì)超過額定值;第一電 阻R1、第二電阻R2以及調(diào)整管構(gòu)成功率輸出級(jí)； 所述帶隙運(yùn)放單元包括第一匪0S管MN1、第二匪0S管MN2、第三匪0S管MN3、第一 PMOS管 MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一三極管Q1、第二三極管Q2、第三 三極管Q3、第三電阻R3、第四電阻R4和電容;所述第一 PMOS管MP1的源極接供電電路的輸出 端，其柵極接第二PMOS管MP2的漏極;第一匪0S管MN1的漏極接第一 PMOS管MP1的漏極，第一 NM0S管MN1的柵極和漏極互連，第一匪0S管MN1的源極接地;第二PMOS管MP2的源極接供電電 路的輸出端，其柵極和漏極互連;第一三極管Q1的集電極接第二PMOS管MP2的漏極，第一三 極管Q1的基極接第一電阻R1和第二電阻R2的連接點(diǎn)，第一三極管Q1的發(fā)射極依次通過第三 電阻R3和第四電阻R4后接地;第三PMOS管MP3的源極接供電電路的輸出端，其柵極和漏極互 連;第二三極管Q2的集電極接第三PMOS管MP3的漏極，第二三極管Q2的基極接第一電阻R1和 第二電阻R2的連接點(diǎn)，第二三極管Q2的發(fā)射極通過第四電阻R4后接地;第四PMOS管MP4的源 極接供電電路的輸出端，其柵極接第三PMOS管MP3的漏極；第二匪0S管MN2的漏接接第四 PMOS管MP4的漏極，第二匪0S管MN2的柵極接第一 PMOS管MP1的漏極，第二匪0S管MN2的源極 接地;第三三極管Q3的基極接第四PMOS管MP4漏極與第二NM0S管MN2漏極的連接點(diǎn)，第三三 極管Q3的集電極接第三NM0S管MN3的源極，第三三極管Q3的發(fā)射極接地;第三NM0S管MN3的 柵極接供電電路的輸出端;第三匪0S管麗3的漏極通過電容后接第四PMOS管MP4漏極、第二 NM0S管MN2漏極和第三三極管Q3基極連接點(diǎn)； 所述偏置單元包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、 第四NM0S管麗4、第五NM0S管麗5、第五電阻R5、第六電阻R6和第四三極管Q4;第七PMOS管MP7 的源極接電源，其柵極接第八PMOS管MP8的漏極;第五PMOS管MP5的源極接第七PMOS管MP7的 漏極，第五PMOS管MP5的柵極接第六PMOS管MP6的漏極，第五PMOS管MP5的漏極接第三NM0S管 麗3漏極與電容的連接點(diǎn)；第八PMOS管MP8的源極接電源，其柵極和漏極互連;第六PMOS管 MP6的源極接第八PMOS管MP8的漏極，第六PMOS管MP6的柵極和漏極互連;第四匪0S管麗4的 漏極接第六PMOS管MP6的漏極，第四匪0S管麗4的柵極通過第六電阻R6后接電源，第四匪0S 管MN4的源極通過第五電阻R5后接地;第五NM0S管MN5的漏極通過第六電阻R6后接電源，第 五匪0S管MN5的柵極和漏極互連;第四三極管Q4的集電極接第五匪0S管MN5的源極，第四三 極管Q4的基極和集電極互連，第四三極管Q4的發(fā)射極接地； 所述保護(hù)電路由依次串聯(lián)的第一二極管D1、第二二極管D2、第三二極管D3、第四二極管 D4和第五二極管D5構(gòu)成;所述第一二極管D1的正極作為保護(hù)電路的正極，第五二極管D5的 負(fù)極作為保護(hù)電路的負(fù)極;第一二極管D1的正極接第五PMOS管MP5漏極、第三NMOS管MN3漏 極和電容的連接點(diǎn);第五二極管D5的負(fù)極接供電電路的輸出端。
【文檔編號(hào)】G05F1/565GK106055011SQ201610475882
【公開日】2016年10月26日
【申請(qǐng)日】2016年6月23日
【發(fā)明人】周澤坤, 李天生, 曹建文, 石躍, 徐俊, 丁力文, 張波
【申請(qǐng)人】電子科技大學(xué)