一種基于vpx總線的工件臺(tái)同步運(yùn)動(dòng)控制系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體裝備技術(shù)領(lǐng)域，涉及一種基于VPX總線的工件臺(tái)同步運(yùn)動(dòng)控制系統(tǒng)及方法的設(shè)計(jì)。
【背景技術(shù)】
[0002]光刻機(jī)是IC制造的關(guān)鍵裝備，國(guó)內(nèi)外光刻機(jī)生產(chǎn)廠商如ASML、Nikon、Canon、SMEE以及一些工件臺(tái)研究機(jī)構(gòu)荷蘭埃因霍溫大學(xué)、飛利浦、以及國(guó)內(nèi)高校清華大學(xué)、華中科技大學(xué)等均采用VME并行總線架構(gòu)來(lái)開(kāi)發(fā)光刻機(jī)工件臺(tái)控制系統(tǒng)，最具代表性的是ASML的PASStepper^PAS Scanner^TffINSCAN AT^TffINSCAN XT等相關(guān)產(chǎn)品。
[0003]隨著光刻機(jī)及其光刻工藝技術(shù)的發(fā)展與進(jìn)步，光刻機(jī)工件臺(tái)控制系統(tǒng)對(duì)并行計(jì)算、多傳感器信息融合、復(fù)雜運(yùn)動(dòng)控制算法、實(shí)時(shí)性控制等要求越來(lái)越高，對(duì)相應(yīng)的計(jì)算機(jī)系統(tǒng)平臺(tái)的總線架構(gòu)形式、總線帶寬、數(shù)據(jù)處理性能、實(shí)時(shí)性能以及穩(wěn)定性、可靠性和能耗等提出了更加苛刻的要求。
[0004]雖然VME總線計(jì)算機(jī)系統(tǒng)在可靠性、穩(wěn)定性和擴(kuò)展性等方面都得到充分的肯定，但傳統(tǒng)的基于VME總線的工件臺(tái)運(yùn)動(dòng)控制系統(tǒng)瓶頸主要在于總線數(shù)據(jù)吞吐速率、網(wǎng)絡(luò)拓?fù)?、?shù)據(jù)處理能力等方面。隨著計(jì)算機(jī)總線技術(shù)的不斷發(fā)展，出現(xiàn)了新一代的串行總線，如Rapid1、PC1-E、千兆以太網(wǎng)Ethernet等，其中一些總線的數(shù)據(jù)傳輸帶寬可達(dá)1Gbps，并得到廣泛的應(yīng)用。
[0005]VPX總線是由VITA組織制定的用以滿足惡劣環(huán)境下高可靠性、高帶寬要求的下一代高級(jí)計(jì)算平臺(tái)標(biāo)準(zhǔn)。它是在VME工業(yè)總線的基礎(chǔ)上發(fā)展而來(lái)的，是一種包含SerialRapid10[3]、PCIe、千兆以太網(wǎng)Ethernet等多種總線協(xié)議的多總線互連架構(gòu)，其主要特點(diǎn)是:I)采用高速串行總線替代并行總線的技術(shù)；2)采用了 Serial Rapid1和AdvancedSwithching Interconnect等現(xiàn)代的工業(yè)標(biāo)準(zhǔn)的串行交換結(jié)構(gòu);3)具備強(qiáng)大的I/O能力和高性能網(wǎng)絡(luò)交換能力支持更高的背板帶寬，其最高理論帶寬可達(dá)8GB/s;4)支持多種系統(tǒng)拓?fù)浣Y(jié)構(gòu)。
[0006]因此，為了實(shí)現(xiàn)光刻機(jī)工件臺(tái)控制系統(tǒng)的有效和高性能控制，開(kāi)展基于VPX總線的工件臺(tái)運(yùn)動(dòng)控制系統(tǒng)研究具有重要工程價(jià)值與理論指導(dǎo)意義。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的是為了克服已有技術(shù)的不足之處，針對(duì)類似于光刻機(jī)工件臺(tái)的電機(jī)軸數(shù)多、信息量大以及控制算法復(fù)雜的平臺(tái)，提出一種基于VPX總線的工件臺(tái)同步運(yùn)動(dòng)控制系統(tǒng)及方法。該控制系統(tǒng)不但能夠負(fù)載復(fù)雜的控制算法，而且具有靈活的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)、強(qiáng)實(shí)時(shí)性、高速數(shù)據(jù)傳輸能力以及強(qiáng)大的數(shù)據(jù)處理能力。
[0008]本發(fā)明的技術(shù)方案如下:
[0009]本發(fā)明所述的一種基于VPX總線的工件臺(tái)同步運(yùn)動(dòng)控制系統(tǒng)包括VPX總線機(jī)箱、CPU主控單元、運(yùn)動(dòng)控制單元、光纖接口單元、功率放大器單元、電機(jī)驅(qū)動(dòng)器單元、測(cè)量單元和人機(jī)交互單元;所述的VPX機(jī)箱設(shè)有一塊6U五槽VPX背板、一個(gè)電源模塊和多個(gè)散熱風(fēng)扇；所述的主控單元為一塊CI3U主控卡;所述的運(yùn)動(dòng)控制單元包括一塊或者兩塊DSP運(yùn)動(dòng)控制卡;所述的光纖接口單元包括一塊或者兩塊FPGA光纖接口卡;所述的CPU主控卡、DSP運(yùn)動(dòng)控制卡和FPGA光纖接口卡均安插在VPX背板上，機(jī)箱內(nèi)每塊板卡通過(guò)背板上Rapid1總線通道互連;所述的功率放大器包括至少一塊D/A數(shù)模轉(zhuǎn)換卡；每塊D/A數(shù)模轉(zhuǎn)換卡的輸入端與FPGA光纖接口卡對(duì)應(yīng)的SFP光纖接口連接;所述的電機(jī)驅(qū)動(dòng)器單元的輸入端與相應(yīng)的D/A數(shù)模轉(zhuǎn)換卡的輸出端連接，電機(jī)驅(qū)動(dòng)器單元的輸出端與平面電機(jī)電氣接口的輸入端連接;所述的測(cè)量單元包括電渦流信號(hào)采集卡、光柵信號(hào)采集卡和九軸激光信號(hào)采集卡;所述的人機(jī)交互單元與CPU主控單元通過(guò)有線或者無(wú)線連接。所述的人機(jī)交互單元包括遠(yuǎn)程監(jiān)控模塊、手動(dòng)控制模塊和警報(bào)器;遠(yuǎn)程監(jiān)控模塊通過(guò)以太網(wǎng)與CPU主控單元連接，手動(dòng)控制模塊和CPU主控單元通過(guò)232串行通信線、485串口通信線、藍(lán)牙和USB中的一種或多種的組合相連接;警報(bào)器和CHJ主控單元通過(guò)232串行通信線、485串口通信線、藍(lán)牙和USB中的一種或多種的組合相連接。
[0010]所述的VPX背板共有五個(gè)槽位，每個(gè)槽的PO區(qū)提供+12V、+5V供電、系統(tǒng)管理和復(fù)位接口，PI區(qū)提供四個(gè)X4串行Rap i d 1負(fù)載接口，構(gòu)成基于Rap i d 1總線的FULLME SH拓?fù)浣Y(jié)構(gòu)，P2、P3、P4、P5、P6區(qū)分別提供PCIe負(fù)載接口、GTX接口、千兆以太網(wǎng)接口、TS201LINK接口和同步定時(shí)總線接口。
[0011]所述的CPU主控單元中的CPU主控卡為標(biāo)準(zhǔn)6U板卡，內(nèi)嵌一片PowerPC微處理器、至少一個(gè)4X Rapid1總線接口、至少一個(gè)PC1-E總線接口、至少一個(gè)千兆以太網(wǎng)接口、一個(gè)串口接口、至少一個(gè)USB接口和一組8GB的DDR3內(nèi)存。
[0012]所述的運(yùn)動(dòng)控制單元中的DSP運(yùn)動(dòng)控制卡為標(biāo)準(zhǔn)6U板卡，配置有四片多核TMS320C6678 DSP芯片、一片V6FPGA芯片、一個(gè)Rapid1交換芯片和一組16GB的DDR3內(nèi)存；其中，四片C6678芯片分為兩個(gè)處理節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)內(nèi)的兩片C6678之間通過(guò)總線Hyperlink互連;所述的每片TMS320C6678 DSP芯片和V6 FPGA芯片通過(guò)Rapid1交換芯片與VPX總線機(jī)箱背板上的Rapid1連接器相互連接。
[0013]所述的光纖接口單元中的FPGA光纖接口卡為標(biāo)準(zhǔn)6U板卡，包括一片K7FPGA芯片、一路4X Rapid1總線接口、十二路SFP光纖接口、一路同步定時(shí)信號(hào)輸出接口、一路同步定時(shí)信號(hào)輸入接口和一個(gè)JTAG接口。
[0014]所述的遠(yuǎn)程監(jiān)控模塊采用臺(tái)式計(jì)算機(jī)、筆記本電腦、工控機(jī)、平板電腦和智能手機(jī)中的一種或多種組合，手動(dòng)控制模塊采用移動(dòng)式有線或者無(wú)線示教盒，警報(bào)器采用具有蜂鳴器和LED閃燈的報(bào)警器裝置。
[0015]本發(fā)明提供的一種同步運(yùn)動(dòng)控制方法，其特征在于:所述的系統(tǒng)控制方法如下:
[0016]I)電渦流信號(hào)采集卡、光柵信號(hào)采集卡和九軸激光信號(hào)采集卡采集到的多路模擬信號(hào)轉(zhuǎn)換成光信號(hào)，發(fā)送至FPGA光纖接口卡；
[0017]2)遠(yuǎn)程監(jiān)控模塊通過(guò)以太網(wǎng)通信接口將控制指令發(fā)送給CPU主控單元的CPU主控卡PowerPC處理板卡；
[0〇18] 3 )PowerPC處理板卡將接收到的指令解析并通過(guò)Rapid1總線發(fā)送到FPGA光纖接口卡；
[0019]4)FPGA光纖接口卡將光信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，將反饋的光纖數(shù)據(jù)及上位機(jī)指令數(shù)據(jù)整理、打包，通過(guò)Rapid1總線同步分發(fā)給DSP運(yùn)動(dòng)控制卡上對(duì)應(yīng)的子節(jié)點(diǎn)DSP;
[0020]5)各子節(jié)點(diǎn)DSP對(duì)光纖反饋數(shù)據(jù)進(jìn)行多核同步伺服控制，并將控制過(guò)程信息和電機(jī)控制量通過(guò)Rapid1總線返回給FPGA光纖接口卡；
[0021 ] 6)FPGA光纖接口卡將經(jīng)FPGA處理后的電機(jī)控制量通過(guò)光纖發(fā)送到D/A數(shù)模轉(zhuǎn)換卡，完成電機(jī)模擬控制量的輸出，并將控制過(guò)程信息反饋至PowerPC處理板卡；
[0022]7)PoWerPC處理板卡通過(guò)以太網(wǎng)通信接口將控制過(guò)程信息或緊急信息發(fā)送至遠(yuǎn)程監(jiān)控模塊和警報(bào)器。
[0023]所述的多核同步伺服控制的流程如下:
[0024]I )DSP運(yùn)動(dòng)控制卡啟動(dòng)鎖相環(huán)PLL、計(jì)時(shí)器、Rapid1初始化程序，并進(jìn)行多核定時(shí)同步設(shè)置；
[0025]2)所述的多核定時(shí)同步設(shè)置采用如下步驟:
[0026]1.光纖接口單元內(nèi)置FPGA初始化完成后，通過(guò)內(nèi)部計(jì)時(shí)器生成T單位的定時(shí)脈沖；
[0027]?.每次定時(shí)脈沖產(chǎn)生時(shí)，F(xiàn)PGA觸發(fā)GP1端口上升沿或下降沿信號(hào)，相應(yīng)的GP1端口與VPX背板P6接口內(nèi)的LVDS時(shí)鐘信號(hào)線連接，其他FPGA光纖接口卡、DSP運(yùn)動(dòng)控制卡和CPU主控卡上對(duì)應(yīng)的GP1端口均與VPX背板P6接口內(nèi)的LVDS時(shí)鐘信號(hào)線相連；
[0028]ii1.DSP運(yùn)動(dòng)控制卡內(nèi)四個(gè)多核DSP TMS320C6678初始化各自GP1中斷，并禁止相應(yīng)GP1端口中斷。
[0029]iv.將四個(gè)TMS320C6678各自的GP1中斷號(hào)掛載相應(yīng)的中斷服務(wù)子程序，由TMS320C6678的主核通過(guò)外設(shè)產(chǎn)生一個(gè)或多個(gè)次級(jí)中斷事件，作為DSP芯片中片級(jí)中斷控制器0、1的系統(tǒng)事件觸發(fā)源；
[0030]V.片級(jí)中斷控制器O、I接收系統(tǒng)中斷事件后，將其映射到對(duì)應(yīng)的內(nèi)部通道口，并產(chǎn)生廣播事件，其中內(nèi)部通道口與TMS320C6678各核內(nèi)部中斷系統(tǒng)連接；
[0031 ] v1.將TMS320C6678各核接收對(duì)應(yīng)的廣播事件與各自的伺服中斷服務(wù)子程序相關(guān)聯(lián)。
[0032]3)根據(jù)TMS320C6678核號(hào)執(zhí)行相應(yīng)分支中的控制臺(tái)參數(shù)初始化程序，包括平臺(tái)運(yùn)動(dòng)模式、軌跡參數(shù)、測(cè)量系統(tǒng)參數(shù)、控制器參數(shù)、執(zhí)行器參數(shù)初始化；
[0033]4)使能TMS320C6678的GP1 口中斷，允許接收由FPGA光纖接口卡產(chǎn)生的T單位的定時(shí)脈沖信號(hào)，未接收到，執(zhí)行流程5)背景循環(huán)任務(wù)，若接收到，通過(guò)Rapid1接收由FPGA光纖卡發(fā)送的傳感器反饋數(shù)據(jù)包，并存儲(chǔ)于4M共享內(nèi)存相應(yīng)區(qū)間，轉(zhuǎn)跳到流程6)伺服中斷服務(wù)子程序；
[0034]5)所述的背景循環(huán)任務(wù)流程如下:
[0035]1.通過(guò)Rapid1接收處理由FPGA光纖接口卡轉(zhuǎn)發(fā)的上位機(jī)命令、參數(shù)；
[0036]i1.通過(guò)Rapid1發(fā)送非實(shí)時(shí)狀態(tài)信息至FPGA光纖接口卡；
[0037]ii1.定時(shí)脈沖信號(hào)是否觸發(fā)，“是”則轉(zhuǎn)跳到流程6)伺服中斷服務(wù)子程序；“否”則跳轉(zhuǎn)到流程5)的步驟i;
[0038]6)所述的伺服中斷任務(wù)流程如下:
[0039]1.各核從4M共享內(nèi)存相應(yīng)區(qū)間取傳感器反