控制具有所設(shè)計(jì)布局的集成電路的制造。
【附圖說(shuō)明】
[0050]在結(jié)合附圖來(lái)閱讀下文的說(shuō)明之后，將可明了本技術(shù)的其他方面、特征與優(yōu)點(diǎn)，在附圖中:
[0051]圖1例示了在電子裝置中控制腳部功率閘的示例；
[0052]圖2示出在電子裝置中控制頭部功率閘的示例；
[0053]圖3示出不同類(lèi)型晶體管在不同電壓下1-on/1-off的變化的圖示；
[0054]圖4示意性例示了根據(jù)一個(gè)示例的電子裝置的一些功能部件；
[0055]圖5例示了根據(jù)本技術(shù)的電子裝置的電路平面圖的示例；
[0056]圖6例示了用于將控制信號(hào)與電壓電平從控制電路路由至功率閘的緩沖器的示例；以及
[0057]圖7例示了與電壓調(diào)節(jié)器的開(kāi)啟/關(guān)閉狀態(tài)獨(dú)立地控制功率閘的開(kāi)啟/關(guān)閉狀態(tài)的示例。
【具體實(shí)施方式】
[0058]圖1例示了電子裝置2，電子裝置2具有可以是處理器、存儲(chǔ)器、無(wú)線(xiàn)電單元、總線(xiàn)控制器，或裝置2的任何其他部件的電路4。電路4位于第一電壓域中，第一電壓域接收來(lái)自第一功率軌8的第一電壓電平VDD1以及來(lái)自參考功率軌10的參考電壓電平(地)。裝置2具有能量源12，能量源12產(chǎn)生高于第一電壓電平VDD1的第二電壓電平VDD2。提供電壓調(diào)節(jié)器14以將第二電壓電平VDD2轉(zhuǎn)換成用于電路4的供應(yīng)軌8上的第一電壓電平VDD1。例如，能量源12可以是電池，諸如產(chǎn)生如3.3伏特電壓電平的硬幣型電池。能量源12還可以是從裝置2周遭擷取環(huán)境能量，并基于所擷取的能量對(duì)電路4供電的能量擷取器。例如，能量擷取器可以是太陽(yáng)能電池、射頻(RF)能量擷取器、壓電裝置或熱電裝置。能量擷取器可具有諸如電池或超級(jí)電容器的儲(chǔ)存裝置，在擷取器收集電路4不需要的過(guò)量能量時(shí)可用能量對(duì)儲(chǔ)存裝置充電，且在來(lái)自擷取器的能量不足時(shí)儲(chǔ)存裝置可對(duì)電路4供電。利用能量擷取器，第二電壓電平VDD2可以是可變的，因?yàn)榈诙妷弘娖絍DD2可取決于可用的環(huán)境能量(例如光量)。在其他示例中，能量源12可以是從外部電壓產(chǎn)生器接收第二電壓電平VDD2的引腳。
[0059]軌10上的參考電壓電平可以是低于軌8上的第一電壓電平VDD1的任何電壓電平。例如，參考電壓電平可以是地電壓電平，在一些實(shí)施例中地電壓電平可以是0伏特(V)或通地電壓電平，但在其他實(shí)施例中可以是低于VDD1的另一任意電壓電平。參考電壓電平例如作為電路4的數(shù)字地。
[0060]電路4具有功率閘20，在此實(shí)施例中功率閘20為耦接在參考供應(yīng)軌10與電路4之間的腳部晶體管20。腳部晶體管20為NM0S晶體管，該NM0S晶體管在控制電路24產(chǎn)生的控制信號(hào)22的控制下，選擇性地將電路4耦接至參考電壓電平，或使電路4與該電壓電平隔絕?？刂齐娐?4操作在第二電壓域8中，第二電壓域8對(duì)應(yīng)于能量源12產(chǎn)生的第二電壓電平VDD2。控制電路24可通過(guò)將控制信號(hào)設(shè)為0(參考電壓電平)，以關(guān)閉腳部晶體管20并使電路4與參考供應(yīng)電壓10隔絕，而將電路4放置在功率節(jié)省狀態(tài)中。控制電路還通過(guò)將控制信號(hào)設(shè)為1 (VDD2)，以開(kāi)啟腳部晶體管20，允許參考電壓被供應(yīng)至電路4，來(lái)將電路4放置在活躍狀態(tài)中。通過(guò)在第二電壓域8中而非在第一電壓域中產(chǎn)生閘控控制信號(hào)22，腳部晶體管20的閘極被更強(qiáng)力地驅(qū)動(dòng)，且因此在切換開(kāi)啟時(shí)傳輸通過(guò)腳部20的1-on電流將大于從第一電壓域6中的第一電壓電平VDD1產(chǎn)生控制信號(hào)22的情況下的電流。這意味著改良了效能，因?yàn)榭绻β书l控晶體管20上的電阻性損失較少。不像使用功率閘的推升閘極操作的已知技術(shù)，不需提供額外的電壓產(chǎn)生器以產(chǎn)生推升閘極電壓，因?yàn)椴僮髟谙鄬?duì)低電壓下(對(duì)其而言功率節(jié)省很重要)的許多電子裝置2在系統(tǒng)中已經(jīng)具有較高的電壓VDD2，因?yàn)槟芰吭?2通常產(chǎn)生較高的電壓VDD2但為了功率節(jié)省而使用電壓調(diào)節(jié)器14將用于電路4的電壓減少。因此，用于功率閘的推升閘極模式操作可用非常少的額外電路實(shí)施，而不需要額外的電壓產(chǎn)生器(諸如電荷栗)。
[0061]圖2示出電子裝置2的第二示例，其中與圖1相同的組件被以相同的參考符號(hào)示出。圖2與圖1不同之處在于在此示例中的功率閘控晶體管為耦接于VDD1供應(yīng)軌8與電路4之間的頭部晶體管30。頭部晶體管30為PM0S晶體管，該P(yáng)M0S晶體管在控制信號(hào)為0 (參考電壓電平)時(shí)開(kāi)啟以將第一電壓電平VDD1供應(yīng)至電路4，并在控制信號(hào)22為1(VDD2)時(shí)關(guān)閉而使電路與供應(yīng)軌8隔絕。
[0062]圖2與圖1的另一不同之處在于控制電路24以電平VDD3操作第二電壓域8中，電平VDD3不同于能量源12產(chǎn)生的第二電壓電平VDD2。提供另一電壓調(diào)節(jié)器32以將第二電壓電平VDD2轉(zhuǎn)換成第三電壓VDD3，第三電壓VDD3低于第二電壓電平VDD2且高于第一電壓電平VDD1。該方法例如在能量源12產(chǎn)生比控制電路26所能處理的電壓電平還高(或出于能量節(jié)省的原因比需要處理的電壓電平還高)的電壓電平的情況下，或在控制電路24需要更穩(wěn)定的電壓的情況下可以是有用的。在圖2中，因?yàn)樵陬^部30的“關(guān)閉”狀態(tài)期間施加至功率閘控晶體管30的閘極的VDD3大于VDD1，頭部因此而操作在超級(jí)截止模式中，因而1-off減少。這在電路4位于功率節(jié)省狀態(tài)中時(shí)減少了泄漏量并改良了能量效率。
[0063]將理解到，圖2中的另一電壓調(diào)節(jié)器32還可使用腳部晶體管20被提供于圖1的示例中。類(lèi)似的，在如圖2圖示使用頭部晶體管30時(shí)，電壓調(diào)節(jié)器32可被省略，使得控制電路26以相同于圖1的方式操作在VDD2下。
[0064]再者，將理解到一般而言，電子裝置2可具有操作在不同電壓域中的數(shù)個(gè)不同的電路4?？蓪?duì)每一域提供數(shù)個(gè)電壓調(diào)節(jié)器14，以對(duì)電路的每一部分產(chǎn)生不同電平VDD1，且可使用來(lái)自第二電壓域8的較高電壓來(lái)控制這些域之每一個(gè)的功率閘。再者，將理解到在一些實(shí)施例中，不是所有在同一域中的功率閘都需要接收相同的控制信號(hào)。可能通過(guò)開(kāi)啟或關(guān)閉對(duì)應(yīng)的功率閘，同時(shí)使電路4的其他部分保持活躍，而選擇性地開(kāi)啟或關(guān)閉電路4的不同部分。換言之，在相同的電壓域中，可存在數(shù)個(gè)功率域，每一功率域包含由控制信號(hào)控制的數(shù)個(gè)功率閘，不同的功率域接收不同的控制信號(hào)以允許獨(dú)立地將每一功率域供電/斷電。
[0065]關(guān)于功率閘控晶體管的推升閘極模式操作的進(jìn)一步信息可見(jiàn)經(jīng)共同轉(zhuǎn)讓的美國(guó)專(zhuān)利申請(qǐng)US 2011/0181343，通過(guò)弓丨用在此并入此美國(guó)專(zhuān)利申請(qǐng)的內(nèi)容全文。
[0066]圖3是示出不同類(lèi)型的晶體管隨著操作電壓VDD縮放時(shí)的開(kāi)啟/關(guān)閉電流比例的圖示。圖3示出在HSPICE中仿真的各種腳部功率閘(不同的臨界電壓與長(zhǎng)度、不同的井或閘極偏壓等等)的Ι-οη/Ι-off對(duì)VDD。盡管幾乎所有配置的1-on/1-off在約0.4V以下跌落，但仍有四條線(xiàn)接近平坦。這些是在被使能時(shí)閘極被連接至1.2V或2.5V而非本地低電壓(即推升閘極模式操作)的腳部。在這些晶體管中，厚氧化層(thick-oxide ;TG0)裝置比薄氧化層裝置好上十倍。因此，例如如圖1所示，厚閘極氧化層裝置可被用作次臨界/近臨界電路的腳部功率閘，使用大于IV的“Sleepn”輸入，因?yàn)樵诋?dāng)前的技術(shù)下這些裝置在未受阻的系統(tǒng)效能與最低的待機(jī)功率之間具有最佳的權(quán)衡(見(jiàn)圖1中例示了腳部20的閘極的粗線(xiàn))。
[0067]更一般而言，未來(lái)可發(fā)展類(lèi)似地隨著電壓降低而具有相對(duì)平坦的1-on對(duì)1-off比例(如圖3所示)的其他類(lèi)型的晶體管，并且因此此種技術(shù)也被使用。例如，可使用多閘極裝置(例如FinFET)或環(huán)繞式閘極(gate all-around ；GAA)晶體管(例如由奈米碳管或鍺(而非硅)制成的水平奈米線(xiàn)或垂直奈米線(xiàn)或晶體管)來(lái)形成功率閘。一般而言，可由電壓容許度比用于電路4自身的晶體管更高的晶體管來(lái)構(gòu)造功率閘20、30與控制電路24。這是有用的，因?yàn)檩^高的閘極電壓被施加至這些晶體管，且因此為了防止崩潰或傷害，可使用電壓容許度較高的晶體管(諸如具有較厚閘極氧化層的晶體管)。
[0068]圖4示出可應(yīng)用本技術(shù)的典型的無(wú)線(xiàn)傳感器節(jié)點(diǎn)或嵌入式系統(tǒng)的示例。在此