空間飛行器下位機協(xié)控制SoC芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及航天電子技術(shù)領(lǐng)域，特別涉及一種空間飛行器下位機協(xié)控制SoC芯片。
【背景技術(shù)】
[0002]航天電子綜合化系統(tǒng)通常被安裝在衛(wèi)星、飛船等航天器上，它主要用于實現(xiàn)航天信息的采集、處理、路由、存儲等功能。航天電子綜合化系統(tǒng)的發(fā)展與計算機控制技術(shù)、通信技術(shù)、數(shù)字集成技術(shù)和數(shù)?；旌蟂oC技術(shù)的發(fā)展密切相關(guān)。隨著相關(guān)技術(shù)的飛速發(fā)展進步，航天電子綜合化系統(tǒng)已經(jīng)從簡單的集中控制發(fā)展到目前的分布式控制系統(tǒng)。
[0003]衛(wèi)星分布式控制系統(tǒng)最典型的架構(gòu)即是CTU(Central Terminal Unit，中央控制單元)、RTU (Remote Terminal Unit，星務遠置單元)組合式電子系統(tǒng)，綜合現(xiàn)衛(wèi)星平臺各RTU/擴展單元及各分系統(tǒng)下位機對信號采集、數(shù)據(jù)包裝、接口通信、控制輸出等的現(xiàn)有需求，提出了集成一定數(shù)量上述各類資源的“空間飛行器下位機協(xié)控制器SoC”，可以更高集成度替代現(xiàn)各分系統(tǒng)下位機，并作為各RTU/擴展單元的基礎(chǔ)組成部分。該SoC的實現(xiàn)可以作為整星提供接口資源服務的更高集成度的實體。
[0004]現(xiàn)有型號各分系統(tǒng)的下位機中關(guān)鍵元器件主要是各類控制器，一般由CPU和FPGA芯片實現(xiàn)。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種空間飛行器下位機協(xié)控制SoC芯片。
[0006]根據(jù)本發(fā)明提供的一種空間飛行器下位機協(xié)控制SoC芯片，包括:單核SparcVS處理器核、Spacewire總線接口、1553B總線接口、外部存儲器接口、多通道模數(shù)轉(zhuǎn)換器ADC^模轉(zhuǎn)換器DAC、指令脈沖輸出接口、串行通信接口 UART、PWM輸出接口、通用1接口 ；
[0007]所述單核SparcV8處理器核、Spacewire總線接口、1553B總線接口、外部存儲器接口連接到AMBA AXI總線；
[0008]所述多通道模數(shù)轉(zhuǎn)換器ADC、數(shù)模轉(zhuǎn)換器DAC、指令脈沖輸出接口、串行通信接口UART、PffM輸出接口、通用1接口連接到AMBA APB總線；
[0009]所述AMBA AXI總線與AMBA APB總線通過AXI/APB橋連接。
[0010]優(yōu)選地，所述單核SparcVS處理器核作為片上的主設(shè)備，提供下位機的協(xié)處理功能，輔助整星電子系統(tǒng)CTU的控制管理，負責片上各個接口單元的維護控制。
[0011]優(yōu)選地，所述Spacewire總線接口和1553B總線接口用于與星務計算機CTU和分系統(tǒng)下位機的星載總線互連通信。
[0012]優(yōu)選地，所述單核SparcV8處理器核采用LE0N2-FT SparcV8處理器核；
[0013]所述Spacewire總線接口集成Spacewire路由器和終端控制器，用于實現(xiàn)多級路由網(wǎng)絡拓撲結(jié)構(gòu)的擴展；
[0014]所述1553B總線接口能夠工作在BC模式與RT模式，支持1553B總線的分級管理；
[0015]所述外部存儲器接口支持SRAM、SDRAM、FLASH ；
[0016]所述多通道模數(shù)轉(zhuǎn)換器ADC支持128路模擬量采集通道，內(nèi)嵌12位精度的AD轉(zhuǎn)換器模塊，多通道模數(shù)轉(zhuǎn)換器ADC的片外管腳除了模擬量輸入信號以外，另有7個多路器地址輸出信號線；
[0017]所述數(shù)模轉(zhuǎn)換器DAC用于將數(shù)字量控制信號轉(zhuǎn)換為模擬量輸出，數(shù)模轉(zhuǎn)換器DAC的片內(nèi)集成一個DA轉(zhuǎn)換器并配備一個8路的解復用器，DAC的分辨率為16位；
[0018]所述指令脈沖輸出接口用于完成指令的譯碼，輸出一定寬度的脈沖信號，支持32路脈沖輸出控制；
[0019]所述串行通信接口 UART能夠根據(jù)需要配置成標準的異步串行通信或3線制同步串行通信，能夠自適應輸出；
[0020]所述PffM輸出接口配置寄存器包括:分頻寄存器、脈寬寄存器、周期寄存器，輸出周期、占空比可配置；
[0021]所述通用1接口根據(jù)片內(nèi)方向寄存器和數(shù)據(jù)寄存器的值，能夠配置任意一路接口的輸入輸出方向和電平極性。
[0022]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下的有益效果:
[0023]1、本發(fā)明提供了一種可靠性與集成度高、體積和功耗較低、集成各類飛行器下位機控制接口的片上系統(tǒng)。
[0024]2、本發(fā)明集成了衛(wèi)星上分布式控制系統(tǒng)中下位機的大多數(shù)常用功能接口，大大提高了飛行器電子系統(tǒng)的綜合化程度；
[0025]3、本發(fā)明顯著降低衛(wèi)星各分系統(tǒng)電子系統(tǒng)的質(zhì)量體積功耗；
[0026]4、本發(fā)明運行更可靠、系統(tǒng)設(shè)計簡單，對衛(wèi)星的輕小型化發(fā)展具有重要意義。
【附圖說明】
[0027]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0028]圖1是本發(fā)明的芯片系統(tǒng)結(jié)構(gòu)示意圖；
[0029]圖2是本發(fā)明的片內(nèi)Spacewire節(jié)點IP核結(jié)構(gòu)示意圖；
[0030]圖3是本發(fā)明的片內(nèi)Spacewire路由器IP核結(jié)構(gòu)示意圖；
[0031]圖4是本發(fā)明的片內(nèi)1553B總線接口的功能結(jié)構(gòu)示意圖；
[0032]圖5是本發(fā)明的加熱器指令脈沖輸出控制功能結(jié)構(gòu)示意圖；
[0033]圖6是本發(fā)明的片內(nèi)PWM輸出接口的功能結(jié)構(gòu)示意圖。
【具體實施方式】
[0034]下面結(jié)合具體實施例對本發(fā)明進行詳細說明。以下實施例將有助于本領(lǐng)域的技術(shù)人員進一步理解本發(fā)明，但不以任何形式限制本發(fā)明。應當指出的是，對本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變化和改進。這些都屬于本發(fā)明的保護范圍。
[0035]隨著大規(guī)模集成電路和ASIC技術(shù)的飛速發(fā)展和成熟，將衛(wèi)星上傳統(tǒng)的板級功能集成到一個芯片中已經(jīng)成為可能。本發(fā)明的空間飛行器下位機協(xié)控制SoC芯片能夠集成航天器電子系統(tǒng)的多種功能接口，下面對該芯片系統(tǒng)的結(jié)構(gòu)與功能做詳細說明。
[0036]本發(fā)明涉及面向航天器下位機控制的專用集成電路，公開了一種空間飛行器下位機協(xié)控制SoC芯片，參考圖1，包括:單核SparcV8處理器核、Spacewire總線接口、1553B總線接口、外部存儲器接口、多通道模數(shù)轉(zhuǎn)換器ADC、數(shù)模轉(zhuǎn)換器DAC、指令脈沖輸出接口、串行通信接口 UART、PWM輸出接口、通用1接口(GP1)。其中，Sparc V8處理器核、Spacewire總線接口、1553B總線接口、外部存儲器接口連接到AMBA AXI總線，多通道模數(shù)轉(zhuǎn)換器ADC、數(shù)模轉(zhuǎn)換器DAC、指令脈沖輸出接口、串行通信接口 UART、PffM輸出接口、通用1接口(GP1)連接到AMBA APB總線，AMBA AXI總線與AMBA APB總線通過AXI/APB橋連接。
[0037]所述的單核SparcV8處理器核采用LE0N2-FT SparcV8處理器核，該處理器核在10MHz工作主頻下運算能力達到86MIPS，它有5級流水、4K指令數(shù)據(jù)緩存，并配備中斷控制器和32位的定時器。
[0038]所述的Spacewire總線接口集成Spacewire路由器和終端控制器，可以實現(xiàn)多級路由網(wǎng)絡拓撲結(jié)構(gòu)的擴展。
[0039]所述的1553B總線接口能夠工作在BC模式與RT模式，支持1553B總線的分級管理。
[0040]所述的外部存儲器接口支持SRAM、SDRAM、FLASH，是一種通用存儲器接口，可以適應航天上常用的存儲器。
[0041]所述的多通道模數(shù)轉(zhuǎn)換器ADC支持128路模擬量采集通道，內(nèi)嵌12位精度的AD轉(zhuǎn)換器模塊，轉(zhuǎn)換速度不低于100Kbps。片外管腳除了模擬量輸入信號以外，另有7個多路器地址輸出信號線。
[0042]所述的數(shù)模轉(zhuǎn)換器DAC用于將數(shù)字量控制信號轉(zhuǎn)換為模擬量輸出，如磁力距器控制、陀螺控制等。片內(nèi)集成一個DA轉(zhuǎn)換器并配備一個8路的解復用器，DAC的分辨率為16位。
[0043]所述的指令脈沖輸出接口用于完成指令的譯碼，輸出一定寬度的脈沖信號。包括指令緩沖FIFO、指令計數(shù)單元、指令譯碼單元和指令輸出單元。該指令脈沖輸出接口支持32路脈沖輸出控制。
[0044]所述的串行通信接口 UART可根據(jù)需要，配置成標準的異步串行通信(含起止位、校驗位等)或3線制同步串行通信(含時鐘、選通、數(shù)據(jù)信號)，可自適應輸出，片上支持8路UART接口。
[0045]所述的PffM輸出接口配置寄存器包括:分頻寄存器、脈寬寄存器、周期寄存器，輸出周期、占空比可配置；支持的最高頻率不低于500KHZ，片上映射8路相同的PffM輸出接
□ O
[0046]所述的通用1接口(GP1)根據(jù)片內(nèi)方向寄存器和數(shù)據(jù)寄存器的值，可以配置任意一路接口的輸入輸出方向和電平極性，片上支持32路GP10。
[0047]參考圖1，本發(fā)明的系統(tǒng)包括:單核S