基于fpga高速通訊方法的橫機(jī)數(shù)控系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于橫機(jī)數(shù)控系統(tǒng)，尤其涉及一種基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)。
【背景技術(shù)】
[0002]橫機(jī)數(shù)控系統(tǒng)中管理層與協(xié)調(diào)層之間存在高速數(shù)據(jù)通訊，兩層之間數(shù)據(jù)通訊的效率和穩(wěn)定性直接影響了整個(gè)系統(tǒng)的性能。目前主要采用串行通訊方式，比如RS232/485、CAN等。而串行通訊的速率已無法滿足橫機(jī)數(shù)控系統(tǒng)的高速通訊需求。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)，以提高通訊速率，而且具有抗干擾性和通用性。
[0004]本發(fā)明提供一種基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)，包括中人機(jī)交互處理器，數(shù)字信號(hào)處理器和協(xié)處理器FPGA，所述人機(jī)交互處理器包括隨機(jī)存取器和與所述隨機(jī)存取器連接的閃存，所述協(xié)處理器連接至所述隨機(jī)存取器。
[0005]優(yōu)選的，還包括三維圖像處理器與所述數(shù)字信號(hào)處理器連接。
[0006]優(yōu)選的，還包括裸眼立體顯示器，與所述三維圖像處理器連接。
[0007]優(yōu)選的，還包括三維圖像處理器與所述數(shù)字信號(hào)處理器連接。
[0008]優(yōu)選的，所述裸眼立體顯示器為液晶裸眼立體顯示器或者柱鏡裸眼立體顯示器。
[0009]本發(fā)明的有益效果在于:本發(fā)明基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)不僅提高了通訊速率，而且具有很強(qiáng)的抗干擾性和通用性等特點(diǎn)。
【附圖說明】
[0010]圖1為本發(fā)明基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)的第一實(shí)施例的示意圖。
[0011]圖2為本發(fā)明基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)的第二實(shí)施例的示意圖。
【具體實(shí)施方式】
[0012]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下文中將結(jié)合實(shí)施例進(jìn)行詳細(xì)說明。
[0013]如圖1所示，本發(fā)明的基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)，包括中人機(jī)交互處理器，數(shù)字信號(hào)處理器和協(xié)處理器FPGA，所述人機(jī)交互處理器包括隨機(jī)存取器和與所述隨機(jī)存取器連接的閃存，所述協(xié)處理器連接至所述隨機(jī)存取器。
[0014]如圖2所示，本發(fā)明基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)的第二實(shí)施例的示意圖。
[0015]相較于第一實(shí)施例而言，本實(shí)施例的基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)，還包括三維圖像處理器與所述數(shù)字信號(hào)處理器連接，以及包括裸眼立體顯示器，與所述三維圖像處理器連接。
[0016]本實(shí)施例的裸眼立體顯示器為液晶裸眼立體顯示器或者柱鏡裸眼立體顯示器。
[0017]人機(jī)交互處理器為ARM核心的處理器，主要負(fù)責(zé)本地信息管理:花型管理，文件管理、參數(shù)管理、測(cè)試管理，同時(shí)采集、處理大量來自協(xié)調(diào)層的實(shí)時(shí)數(shù)據(jù)管理等；另一方面負(fù)責(zé)與企業(yè)信息化管理進(jìn)行數(shù)據(jù)交互，實(shí)現(xiàn)生產(chǎn)數(shù)據(jù)的管理，從而完成綜合目標(biāo)的優(yōu)化管理。數(shù)字信號(hào)處理器和協(xié)處理器FPGA主要負(fù)責(zé)解釋并執(zhí)行人機(jī)交互處理器發(fā)送的指令和監(jiān)視各執(zhí)行級(jí)子系統(tǒng)反饋的運(yùn)行狀況。數(shù)字信號(hào)處理器和協(xié)處理器FPGA將管理層發(fā)送的指令及花型數(shù)據(jù)解析成具體的動(dòng)作數(shù)據(jù)，發(fā)送給各個(gè)執(zhí)行級(jí)子系統(tǒng)；同時(shí)負(fù)責(zé)接收橫機(jī)運(yùn)行過程中的重要參數(shù)以及各種異常信號(hào)、保護(hù)信號(hào)等，并傳送給人機(jī)交互處理器。數(shù)字信號(hào)處理器和協(xié)處理器FPGA以DSP為核心CPU構(gòu)建的執(zhí)行系統(tǒng)。該系統(tǒng)主要負(fù)責(zé)接收從數(shù)字信號(hào)處理器和協(xié)處理器FPGA發(fā)送的指令，通過邏輯器件和功率放大驅(qū)動(dòng)執(zhí)行部件動(dòng)作，并利用傳感器將部分執(zhí)行部件的動(dòng)作狀況反饋給協(xié)調(diào)層系統(tǒng)。
[0018]本發(fā)明的有益效果在于:本發(fā)明基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)不僅提高了通訊速率，而且具有很強(qiáng)的抗干擾性和通用性等特點(diǎn)。
[0019]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)，包括中人機(jī)交互處理器，數(shù)字信號(hào)處理器和協(xié)處理器FPGA，其特征在于，所述人機(jī)交互處理器包括隨機(jī)存取器和與所述隨機(jī)存取器連接的閃存，所述協(xié)處理器連接至所述隨機(jī)存取器。2.根據(jù)權(quán)利要求1所述的一種基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)，其特征在于，還包括三維圖像處理器與所述數(shù)字信號(hào)處理器連接。3.根據(jù)權(quán)利要求2所述的一種基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)，其特征在于，還包括裸眼立體顯示器，與所述三維圖像處理器連接。4.根據(jù)權(quán)利要求3所述的一種基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)，其特征在于，所述裸眼立體顯示器為液晶裸眼立體顯示器或者柱鏡裸眼立體顯示器。
【專利摘要】本發(fā)明提供一種基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)，包括中人機(jī)交互處理器，數(shù)字信號(hào)處理器和協(xié)處理器FPGA，所述人機(jī)交互處理器包括隨機(jī)存取器和與所述隨機(jī)存取器連接的閃存，所述協(xié)處理器連接至所述隨機(jī)存取器。本發(fā)明基于FPGA高速通訊方法的橫機(jī)數(shù)控系統(tǒng)不僅提高了通訊速率，而且具有很強(qiáng)的抗干擾性和通用性等特點(diǎn)。
【IPC分類】G05B19/19
【公開號(hào)】CN104991513
【申請(qǐng)?zhí)枴緾N201510232766
【發(fā)明人】鮑梅連
【申請(qǐng)人】鮑梅連
【公開日】2015年10月21日
【申請(qǐng)日】2015年5月11日