專利名稱：斷電復(fù)位系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于集成電路(IC)的斷電復(fù)位系統(tǒng)，其決定何時(shí)電壓源的輸出電壓超出用于IC工作的預(yù)定高電平和低電平。
許多集成電路(IC)借助于一電壓源來工作，而電壓源的輸出處于一額定電平(即+VDD)上，該額定電平在IC不能正常工作之前能允許僅在預(yù)選的限制(即一個(gè)電壓范圍)內(nèi)變化。斷電復(fù)位電路被用于監(jiān)視+VDD的電平并且當(dāng)+VDD的電平從電壓范圍的上限或下限超出預(yù)定電壓范圍時(shí)提供一個(gè)信號(hào)。通常，+VDD被用于給IC和斷電復(fù)位電路供電。
一種典型的斷電復(fù)位電路使用電壓發(fā)生器以發(fā)出基準(zhǔn)電壓，即Vbg(硅帶隙電壓)和VIbg(與帶隙電流對(duì)應(yīng)的基準(zhǔn)電壓)，基準(zhǔn)電壓作為給過壓和欠壓檢測(cè)器的輸入，每個(gè)檢測(cè)器都有一個(gè)把Vbg同所衰減的+VDD進(jìn)行比較的比較器電路。通常，在使用溫度范圍內(nèi)Vbg在電壓上基本上是恒定的。VIbg通常同每個(gè)電壓檢測(cè)器的電流源的控制端相連接。VIbg的特征是使由電流源所產(chǎn)生的電流在使用溫度范圍內(nèi)基本上恒定。每個(gè)檢測(cè)器把Vbg的電壓電平同+VDD的實(shí)際電平的衰減電平的電壓電平進(jìn)行比較。如果+VDD的電平高于一預(yù)定的高電平(+Vhigh)，過壓檢測(cè)器就提供一個(gè)指示該情況的輸出信號(hào)。如果+VDD的電平低于一預(yù)定的低電平(+Vlow)，欠壓檢測(cè)器就提供一個(gè)指示該情況的輸出信號(hào)。同過和欠壓檢測(cè)器的輸出相連的輸出邏輯電路發(fā)出一個(gè)輸出信號(hào)，該信號(hào)指示+VDD的電壓電平是在預(yù)定的電壓電平限制(+Vhigh至+Vlow)內(nèi)還是在其外。
目前所碰到的問題是例如，在基準(zhǔn)電壓(Vbg)穩(wěn)定之前由于比較器變得靈敏在供電增加時(shí)發(fā)生錯(cuò)誤觸發(fā)，在正常工作期間由于噪聲的頻率突增而發(fā)生錯(cuò)誤觸發(fā)，以及在基準(zhǔn)電壓已經(jīng)失效之后在低+VDD處的正常工作錯(cuò)誤指示。
這就要求提供一種減少上述問題的通電復(fù)位電路。
從一個(gè)方面看，本發(fā)明是針對(duì)用于檢測(cè)電壓源的電壓電平是否超出預(yù)定電壓電平的電路。該電路包括基準(zhǔn)電壓發(fā)生器裝置；延遲/截止裝置；和電壓檢測(cè)器裝置?；鶞?zhǔn)電壓發(fā)生器分別在第一和第二輸出上發(fā)生第一和第二基準(zhǔn)電壓。具有一個(gè)同基準(zhǔn)電壓發(fā)生器裝置的第二輸出相連的輸入端和一個(gè)輸出端的延遲/截止裝置在預(yù)定延遲之后在該延遲/截止裝置的輸出端上產(chǎn)生第三基準(zhǔn)電壓，并且，若電壓源的電壓電平低于最小電平時(shí)在該延遲/截止裝置的輸出端上產(chǎn)生一個(gè)截止輸出信號(hào)。電壓檢測(cè)器裝置具有同基準(zhǔn)電壓發(fā)生器裝置的第一輸出端相連的第一輸入端、同延遲/截止裝置的輸出端相連的第二輸入端和可通過電壓轉(zhuǎn)換器網(wǎng)絡(luò)同電壓源相連的第三輸入端，該裝置檢測(cè)電壓源的電壓電平是否在預(yù)定電壓電平之內(nèi)并且在其輸出端上產(chǎn)生一個(gè)信號(hào)以指示電壓源的電壓電平是在預(yù)定電壓電平之內(nèi)還是之外，并且當(dāng)電壓源的電壓電平低于最小電平時(shí)被阻塞。
從另一方面看，本發(fā)明是針對(duì)用于檢測(cè)電壓源的電壓電平是否超出預(yù)定電壓電平的電路。該電路包括基準(zhǔn)電壓發(fā)生器裝置和電壓檢測(cè)器裝置?；鶞?zhǔn)電壓發(fā)生器裝置分別在第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓。電壓檢測(cè)器裝置具有分別同基準(zhǔn)電壓發(fā)生器裝置的第一和第二輸出端相連的第一和第二輸入端以及可通過電壓轉(zhuǎn)換器網(wǎng)絡(luò)同電壓源相連的第三輸入端，該裝置檢測(cè)電壓源的電壓電平是否在預(yù)定電壓電平之內(nèi)并且在其輸出端上產(chǎn)生一個(gè)信號(hào)以指示電壓源的電壓電平是在預(yù)定電平之內(nèi)還是之外。電壓檢測(cè)器裝置進(jìn)一步包括滯后裝置，其具有一個(gè)同電壓檢測(cè)器的輸出端相連的輸入端和一個(gè)同電壓轉(zhuǎn)換器網(wǎng)絡(luò)相連的輸出端，其有選擇地修改在電壓檢測(cè)器裝置的第三輸入端上產(chǎn)生的電壓以便于改善噪聲容限。
從其他方面看，本發(fā)明是針對(duì)用于檢測(cè)電壓源的電平是否超出預(yù)定電壓電平的電路。該電路包括基準(zhǔn)電壓發(fā)生器裝置、電壓檢測(cè)器裝置和輸出邏輯電路裝置。基準(zhǔn)電壓發(fā)生器裝置分別在其第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓。電壓檢測(cè)器裝置具有分別同基準(zhǔn)電壓發(fā)生器裝置的第一和第二輸出端相連的第一和第二輸入端；和可通過電壓轉(zhuǎn)換器網(wǎng)絡(luò)同電壓源相連的第三輸入端，該裝置檢測(cè)電壓源的電壓電平是否在預(yù)定電平之內(nèi)并在其輸出端上產(chǎn)生一個(gè)信號(hào)以指示電壓源的電壓電平是在預(yù)定電壓電平之內(nèi)還是之外。輸出邏輯電路裝置具有一個(gè)同電壓檢測(cè)器裝置的輸出端相連的輸入端；和一個(gè)作為電路輸出的輸出端，該裝置檢測(cè)電壓源的電壓電平是在預(yù)定電壓電平之內(nèi)還是之外，并且如果供電電源的電壓電平已超出預(yù)定電壓電平并隨后變到預(yù)定電壓電平內(nèi)的一個(gè)電平上，其延遲在輸出電路端上所產(chǎn)生的輸出信號(hào)中的變化。
從再一個(gè)方面上看，本發(fā)明是針對(duì)用于檢測(cè)電壓源的電壓電平是否超出預(yù)定電壓電平的電路。該電路包括基準(zhǔn)電壓發(fā)生器裝置、延遲/截止裝置、電壓檢測(cè)器裝置和輸出邏輯電路裝置。基準(zhǔn)電壓發(fā)生器裝置分別在其第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓。延遲/截止裝置具有一個(gè)同基準(zhǔn)電壓發(fā)生器裝置的第二輸出端相連的輸入端和一個(gè)輸出端，該裝置在預(yù)定延遲后的延遲/截止裝置的輸出端上產(chǎn)生第三基準(zhǔn)電壓，并且當(dāng)電壓源的電壓電平低于最小電平時(shí)在延遲/截止裝置的輸出端上產(chǎn)生一個(gè)阻塞輸出信號(hào)。電壓檢測(cè)器裝置具有一個(gè)同基準(zhǔn)電壓發(fā)生器的第一輸出端相連的第一輸入端；一個(gè)同延遲/截止裝置的輸出端相連的第二輸入端；和一個(gè)可通過電壓轉(zhuǎn)換器網(wǎng)絡(luò)同電壓源相連的第三輸入端，該裝置檢測(cè)電壓源的電壓電平是否在預(yù)定電壓電平之內(nèi)并在其輸出端上產(chǎn)生一個(gè)信號(hào)以指示電壓源的電壓電平是在預(yù)定電壓電平之內(nèi)還是之外，并且當(dāng)電壓源的電壓電平低于最小電平時(shí)其被截止。電壓檢測(cè)器裝置進(jìn)一步包括滯后裝置，其同電壓轉(zhuǎn)換器網(wǎng)絡(luò)相連并具有一個(gè)同電壓檢測(cè)器裝置的輸出端相連的輸入端，以可選擇地修改在電壓檢測(cè)器裝置的第三輸入端上所產(chǎn)生的電壓，從而使電壓檢測(cè)器裝置的輸出信號(hào)具有上升的趨向而不會(huì)由于因噪聲在電壓源的電壓電平上所引起的比較短期間的變化而變換狀態(tài)。輸出邏輯電路裝置具有同電壓檢測(cè)器裝置的輸出端相連的輸入端和一個(gè)作為電路輸出的輸出端，該裝置檢測(cè)電壓源的電壓電平是在預(yù)定電壓電平之內(nèi)還是之外，并且如果電壓源的電壓電平超過預(yù)定電壓電平隨后返回到預(yù)定電壓電平內(nèi)的一個(gè)電壓電平上，該裝置就延遲在輸出電路端上所產(chǎn)生的信號(hào)中的任何變化以使得在輸出邏輯電路裝置已經(jīng)在其輸出端上提供一個(gè)表示電壓源的電壓電平處于預(yù)定電壓電平之外的信號(hào)之后，在電路輸出端上的最終輸出信號(hào)具有一個(gè)上升的趨向而不會(huì)由于因噪聲在電壓源的電壓電平上所引起的比較短期間的變化而變換狀態(tài)。
從又一方面看，本發(fā)明是針對(duì)一種電壓檢測(cè)器。該電壓檢測(cè)器包括一電流發(fā)生器、一比較器、一電壓轉(zhuǎn)換器網(wǎng)絡(luò)和滯后裝置。同電流發(fā)生器相連的比較器具有第一和第二電壓敏感輸入端和一個(gè)輸出端。第一電壓敏感輸入端可以同第一基準(zhǔn)電壓相連。電壓轉(zhuǎn)換器網(wǎng)絡(luò)具有第一、第二和第三輸入端以一個(gè)輸出端。電壓轉(zhuǎn)換器網(wǎng)絡(luò)的第一輸入端可以同其電壓電平能夠變化的電壓源相連，而該網(wǎng)絡(luò)的第二輸入端可以同第二基準(zhǔn)電壓相連。滯后裝置具有一個(gè)同比較器的輸出端相連的輸入端和一個(gè)同電壓轉(zhuǎn)換器網(wǎng)絡(luò)的第三輸入端相連的輸出端，該裝置可有選擇地修改在比較器的第二電壓敏感輸入端上由電壓轉(zhuǎn)換器網(wǎng)絡(luò)所產(chǎn)生的電壓，以便于改善噪聲容限。
從另一方面看，本發(fā)明是針對(duì)邏輯電路。該邏輯電路包括第一裝置、延遲裝置和第二裝置。具有一個(gè)同邏輯電路輸出端相連的輸出端的第一裝置檢測(cè)電壓源的電壓電平是否在額定電壓電平周圍的預(yù)定電壓范圍之外并迅速在其輸出端上產(chǎn)生一個(gè)具有第一邏輯狀態(tài)的信號(hào)，該第一邏輯狀態(tài)表示電壓源的電壓電平在預(yù)定電壓范圍之外。延遲裝置具有一個(gè)同邏輯電路輸出端相連的輸出端和一個(gè)輸入端，該裝置以一個(gè)預(yù)定延遲給邏輯電路輸出端發(fā)送一個(gè)信號(hào)。具有一個(gè)同延遲裝置的輸入端相連的輸出端的第二裝置檢測(cè)電壓源的電壓電平是在預(yù)定電壓范圍之內(nèi)還是之外，并且當(dāng)電壓源的電壓電平在預(yù)定電壓范圍之外時(shí)在其輸出端上產(chǎn)生一個(gè)具有第一邏輯狀態(tài)的信號(hào)，而當(dāng)電壓源的電壓電平在預(yù)定電壓范圍之內(nèi)時(shí)產(chǎn)生一個(gè)具有第二邏輯狀態(tài)的信號(hào)。
通過對(duì)下列參照附圖的說明以及權(quán)利要求書進(jìn)行研究，就會(huì)對(duì)本發(fā)明及其主要優(yōu)點(diǎn)獲得更好及更完全的理解。


圖1是根據(jù)本發(fā)是有的構(gòu)成斷電復(fù)位系統(tǒng)的方框圖；圖2是表示圖1的一個(gè)VbgBIAS發(fā)生器和一個(gè)VbeBIAS發(fā)生器的優(yōu)選實(shí)施例；圖3表示圖1的Vbg發(fā)生器的優(yōu)選實(shí)施例；圖4表示圖1的Vcomp發(fā)生器的優(yōu)選實(shí)施例；圖5表示可以用作為圖1的欠壓和過電壓檢測(cè)器的電壓檢測(cè)器的優(yōu)選實(shí)施例；圖6表示圖1的輸出邏輯電路的優(yōu)選實(shí)施例。
參照?qǐng)D1，以方框圖形式表示根據(jù)本發(fā)明的斷電復(fù)位系統(tǒng)10。斷電復(fù)位系統(tǒng)10檢測(cè)供電電壓源(也被稱為“電壓源”，即圖2-6所示的+VDD)的電壓電平何時(shí)從相對(duì)于固定低基準(zhǔn)電位(即圖2-6所示的VSS)的額定電平超出預(yù)定上(+Vhigh)和下(+Vlow)限或電平(即Vhigh到Vlow的電壓范圍)。如果電壓源的電壓電平在預(yù)定限制(+Vhigh到+Vlow)之內(nèi)，系統(tǒng)10在輸出邏輯電路26的輸出端(PWR)上產(chǎn)生一個(gè)高的，數(shù)字“1”，而當(dāng)電壓源的電壓電平在預(yù)定限制(電平，范圍)之外時(shí)，其產(chǎn)生一個(gè)低的，數(shù)字“0”。
斷電復(fù)位系統(tǒng)10包括一Vbg BIAS發(fā)生器12、-Vbe BIAS發(fā)生器14、-Vbg發(fā)生器16、-VIbg發(fā)生器18、-Vcomp發(fā)生器20、一過壓檢測(cè)器22、一欠壓檢測(cè)器24和輸出邏輯電路26。發(fā)生器12的輸出Vbg BIAS同發(fā)生器16和18的第一輸入端相連。發(fā)生器14的輸出VbeBIAS同發(fā)生器16和18的第二輸入端相連。發(fā)生器16的輸出Vbg同過壓檢測(cè)器22和欠壓檢測(cè)器24的第一輸入端相連。發(fā)生器18的的輸出VIbg同Vcomp發(fā)生器20的第一輸入端相連。發(fā)生器20的輸出Vcomp同檢測(cè)器22和24的第二輸入端相連。檢測(cè)器22的第一(PdOVER)和第二(PdOVERb)互補(bǔ)輸出端分別同電路26的第一和第二輸入端相連。檢測(cè)器24的第一(pd UNDER)和第二(pd UNDER)互補(bǔ)輸出端分別同電路26的第三和第四輸入端相連。啟動(dòng)端(VbgEN)11同發(fā)生器12、14的第一輸入端和檢測(cè)器22、24的第三輸入端相連。端子(Vbg ENb)13同發(fā)生器20的第二輸入端、檢測(cè)器22和24的第四輸入端以及電路26的第五輸入端相連。端子11(Vbg EN)和13(VbgENb)接收互補(bǔ)的信號(hào)。
當(dāng)端子11(Vbg EN)是“1”而端子13(Vbg ENb)是“0”時(shí)，斷電復(fù)位系統(tǒng)10同+VDD和VSS相連并具有正常功能。當(dāng)端子11(VbgEN)是“0”而端子13(Vbg ENb)是“1”時(shí)，系統(tǒng)10被阻塞。
Vbg BIAS發(fā)生器12、Vbg發(fā)生器16、Vbe BIAS發(fā)生器14和VIbg發(fā)生器18也可被表示為基準(zhǔn)電壓發(fā)生器裝置，Vcomp發(fā)生器20可被表示為延遲/阻塞裝置。過壓檢測(cè)器22和欠壓檢測(cè)器24可被表示為電壓檢測(cè)器裝置。輸出邏輯電路26可被表示為輸出邏輯電路裝置。
參照?qǐng)D2，在點(diǎn)劃線方框12內(nèi)表示圖1的Vbg BIAS發(fā)生器12的優(yōu)選實(shí)施例，在點(diǎn)劃線方框14內(nèi)表示圖1的Vbe BIAS發(fā)生器的優(yōu)選實(shí)施例。Vbg BIAS發(fā)生器12包括一個(gè)在點(diǎn)劃線方框50內(nèi)所表示的起動(dòng)部分和一個(gè)在點(diǎn)劃線方框52中所表示的發(fā)生器部分。VbeBIAS發(fā)生器14包括一個(gè)在點(diǎn)劃線方框54內(nèi)所表示的起努部分和一個(gè)在點(diǎn)劃線方框56內(nèi)所表示的發(fā)生器部分。VbgBIAS發(fā)生器12在其輸出端74上產(chǎn)生輸出電壓VbgBIAS。Vbe BIAS發(fā)生器14在其輸出端82上產(chǎn)生輸出電壓VbeBIAS。
VbeBIAS發(fā)生器12的起始部分50包括P溝道絕緣柵場(chǎng)效應(yīng)晶體管T1、T2和T3的n溝道場(chǎng)效應(yīng)晶體管T5、T6和T7。VbeBIAS發(fā)生器14的起動(dòng)部分54包括P溝道絕緣柵場(chǎng)效應(yīng)晶體管T111、T211、T311和n溝道場(chǎng)效應(yīng)晶體管T511、T611、T711。起動(dòng)部分50和54基本上與控制部分54的晶體管的基準(zhǔn)標(biāo)號(hào)相同，即控制部分54的晶體管與尾號(hào)“11”的控制部分50的對(duì)應(yīng)晶體管相同。
在點(diǎn)劃線方框52中所表示的VbgBIAS發(fā)生器12的發(fā)生器部分包括P溝道絕緣柵場(chǎng)效應(yīng)晶體管T8、T9、T10；n溝道絕緣柵場(chǎng)效應(yīng)晶體管T11、T12、T141；P-N-P雙極晶體管T13、T14；和一個(gè)電阻R1。在點(diǎn)劃線方框56中所表示的VbeBIAS發(fā)生器14的發(fā)生器部分包括P溝道絕緣柵場(chǎng)效應(yīng)晶體管T15、T16、T17；n溝道絕緣柵場(chǎng)效應(yīng)晶體管T18、T19、T21；P-N-P雙極晶體管T20；和電阻Rz。每個(gè)場(chǎng)效應(yīng)晶體管都有一個(gè)柵極、一個(gè)漏極和一個(gè)源極。每個(gè)PNP晶體管都有一個(gè)基極、一個(gè)集電極和一個(gè)發(fā)射極。
對(duì)于VbgBIAS發(fā)生器12，T1、T3、T4、T8、T9和T10的源極一同被連接到一個(gè)與正電壓+VDD相連的公共端58上，相對(duì)于一個(gè)固定的基準(zhǔn)電位VSS，該正電壓+VDD可以被認(rèn)為是供電電壓、供電電壓源、或電壓源、T6、T7、T141的源極和T13、T14的集電極都被連接到一個(gè)與基準(zhǔn)電壓VSS相連的共公端60上。VSS通常是接地電位。T1的柵極和漏極同T2的源極、T5的柵極以及端子62相連。T2的柵極和漏極同T7的漏極和端子64相連。T3和T5的漏極同T4的柵極和端子66相連。T5的源極同T6的漏極和端子68相連。T4的漏極同T9和T11的漏極、T11和T12的柵極以及端子70相連。T3的柵極同T9和T10的柵極、T8、T10和T12的漏極以及作為VbgBIAS發(fā)生器12的VbgBIAS輸出端的端子74相連。T11的源極同T13的發(fā)射極和端子72相連。T12的源極同R1的第端和端子76相連。R1的第二端同T14的發(fā)射極和端子78相連。T13和T14的基極同T141的漏極和端子79相連。T6、T7、T8和T141的柵極同VbgEN和端子11相連。
對(duì)于VbeBIAS發(fā)生器14，T111、T311、T15、T16和T17同端子58相連接，以及T711、T611和T21的源極及T20的集電極同端子60相連接。T111的柵極和漏極同T211的源極、T511的柵極和端子621相連。T211的柵極和漏極同T711的漏極和端子640相連。T311和T511的漏極同T411的柵極和端子660相連。T511的源極和T611的漏極同端子680相連。T311、T16和T17的柵極同T15、T17、T19的漏極和作為VbeBIAS發(fā)生器14的VbeBIAS輸出端的端子82相連。T411、T16和T18的漏極同T18、T19的柵極和端子700相連。T18的源極同T20的發(fā)射極和端子84相連，T19的源極同R2的第一端和端子85相連。R2的第二端同端子60相連。T20的基極同T21的漏極和端子86相連。T611、T711、T21和T15的柵極同端子11和VbgEN相連。
VbgBIAS發(fā)生器12的起動(dòng)部分50的基本功能是幫助保證在加到端子58的電壓+VDD已經(jīng)關(guān)斷并然后接通而開始返回到+VDD的滿電平之后，VbgBIAS發(fā)生器12的發(fā)生器部分52導(dǎo)通并達(dá)到所需的穩(wěn)定狀態(tài)運(yùn)行。如果VbgEN是“1”，Tb、T7和T141被啟動(dòng)，從而T8被阻塞。T1和T2都被表示成被連接成作為二極管工作。T1、T2和正啟動(dòng)的T7作為端子58和60之間的分壓器電路路徑。已啟動(dòng)的T7的電阻小于T1和T2的電阻，因而，當(dāng)端子58在電位上向著+VDD升高時(shí)，端子62就升到大約端子58的電壓的二分之一。這使T5啟動(dòng)。端子74仍然有些接近于+VDD的滿電平，并且T3被阻塞。端子66通過已啟動(dòng)的T5和T6放電而降到VSS。這使T4導(dǎo)通，T4則把端子70的電壓拉向端子58的電壓的上升電平，而端子58的電壓一直被拉向+VDD的額定電壓電平。這就使T11和T12導(dǎo)通。而且，T4允許電流由此從端子58流到T11的漏極，然后通過發(fā)射極到達(dá)T13的集電極并流到端子60和VSS。T4也允許電流流到T13的基極，然后通過已導(dǎo)通的T141到達(dá)端子60和VSS。端子70的電壓向著+VDD的升高使T12導(dǎo)通，從而通過已導(dǎo)通的T141到達(dá)VSS而使T14導(dǎo)通。這就使端子74向VSS放電，直到到達(dá)穩(wěn)態(tài)值低于+VDD為止。這就在T9和T10上加偏壓從而在端子58和60之間通過T9、T11、T13建立第一電通路并且在端子58和60之間通過T10、T12、R1、T14建立第二電通路。這樣，Vbg發(fā)生器12的發(fā)生器部分52被設(shè)定到所需要的穩(wěn)態(tài)工作上。在端子74上的該電壓也使T3導(dǎo)通(T3具有低于T5和T6的電阻)從而使端子66到達(dá)接近+VDD的滿電平的某一電平上。這就使T4被截止，從而停止給已經(jīng)從T9接收漏極電流的T11提供電流并且不再需要使穩(wěn)態(tài)工作繼續(xù)下去。
當(dāng)+VDD處于滿電平期間，為了停止Vbg發(fā)生器12的工作，VbgEN被切換到“0”。這使T6、T7和T141截止，而使T8導(dǎo)通。其結(jié)果是不允許電流通過+VDD和VSS之間的電通路，并且端子74被拉到接近+VDD的電平上。這導(dǎo)致圖3的晶體管T30和T32被截止。相應(yīng)地，這也導(dǎo)致端子82(VbeBIAS發(fā)生器14的VbeBIAS輸出端)的電壓被拉到接近+VDD的一個(gè)電平上。這就導(dǎo)致圖3的T31和T33被截止。最后的結(jié)果是沒有電流流到圖3的R4并且Vbg(端子84)的電壓為VSS。
VbeBIAS發(fā)生器56的起動(dòng)部分54的作用基本上類似于VbgBIAS發(fā)生器52的起動(dòng)部分50并且也用于幫助保證VbeBIAS發(fā)生器56接通并到達(dá)所需要的穩(wěn)態(tài)工作。
VbeBIAS發(fā)生器12的電壓發(fā)生器部分52在端子74上產(chǎn)生輸出電壓VbeBIAS。VbgBIAS是一個(gè)電壓，當(dāng)加到P溝道場(chǎng)效應(yīng)晶體管(例如下面所討論的圖3的T30和T32)的柵極上時(shí)，同相同的電壓源+VDD相連的電流源就會(huì)通過晶體管產(chǎn)生一個(gè)電流，其隨著溫度的升高而升高。VbeBIAS發(fā)生器14的電壓發(fā)生器部分56在端子82上產(chǎn)生輸出電壓VbeBIAS。VbeBIAS是一個(gè)電壓，當(dāng)加到P溝道場(chǎng)效應(yīng)晶體管的柵極上時(shí)，與同一電壓源+VDD相連的電流源就會(huì)通過晶體管產(chǎn)生一個(gè)電流，其隨著溫度的升高而下降。(如圖下面所討論的圖3的T31和T33)。電壓發(fā)生器部分52和56的結(jié)構(gòu)在現(xiàn)有技術(shù)中是公知的，并且都知道是產(chǎn)生具有所述特征的VbgBIAS和VbeBIAS。
參見圖3，在點(diǎn)劃線方框16內(nèi)所示的是圖1的Vbg發(fā)生器16的優(yōu)選實(shí)施例，在點(diǎn)劃線方框18內(nèi)所示的是圖1的VIbg發(fā)生器18的優(yōu)選實(shí)施例。Vbg發(fā)生器16包括P溝道絕緣柵場(chǎng)效應(yīng)晶體管T30、T31和電阻R4。VIbg發(fā)生器18包括P溝道絕緣柵場(chǎng)效應(yīng)晶體管T32、T33、T48和n溝道絕緣柵場(chǎng)效應(yīng)晶體管T45、T46。
T30和T32的柵極同端子74和圖1的VbgBIAS發(fā)生器12的VbgBIAS輸出端相連。T31和T33的柵極同端子82和圖1的VbeBIAS發(fā)生器14的VbeBIAS輸出端相連。T30、T31、T32、T33和T48的源極都被連接到與+VDD相連的端子58上。T45、T46的源極和R4的第一端同端子60和VSS相連。T30和T31的漏極同R4的第二端和作為Vbg發(fā)生器16的Vbg輸出端的端子84相連。T32、T33和T45的漏極同T45、T46的柵極和端子86相連。T48的柵極和漏極同T46的漏極和和為VIbg發(fā)生器18的VIbg輸出端的端子88相連。
對(duì)于Vbg發(fā)生器16，從圖2的發(fā)生器12接收并加到端子74上的VbgBIAS引起從+VDD(端子58)通過T30和R4的一個(gè)電流，然后到達(dá)VSS(端子60)。通過T30的該電流隨著溫度升高。從圖2的發(fā)生器14接收并加到端子82上的VbeBIAS通過T31和R4產(chǎn)生一個(gè)來自+VDD的電流，然后到達(dá)VSS(端子60)。通過T31的該電流隨溫度上升而下降。流過T30和T31的合成電流被疊加起來并流過R4。相應(yīng)地，由T30和T31的適當(dāng)取值，使各自的電流成適當(dāng)比例，則當(dāng)溫度的變化在使用溫度范圍內(nèi)時(shí)通過R4的電流基本上是恒定的，并且產(chǎn)生一個(gè)其電平在使用溫度范圍內(nèi)基本保持恒定的基準(zhǔn)電壓Vbg(在端子84上)。該基準(zhǔn)電壓Vbg是用于下述的圖5所示的電壓檢測(cè)器電路23的一個(gè)比較器中的。
對(duì)于VIbg發(fā)生器18，從圖2的發(fā)生器12接收并施加在端子74上的VbgBIAS通過T32和T45產(chǎn)生一個(gè)來自+VDD的電流，然后到達(dá)VSS。通過T32的該電流隨著溫度而升高。從圖2的發(fā)生器14接收并施加在端子82上的VbeBIAS、產(chǎn)生一個(gè)電流，從+VDD通過T33和T45到達(dá)VSS。通過T32的該電流隨著溫度升高而下降。通過T32和T33的合成電流被疊加在一起并流過T45。相應(yīng)地，由T32和T33的適當(dāng)取值使各自電流成適當(dāng)比例，流過T45的電流在溫度變化處于使用溫度范圍內(nèi)時(shí)基本上是恒定的。由于T45和T46的柵極同端子86連在一起，通過T45的該電流鏡象地進(jìn)入T46。該鏡象電流從+VDD通過接成為二極管的T48流過T46最后到達(dá)VSS。這就在端子88上產(chǎn)生了基準(zhǔn)電壓VIbg。當(dāng)該基準(zhǔn)電壓VIbg施加到與同一電壓源+VDD相連的P溝道晶體管(即圖4的T60)的柵極上時(shí)，由此產(chǎn)生一個(gè)在使用溫度范圍內(nèi)基本恒定的電流。
參照?qǐng)D4，表示出圖1的Vcomp發(fā)生器20的一個(gè)優(yōu)選實(shí)施例。該Vcomp發(fā)生器20包括包括P溝道絕緣柵場(chǎng)效應(yīng)晶體管T60、T61、T62、T63和n溝道絕緣柵場(chǎng)效應(yīng)晶體管T64、T65、T66。并且表示出一個(gè)反相器I1，其具有同啟動(dòng)端VbgEN(參見圖1)相連的輸入端和同T66的柵極以及端子13相連的輸出端。VbgEN端同T62的柵極相連。I1通常是一個(gè)由P溝道絕緣柵場(chǎng)效應(yīng)晶體管構(gòu)成的CMOS反相器，該晶體管具有一個(gè)同n溝道絕緣柵場(chǎng)效應(yīng)晶體管的漏極和反相器輸出端相連的漏極。這兩個(gè)晶體管的柵極都同反相器的輸入端相連。P溝道晶體管的源極同+VDD相連，n溝道晶體管的源極同VSS相連。T60、T61、T62的源極都被連接到與+VDD相連的端子58上。T66的源極同端子60和VSS相連。T60的漏極同T64的漏極和柵極、T66的漏極、T65的柵極、端子90相連。T60的柵極同VIbg發(fā)生器12的VIbg輸出端和端子88相連。T61的柵極和漏極同T62的漏極、T63的漏極和作為Vcomp發(fā)生器20的輸出端Vcomp的端子92相連。T63的柵極和漏極同T65的漏極和端子94相連。T62的柵極同端子VbgEN相連I1的輸出端同T66的柵極和端子13相連，由于端子13接收加給端子VbgEN的信號(hào)的互補(bǔ)信號(hào)，其也被標(biāo)為VbgENb。
在正常工作期間，VbgEN(端子11)是邏輯上的“1”，則VbgENb(端子13)是邏輯上的“0”。這些條件使T62和T66導(dǎo)通。加到端子88(Vcomp發(fā)生器20的輸入端相連)上的電壓VIbg產(chǎn)生一個(gè)電流，該電流從+VDD(端子58)通過T60和T64到達(dá)VSS(端子60)。該電流基本上與使用范圍內(nèi)的溫度變化無關(guān)，并與由T61、T63、T65所組成的電路支路成鏡象。流過T61、T63、T65的電流導(dǎo)致在Vcomp發(fā)生器20的輸出端(端子92)上產(chǎn)生電壓Vcomp。該Vcomp電壓同圖5的晶體管T67和T68的柵極相連并用于產(chǎn)生通過T67和T68的電流，T67和T68基本上與工作溫度范圍內(nèi)的溫度變化無關(guān)。Vcomp發(fā)生器20的一個(gè)目的是在電壓VIbg作為Vcomp到達(dá)T67和T68的柵極之前延遲該電壓VIbg，從而延遲流過T67和T68的電流以幫助保證如果+VDD降到最小值以下，則在Vbg降到有效的允許(預(yù)選)工作范圍以外之前就立即切斷通過T67和T68(參見圖5)的電流。如果+VDD開始向VSS下降，跨在T61、T63和T65上的電壓就變得不足以支持通過他們的導(dǎo)通。這就允許Vcomp(端子92)在電平上升高到+VDD的下降值上，從而立即偏置截止圖5的T67和T68。
通過延遲端子92上的偏壓信號(hào)，Vcomp發(fā)生器20用于延遲圖5的電壓檢測(cè)器23的通電，以得到時(shí)間使端子84上的Vbg的電壓電平實(shí)現(xiàn)穩(wěn)定。這就抑制了電壓檢測(cè)器23的錯(cuò)誤輸出。Vcomp發(fā)生器20也抑制了由于斷電期間+VDD的下降而引起的電壓檢測(cè)器23的誤觸發(fā)。通過由偏置截止圖5的T67和T68來阻塞電壓檢測(cè)器23，Vcomp發(fā)生器20有效地抑制由于Vbg能比+VDD更快地下降所能出現(xiàn)的誤觸發(fā)。
參見圖5，它表示出一種能作為圖1的過電壓檢測(cè)器22或圖1的欠電壓檢測(cè)器24的電壓檢測(cè)器。電壓檢測(cè)器23包括p溝道絕緣柵場(chǎng)效應(yīng)晶體管T67，T68，T69，T70、n溝道絕緣柵場(chǎng)效應(yīng)晶體管T71，T72，T73，T74，T75、電阻器R5，T6，R7，R8、反相器I3，I4和兩輸入端NOR門N1。通過在+VDD與同T75相連的VSS之間提供不同的分壓器網(wǎng)絡(luò)則選擇R5、R6和R7的電阻值來決定電壓檢測(cè)器23是作為過壓檢測(cè)器還是作為欠壓檢測(cè)器，決定端子98的電壓電平。R5、R6、R7和T73構(gòu)成+VDD與VSS之間的分壓器(轉(zhuǎn)換器)網(wǎng)絡(luò)，并且同可標(biāo)為滯后裝置的T75一起建立端子98的電壓電平，以代表+VDD的電壓電平。
如圖4和圖5所示，VbgEN端子(也可如圖1和2所示)同反相器I1相連，I1的輸出端同被標(biāo)為VbgENb(也可如圖1、2、4所示)的端子13相連并代表VbgEN的邏輯上的反相。VbgENb(端子B)也同N1的第一輸入端相連。VbgEN(端子11)同T73的柵極相連。Vcomp(也可如圖1和4所示)同端子92和T67、T68的柵極相連。Vbg(也可如圖1和3所示)同端子84和T69的柵極相連。
T68、T67的源極和R5的第一端子同端子58和+VDD相連。T71、T72、T73、T74、T75的源極和R8的第一端子都與端子60和VSS相連。
T67的漏極同T69、T70的源極和端子94相連。T69、T71的漏極同T71、T72的柵極和端子90相連。T70、T72的漏極同T74的柵極和端子99相連。R5的第二端子同T70的柵極、R6的第一端子和端子98相連。R6的第二端子同R7的第一端子、T75的漏極和端子100相連。R7的第二端子同T73的漏極和端子102相連。T68和T74的漏極同I3的輸入端、R8的第二端和端子104相連。I3的輸出端同I4的輸入端和端子106相連。I4的輸出端同N1的第二輸入端和端子108相連，當(dāng)作為圖1的欠電壓檢測(cè)器24工作時(shí)端子108作為檢測(cè)器23的PdUNDERb輸入端，而當(dāng)作為圖1的過電壓檢測(cè)器22工作時(shí)端子108作為檢測(cè)器23的PdUNER輸出端。同T5的柵極和端子11O相連的N1的輸出端，當(dāng)作為圖1的欠電壓檢測(cè)器24工作時(shí)，其作為檢測(cè)器23的PdUNDER輸出端；而當(dāng)作為圖1的過電壓檢測(cè)器22工作時(shí)，其作為檢測(cè)器23的PdOVERb輸出端。
在由I3和I4所引入的延遲之后，反相器I3和I4在端子108上產(chǎn)生一個(gè)信號(hào)以具有與端子104上的信號(hào)相同的邏輯狀態(tài)，I3和I4被用于幫助保證即使端子104上的電壓沒有達(dá)到+VDD和VSS的滿電平，也要使?jié)M+VDD和VSS電平基本上達(dá)到N1的輸入端(端子108)。I3和I4可以是用于I1的相同類型的CMOS反相器。
當(dāng)電壓檢測(cè)器23用作過壓檢測(cè)器時(shí)，其用于在輸出端108(PdOVER)上產(chǎn)生一個(gè)邏輯上的“1”，并且同其互補(bǔ)，在端子110(PdOVERb)上產(chǎn)生一個(gè)“0”，如果+VDD高于比+VDD的預(yù)定額定電平更正的預(yù)定電壓(+Vhigh)的話。當(dāng)電壓檢測(cè)器23用作欠壓檢測(cè)器時(shí)，用于在輸出端110(pdUNDER)上產(chǎn)生一個(gè)邏輯上的“1”，并作為互補(bǔ)在端子108(PdUNDERb)上產(chǎn)生一個(gè)“0”，如果+VDD低于沒有+VDD的預(yù)定額定電平正的預(yù)定電平(+Vlow)的話。如果+VDD在數(shù)值上降到低于預(yù)定電平(+Vlow)，端子92(Vcomp)的電壓電平借助P溝道的臨界電壓立即從低于+VDD的值的電平變?yōu)楦咏?VDD的值的電平。這就使T67和T68截止，要是沒有R8就會(huì)使端子104在電勢(shì)上浮在原先所達(dá)到的電勢(shì)上。由于R8被連接在端子104和60(VSS)之間就防止上述情況的發(fā)生，這樣不管T74是導(dǎo)通還是截止，如果T68截止就把端子104拉到VSS。相對(duì)于T74導(dǎo)通時(shí)的漏極與源極間的電阻，R8的電阻值被選擇成較高。這樣，+VDD處于預(yù)定工作電壓范圍內(nèi)或附近時(shí)，R8就不會(huì)妨礙T68和T74的工作。給VSS放電的欠壓檢測(cè)器23的端子104把端子108拉到VSS上并導(dǎo)致端子110被設(shè)定為表示+VDD的電壓電平低于+Vlow的“1”輸出電平，其是正確的邏輯狀態(tài)。
晶體管T67、T69、T70、T71和T72構(gòu)成比較器的第一級(jí)，該比較器用于把Vbg(端子84)的電壓電平同在端子98上產(chǎn)生的電壓電平進(jìn)行比較。T67作為用于比較器第一級(jí)的電流源(發(fā)生器)。如果Vbg沒有端子98的電壓正，則端子99就被拉下到VSS附近的一個(gè)電平上；而如果Vbg比端子98的電壓更正，則端子99就被抬高到相對(duì)于VSS的一個(gè)正值上。T68、T74和R8同作為第二極電流源的T68一起構(gòu)成該比較器的第二級(jí)。如果T74的柵極(端子99)相對(duì)于加在其上的VSS具有比較高的正電壓，其被導(dǎo)通，并且端子104(作為比較器的第二級(jí)的輸出端)被拉到接近于VSS的電平上，即“0”。如果T74的柵極(端子99)具有加在其上的VSS，其被截止，并且端子104(作為比較器的第二級(jí)的輸出端)被T68拉到接近于+VDD的一個(gè)電平上，即“1”。隨著T75截止，相對(duì)于VSS在端子98上產(chǎn)生的電壓為+VDD(R6+R7)/(R5＋R6＋R7)。T73的導(dǎo)通電阻通常假設(shè)為變到接近于0。隨著T75導(dǎo)通，其使得從端子100到VSS(端子60)基本上為短路。相應(yīng)地，隨著T75導(dǎo)通，在端子98上產(chǎn)生的電壓大約為+VDD(R6)/(R5＋R6)。
檢測(cè)器23這樣工作假設(shè)Vcomp(端子92)為處于低于+VDD的在P溝道晶體管臨界電壓附近的一個(gè)電壓上，Vbg在所需要的電平上，VbgEN在邏輯上的“1”上。這些條件使T67、T68和T73被導(dǎo)通，即被加偏壓，以便于能夠維持從中通過的電流。VbgEN的“1”由I1反相從而在同NOR門N1的第一輸入端相連的端子13上產(chǎn)生“0”。這就使N1基本上作為一個(gè)反相器，其把加在第二輸入端(端子108)的信號(hào)進(jìn)行反相并在其輸出端(端子110)上提供一個(gè)反相信號(hào)。隨著T73導(dǎo)通，其作為端子102與同VSS相連的端子60之間的一條低阻通路。這樣就在+VDD(端子58)與+VSS(端子60)之間形成一條由R5、R6、R7和T73的漏源通路所構(gòu)成的電通路。
由于處于額定預(yù)定電平上的+VDD，在欠壓檢測(cè)器24的端子98上的電壓被設(shè)計(jì)為在比Vbg(端子84的電壓電平更正的一個(gè)電平上。更清楚地說，如果+VDD的電壓電平是在額定電平周圍的+Vlow至Vhigh的預(yù)定電壓范圍內(nèi)，欠電壓檢測(cè)器24的輸出端110為“0”。該“0”使T75截止并從而通過對(duì)R5、R6和R7的相應(yīng)值進(jìn)行仔細(xì)選擇當(dāng)+VDD高于+Vlow時(shí)在端子98上所產(chǎn)生的電壓為比Vbg(端子84)更正的+VDD(R6＋R7)/(R5＋R6＋R7)。這些條件導(dǎo)致電流從+VDD通過T67、T69、T71流到VSS。這使T72導(dǎo)通從而把端子99拉到接近于使T74截止的VSS。T68導(dǎo)通而作為一個(gè)電流源并把端子104拉到接近于+VDD，“1”。由于I3和I4的兩次反相而導(dǎo)致端子108為“1”，N1作為一個(gè)反相器使端子110為“0”。這就證實(shí)了最初的假設(shè)端子110是“0”。
如下述那樣，如果欠壓檢測(cè)器24受到具有低于+Vlow的電壓電平的+VDD的作用，輸出端110是“1”。這使T75導(dǎo)通，從而即使當(dāng)+VDD等于+Vlow時(shí)，在端子98上所產(chǎn)生的電壓約為+VDD(R6)/(R5＋R6)，它沒有Vbg(端子84)的電壓電平正。這使T69、T71和T72被截止而不導(dǎo)通，并且使T67和T70導(dǎo)通而給端子99充電到達(dá)相對(duì)于VSS的較高正電壓。該端子99上的較高正電壓使T74導(dǎo)通而把端子104拉到VSS上或附近，即“0”。T74的電阻被設(shè)計(jì)為對(duì)應(yīng)于T68的電阻以使端子104的電壓因這兩個(gè)管導(dǎo)通而接近于VSS，即“0”。由于由I3和I4所產(chǎn)生的兩次反相，端子104上的“0”使端子108上為“0”。N1作為一個(gè)反相器而使得端子108上的“0”輸入引起端子110上的“1”。由此，可以看出在端子110上的“1”的原始假設(shè)是正確的。
從下列描述可以更好地理解在用作為圖1的欠壓檢測(cè)器24的圖5的電壓檢測(cè)器23中的滯后作用象上述那樣，電阻器R5、R6和R7的值被選擇成當(dāng)+VDD等于+Vlow時(shí)Vbg等于+VDD(R6＋R7)/(R5＋R6＋R7)。當(dāng)+VDD高于+Vlow時(shí)，在端子98上產(chǎn)生的電壓等于+VDD(R6＋R7)/(R5＋R6＋R7)從而比Vbg更正。這使T75截止(去偏壓)。當(dāng)+VDD降到低于+Vlow時(shí)，在端子98上所產(chǎn)生的電壓低于Vbg。這使T75導(dǎo)通(加偏壓)而使端子98上所產(chǎn)生的電壓成為+VDD(R6)/(R5＋R6)。由此，即使當(dāng)+VDD升到+Vlow的電平時(shí)，端子98上所產(chǎn)生的電壓仍低于Vbg，則端子110上的輸出仍是“1”。在端子110上的輸出轉(zhuǎn)換為“0”而表明正常工作之前，+VDD不得不提高一個(gè)等于Vbg[(R5＋R6)/(R6)-(R5＋R6＋R7)/(R6＋R7)]的數(shù)量而達(dá)到+Vlow以上的電平。該額外的電壓容限被表示為滯后。
由于在額定預(yù)定電平上的+VDD，過壓檢測(cè)器22的端子98上的電壓被設(shè)計(jì)為沒有Vbg(端子84)的電壓電平正的一個(gè)電平。更清楚地說，如果+VDD的電壓電平是在+Vlow至+Vhigh的范圍內(nèi)，過壓檢測(cè)器22的輸出PdOVERb(端子110)是“1”。該“1”使T75導(dǎo)通，從而通過仔細(xì)選擇R5和R6的相關(guān)值當(dāng)+VDD低于+Vhigh時(shí)在端子98上所產(chǎn)生的電壓處于沒有Vbg(端子84)正的+VDD(R6)/(R5＋R6)的電平上。這些條件使T69、T71和T72截止而不導(dǎo)通，使T67和T70導(dǎo)通從而給端子99充電而達(dá)到相對(duì)于VSS的較高正電壓。這使T74導(dǎo)通而把端子104拉到接近于VSS的電平上，即“0”。T74的電阻被設(shè)計(jì)成對(duì)應(yīng)于T68的電阻來說，當(dāng)這兩管導(dǎo)通時(shí)端子104的電壓接近于VSS，即“0”。端子104上的“0”由I3和I4進(jìn)行兩次反相而成為端子108上的“0”。N1作為一個(gè)反相器而使端子110為“1”。這也證實(shí)了原來的假設(shè)端子110是“1”。
如下述那樣，如果過壓檢測(cè)器22受到具有高于+Vhigh的電壓電平的+VDD的作用，輸出PdOVERb(端子110)為“0”。這使T75截止，從而通過仔細(xì)選擇R5、R6、和R7的相應(yīng)值在端子98上所產(chǎn)生的電壓為比Vbg(端子84)的電壓電平更正的+VDD(R6＋R7)/(R5＋R6＋R7)。這些條件使電流從+VDD通過導(dǎo)通的T69、T71、T72而流通。這使端子99被拉下到接近于VSS，即“0”，從而使T74截止。通過導(dǎo)通T68使端子104被抬高到接近+VDD，即“1”。端子104上的＂1＂由I3和I4進(jìn)行兩次反相而成為端子108上的“1”。N1的輸入(端子108)上的“1”使端子110上為“0”。由此，可以看出端子110上為“0”的原始假設(shè)是正確的。
可被標(biāo)為滯后裝置的T75給包括R5、R6、R7、T73和T75的分壓器網(wǎng)絡(luò)附加滯后作用。當(dāng)導(dǎo)通時(shí)，T75通過有效地短接R7和T73而降低端子58和60的電阻。當(dāng)比較器第一段轉(zhuǎn)換時(shí)受影的端子98上所產(chǎn)生的電壓就發(fā)生變化。該滯后提高了比較器的噪聲容限，從而有助于抑制因噪聲頻率突增而引起的誤觸發(fā)。
從下述內(nèi)容可更好地理解用作為圖1的過壓檢測(cè)器22的圖5的電壓檢測(cè)器23中的滯后作用如上述那樣，電阻器R5、R6和R7的值被選擇成當(dāng)+VDD等于+Vhigh時(shí)Vbg等于+VDD(R6)/(R5＋R6)。當(dāng)+Vdd開始低于Vhigh時(shí)，在端子98上所產(chǎn)生的電壓等于+VDD(R6)/(R5＋R6)并且低于Vbg。這使T75導(dǎo)通(加偏壓)。由于+VDD到達(dá)高于+Vhign，在端子98上產(chǎn)生的電壓成為高于Vbg。這就關(guān)斷(去偏壓)了T75以使端子98上所產(chǎn)生的電壓成為+VDD(R6＋R7)/(R5＋R6＋R7)。這表明當(dāng)+VDD回落到+Vhigh時(shí)，端子98上所產(chǎn)生的電壓仍高于Vbg而且端子110上的電壓仍為＂0＂。在端子110的輸出轉(zhuǎn)換為＂1＂而表示正常條件之前，+VDD不得不下降到低于+Vhigh一個(gè)等于Vbg[R5＋R6)/(R6)-(R5＋R6＋R7)/(R6＋R7)]的數(shù)量。該額外的電壓容限度表示為滯后。
在所述的實(shí)施例中，在電壓檢測(cè)器23中，當(dāng)其用和為圖1的欠壓檢測(cè)器24時(shí)，由于+VDD具有+3.3伏特的額定電壓，則R5＝3200歐姆，R6＝900歐姆，R7＝28歐姆，R8＝150,000歐姆以用于Vbg＝600毫伏。當(dāng)電壓檢測(cè)器23用作為圖1的過壓縮檢測(cè)器22時(shí)，并且由于VDD＝+3.3伏，對(duì)于Vbg＝600毫伏，+Vhigh＝4.09伏，滯后＝80毫伏，則R5＝5600歐姆，R6＝1000歐姆，R7＝19歐姆，R8＝150,000歐姆。
參照?qǐng)D6，表示出圖1的輸出邏輯電路26的優(yōu)選實(shí)施例。該輸出邏輯電路26包括兩輸端EXCLUSIVE OR門E01、兩輸入端OR邏輯門N2、兩輸入端NOR邏輯門N3P溝道絕緣柵場(chǎng)效應(yīng)晶體管T26和T77、反相器I2、以及幾溝道絕緣柵場(chǎng)應(yīng)晶體管T78和T79。圖1和5的PdUNDERb輸出端同E01的第一輸入端相連，圖1和5的PdOVER輸出端同E01的第二輸入端相連，圖1和5的RdUNDER輸出端同N2的第二輸入端相連。T76、T77的柵極和T78的源極與漏極同端子60和VSS相連。T76和T78被連接起來，以便于作為電阻器或電阻裝置。T78被連接以便于作為電容器。T76、T77和T78可被標(biāo)為延遲裝置。N2的輸出端同T79的柵極和端子140相連。I2可以與I1、I3和I4是相同類型。N2和T79可被標(biāo)為第一裝置，E01可被標(biāo)為第二裝置。
E01的輸出端同T76的源極和端子130相連。T76的漏極同T77的源極、T78的柵極和端子132相連。T77、T79的漏極同N3的第一輸入端和端子134相連。VbgENb(端子13)同N3的第二輸入端相連。N3的輸入端同反相器I2的輸入端和端子136相連。I2的輸出端同作為輸出邏輯電路26和圖1的斷電復(fù)位系統(tǒng)10的輸出端(PWR)的端138相連。當(dāng)給其輸入的VbgENb輸入信號(hào)是＂0＂時(shí)，N3作為一個(gè)反相器。
輸出邏輯電路26用于當(dāng)+VDD在額定預(yù)定工作電壓范圍(+Vhigh至+Vlow)內(nèi)時(shí)在PWR(端子138)上產(chǎn)生邏輯上的＂1＂，否則就產(chǎn)生＂0＂。T76、T77和T78的組合作為一個(gè)延遲器件，用于使E01(端子130)的輸出端上所產(chǎn)生的信號(hào)延遲到達(dá)N3的第一輸入端(端子134)。當(dāng)T76導(dǎo)通時(shí)(即具有加在其柵極的＂1＂)，其提供一條從端子134到VSS的低組通路，以使于立即把端子134的電壓拉到VSS。當(dāng)假定+VDD的電壓電平為高于或低于預(yù)定工作電壓范圍的電壓時(shí)，T79被導(dǎo)通。由此，如果輸入PdUNDER或PdOVER中的一個(gè)為＂1″(表示+VDD的電壓電平在預(yù)定工作電壓范圍之外)，同是OR門N2的輸出(端子140)為＂1＂。該＂1＂使T79導(dǎo)通而立即把端子134拉到VSS。在PdUNDER也是＂0＂的期間，如PdOVER從＂1＂轉(zhuǎn)換為＂0＂，則端子140變?yōu)椋?＂而使T79截止以使之在該電路中失去作用。這表示+VDD返回到了預(yù)定工作電壓內(nèi)的電壓電平上。由于Pdunder是＂0＂，則Pdunderb是＂1＂。同Pdover的上＂0＂相結(jié)合的Pdunderb上的＂1＂使E01(端子130)的輸出到達(dá)高電平。端子130上的＂1＂通過T76、T77的T78所構(gòu)成的RC延遲網(wǎng)絡(luò)傳送到端子134。然后其通過N3和I2傳送，在由N3和I2的相應(yīng)延遲后到達(dá)端子138(PWR)。這就提供一種保護(hù)，以避免由于噪聲脈沖引起的+VDD的瞬時(shí)返回到額定電平。由于T79被截止則在這段時(shí)間內(nèi)不起作用。
假設(shè)VbgEnb(端子13)是＂0＂并且+VDD在預(yù)定工作電壓范圍內(nèi)，則PdUNDERb為＂1＂； PdUNDER為＂0＂；PdOVER為＂0＂。在這些條件下，E01(端子130)的輸出為＂1＂，N2(端子140)的輸出為＂0＂。這使得T79截止從而允許端子130上為＂1＂以通過T76和T77傳送，以使端子134的電壓為＂1＂。N3用于把該＂1＂進(jìn)行反相以在端子136上產(chǎn)生＂0＂。在端子136上的＂0＂由I2反相而使輸出PWR(端子138)為＂1＂。端子138上的＂1＂輸出表示+VDD的電平在預(yù)定電壓范圍內(nèi)。
現(xiàn)在假設(shè)這種情況+VDD在預(yù)定電壓范圍的下限之外(即低于+Vlow)并且VbgENb為＂0＂。在這些條件下，PdUNDER為＂0＂；PdUNDER為＂1＂；PdOVER為＂0＂。N2的輸出(端子140)為＂1＂以使T79導(dǎo)通而立即把端子134拉到VSS。E01的輸出(端子130)為＂0＂，處于或接近于VSS的電平。在由T76、T77和T78的相應(yīng)延遲之后端子130上的該＂0＂傳送給端子134。由于在端子134上已經(jīng)是＂0＂，則N3在端子136上產(chǎn)生＂1＂，從而I2在PWR輸出(端子138)上產(chǎn)生＂0＂。端子138上的＂0＂表示+VDD的電平在預(yù)定電壓范圍之外。
現(xiàn)在假設(shè)這種情況+VDD在預(yù)定電壓范圍的上限之外(即高于+Vhigh)并且VbgENb為＂0＂。在這些條件下，PdUNDERb為＂1＂；PdUNDER為＂0＂；PdOVER為＂1＂。N2在端子140上產(chǎn)生＂1＂以使T79導(dǎo)通而立即把端子134提到VSS。E01的輸出為＂0＂，處于或接近于VSS的電平。在由T76、T77和T78涉及的延遲之后，端子130上的該＂0＂傳送到端子134。由于端子134已經(jīng)為＂0＂，N3在端子136上產(chǎn)生＂1＂，從而I2在PWR輸出(端子138)上產(chǎn)生＂0＂。端子138上的＂U＂輸出表示+VDD的電平在預(yù)定電壓范圍之外。
對(duì)于上述斷電復(fù)位系統(tǒng)中的各種其他變化和改型，可以由本領(lǐng)域技術(shù)人員所實(shí)現(xiàn)，而不違背權(quán)利要求所提出及所限定的本發(fā)明的精神或范圍。例如，圖6的OR邏輯門N2可以由具有一個(gè)同反相器相連的輸入端的NOR邏輯門所代替，其中的反相器的輸出端同T79的柵極相連。另外，圖5的電壓檢測(cè)器23的比較器的第一和第二級(jí)可以用各種方式修改。
權(quán)利要求
1.一種用于檢測(cè)電壓源的電壓電平是否超出預(yù)定電壓電平的電路，包括基準(zhǔn)電壓發(fā)生器裝置，用于分別在其第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓；延遲/截止裝置，具有一個(gè)同基準(zhǔn)電壓發(fā)生器裝置的第二輸出端相連的輸入端和一個(gè)輸出端，用于在預(yù)定延遲之后在延遲/截止裝置的輸出端上產(chǎn)生第三基準(zhǔn)電壓，并且當(dāng)電壓源的電壓電平低于最小電平時(shí)在延遲/截止裝置的輸出端上產(chǎn)生一個(gè)截止輸出信號(hào)；電壓檢測(cè)器裝置，具有同基準(zhǔn)電壓發(fā)生器裝置的第一輸出端相連的第一輸入端、同延遲/截止裝置的輸出端相連的第二輸入端和可通過電壓轉(zhuǎn)換器網(wǎng)絡(luò)同電壓源相連的第三輸入端，用于檢測(cè)電壓源的電壓電平是否在預(yù)定電壓電平之內(nèi)并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示電壓源的電壓電平是在預(yù)定電壓電平之內(nèi)還是之外，并且當(dāng)電壓源的電平低于最小電平時(shí)使之被截止。
2.一種用于檢測(cè)供電電壓源的電壓電平是否超出預(yù)定電壓電平的電路，包括基準(zhǔn)電壓發(fā)生器裝置，用于分別在第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓；第一電壓具有與使用溫度范圍內(nèi)的溫度變化無關(guān)的特點(diǎn)，當(dāng)同第一電流發(fā)生器相連時(shí)第二基準(zhǔn)電壓用于產(chǎn)生具有一個(gè)電平的電流，該電平由第一電流發(fā)生器產(chǎn)生基本上與使用溫度范圍內(nèi)的溫度變化無關(guān)；延遲/截止裝置，具有一個(gè)輸出端和一個(gè)同基準(zhǔn)電壓發(fā)生器裝置的第二輸出端相連的輸入端，用于在其輸出端上產(chǎn)生一個(gè)當(dāng)同第二電流發(fā)生器相連時(shí)所使用的第三基準(zhǔn)電壓，以用于在第二電流發(fā)生器中間生一個(gè)電流電平，該第二電流發(fā)生器基本上與使用溫度范圍內(nèi)的溫度變化無關(guān)，并且用于當(dāng)供電電壓源的電壓電平低于最小電平時(shí)在其輸出端上產(chǎn)生一個(gè)截止輸出信號(hào)；電壓檢測(cè)器裝置，具有一個(gè)同其輸入端相連的第二電流發(fā)生器而該輸入同延遲/截止裝置的輸出端相連、同基準(zhǔn)電壓發(fā)生器裝置的第一輸出端相連的第二輸入端、和可通過電壓轉(zhuǎn)移器網(wǎng)絡(luò)同供電電壓源相連的第三輸入端，用于檢測(cè)供電電壓源的電壓電平是否在預(yù)定電壓電平之內(nèi)并在其輸出端上產(chǎn)生一個(gè)信號(hào)以表示供電電壓源的電壓電平是在預(yù)定電平之內(nèi)還是之外，從而當(dāng)供電電壓源的電壓電平低于最小電平時(shí)使之截止。
3.根據(jù)權(quán)利要求2的電路，其特征在于延遲/截止裝置包括第一電路支路，具有一個(gè)同發(fā)生器裝置的第二輸出端相連的輸入端；第二電路支路，以電流鏡象形狀同第一電路支路相連，并具有一個(gè)同電壓檢測(cè)器裝置的輸入端相連的輸出端；第一電路裝置，同第一和第二電路支路相連，用于有選擇地便于電流從中流過；以及第二電路裝置，同第二電路支路的輸出端相連，用于在延遲/截止裝置上有選擇地產(chǎn)生一個(gè)截止信號(hào)。
4.根據(jù)權(quán)利要求3的電路，其特征在于第一電路支路包括第一導(dǎo)電性類型的第一場(chǎng)效應(yīng)晶體管和相反導(dǎo)電性類型的第二場(chǎng)效應(yīng)晶體管；第二電路支路包括第一導(dǎo)電性類型的第三、第四場(chǎng)效應(yīng)晶體管和相反導(dǎo)電性類型的第五場(chǎng)效應(yīng)晶體管；第一電路裝置包括相反導(dǎo)電性類型的第六場(chǎng)效應(yīng)晶體管，第二電路裝置包括第一導(dǎo)電性類型的第七場(chǎng)效應(yīng)晶體管；第一、第二、第三、第四、第五、第六和第七晶體管都有一個(gè)柵極及第一和第二輸出端；第一、第二和第六晶體管的第一輸出端被連在一起并同第二和第五晶體管的柵極相連；第三、第四和第七晶體管的第一輸出端一起同第三晶體管的柵棚相連并同延遲/截止裝置的輸出端相連；第四晶體管的第二輸出端和柵極同第五晶體管的第一輸出端相連。
5.根據(jù)權(quán)利要求4的電路，其特征在于，第七晶體管的柵極同截止/導(dǎo)通端相連，第六晶體管的柵極同導(dǎo)通/截止端相連。
6.根據(jù)權(quán)利要求5的電路，其特征在于，所有的晶體管都是絕緣柵場(chǎng)效應(yīng)晶體管。
7.根據(jù)權(quán)利要求6的電路，其特征在于第一、第三和第七晶體管的第二輸出端都一起同第一供電端相連，第二、第五和第六晶體管的第二輸出端都同第二供電端相連。
8.根據(jù)權(quán)利要求2的電路，其特征在于電壓檢測(cè)器裝置包括過壓檢測(cè)器裝置，具有同延遲裝置、電流發(fā)生器和截止裝置相連的第一輸入端、同基準(zhǔn)電壓發(fā)生器裝置的第一輸出端相連的第二輸入端以及可通過電壓轉(zhuǎn)移器網(wǎng)絡(luò)同供電電壓源相連的第三輸入端，用于檢測(cè)供電電壓源的電壓電平是否超出預(yù)定電壓電平的上限，并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示供電電壓源的電壓電平是低于預(yù)定電壓電平的上限還是高于該上限；欠壓檢測(cè)器裝置，具有同延遲裝置電流發(fā)生器和截止裝置的輸出端相連的第一輸出端、同基準(zhǔn)電壓發(fā)生器裝置的第一輸出端相連的第二輸入端以及可通過電壓轉(zhuǎn)換器網(wǎng)絡(luò)同供電電壓源相連的第三輸入端，用于檢測(cè)供電電壓源的電壓電平是否超出了預(yù)定電壓電平的下限，并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示供電電壓源的電壓電平是高于預(yù)定電壓電平的下限還是低于該下限。
9.一種用于檢測(cè)電壓源的電壓電平是否超出預(yù)定電壓電平的電路，包括基準(zhǔn)電壓發(fā)生器裝置，用于分別在第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓；電壓檢測(cè)器裝置，具有分別同基準(zhǔn)電壓發(fā)生器裝置的第一和第二輸出端相連的第一和第二輸入端、和可通過電壓轉(zhuǎn)移器網(wǎng)絡(luò)同電壓源相連的第三輸入端，用于檢測(cè)電壓源的電壓電平是否在預(yù)定電壓電平內(nèi)并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示電壓源的電壓電平是在預(yù)定電平之內(nèi)還是之外；電壓檢測(cè)器裝置包括滯后裝置，該滯后裝置具有一個(gè)同電壓轉(zhuǎn)移器網(wǎng)絡(luò)相連的輸出端和一個(gè)同電壓檢測(cè)器的輸出端相連的輸入端，用于有選擇地修改在電壓控制器裝置的第三輸入端上所產(chǎn)生的電壓；以便于改善噪聲容限。
10.一種用于檢測(cè)供電電壓源的電壓電平是否超出預(yù)定電壓電平的電路，包括基準(zhǔn)電壓發(fā)生器裝置，用于分別在第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓，第一電壓的特征是在使用溫度范圍內(nèi)與溫度變化無關(guān)，第二基準(zhǔn)電壓被用于在同第一電流發(fā)生器相連時(shí)產(chǎn)生具有一個(gè)電平的電流，該電平由第一電流發(fā)生器產(chǎn)生基本上與使用溫度范圍內(nèi)的溫度變化無關(guān)；電壓檢測(cè)器裝置，包括同其第一輸入端相連的第一電流發(fā)生器，該第一輸入端也同基準(zhǔn)電壓發(fā)生器裝置的第二輸出端相連，其具有同基準(zhǔn)電壓發(fā)生器裝置的第一輸出端相連的第二輸入端和同其第三輸入端相連的電壓轉(zhuǎn)移器網(wǎng)絡(luò)，該第三輸入端可同供電電壓源相連，用于檢測(cè)供電電壓源的電壓電平是否在預(yù)定電壓電平之內(nèi)并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示供電電壓源的電壓電平是在預(yù)定電平之內(nèi)還是之外；電壓檢測(cè)器裝置進(jìn)一步包括滯后裝置，具有一個(gè)同電壓轉(zhuǎn)移器網(wǎng)絡(luò)相連的輸出端和一個(gè)同電壓檢測(cè)器的輸出端相連的輸入端，用于有選擇地修改在電壓檢測(cè)器裝置的第三輸入端上所產(chǎn)生的電壓，以便于改善噪聲容限。
11.根據(jù)權(quán)利要求10的電路，其特征在于電壓轉(zhuǎn)換器網(wǎng)絡(luò)是由多個(gè)串聯(lián)連接的電阻元件所構(gòu)成的分壓器網(wǎng)絡(luò)，每個(gè)電阻元件都有第一和第二端；滯后裝置包括具有第一和第二輸出端和一個(gè)控制端的第一開關(guān)裝置，滯后裝置的第一輸出端同電阻元件之一的第一端相連，第一開關(guān)裝置的控制端同電壓檢測(cè)器的輸出端相連。
12.根據(jù)權(quán)利要求11的電路，其中第一開關(guān)裝置包括第一導(dǎo)電性類型的第一場(chǎng)效應(yīng)晶體管，其具有同電壓檢測(cè)器輸出端相連的柵極及第一和第二輸出端，第一輸出端同一個(gè)電阻元件相連。
13.根據(jù)權(quán)利要求12的電路，其特征在于第一電流發(fā)生器包括相反導(dǎo)電性類型的第二場(chǎng)效應(yīng)晶體管，其具有同基準(zhǔn)電壓發(fā)生器裝置的第二輸出端相連的柵極和第一、第二輸出端；電壓檢測(cè)器裝置包括第一導(dǎo)電性類型的第三、第四、第五場(chǎng)效應(yīng)晶體管、相反導(dǎo)電性類型的第六、第七、第八場(chǎng)效應(yīng)晶體管和兩輸入端NOR門；每個(gè)晶體管都有一個(gè)柵極和第一與第二輸出端；第一和第八晶體管的柵極都同電壓檢測(cè)器裝置的第一輸入端相連；第六晶體管的柵極同電壓檢測(cè)器裝置的第二輸入端相連；第七晶體管的柵極同分壓器網(wǎng)絡(luò)的輸出端相連；第二、第六和第七晶體管的第一輸出端連在一起；第六晶體管的第二輸出端同第三晶體管的第一輸出端和柵極以及第四晶體管的柵級(jí)相連；第七晶體管的第二輸出端同第四晶體管的第一輸出端和第五晶體管的柵極相連；第五和第八晶體管的第一輸出端同NOR門的第一輸入端相連；NOR門的輸出端同第一晶體管的柵極相連。
14.根據(jù)權(quán)利要求13的電路，其特征在于進(jìn)一步包括第一電阻器，其具有一個(gè)同第五和第八晶體管的第一輸出端相連的第一端。
15.根據(jù)權(quán)利要求14的電路，其特征在于進(jìn)一步包括第一和第二反相器，每個(gè)都有一個(gè)輸入端和一個(gè)輸出端；第一反相器的輸入端同第一電阻器的第一端相連并且第一反相器的輸出端同第二反相器的輸入端相連；第二反相器的輸出端同NOR門的第一輸入端相連，以使第五和第八晶體管的第一輸出端通過第一和第二反相器同NOR門的第一輸入端相連。
16.根據(jù)權(quán)利要求15的電路，其特征在于分壓器網(wǎng)絡(luò)包括第二、第三、第四電阻器和第一導(dǎo)電性類型的第九場(chǎng)效應(yīng)晶體管，每個(gè)電阻器都有第一和第二端，第九晶體管具有一個(gè)柵極和第一與第二輸出端；第二和第三電阻器的第一端同第七晶體管的柵極相連；第三電阻器的第二端同第四電阻器的第一端和第一晶體管的第一輸出端相連；第四電阻器的第二端同第九晶體管的第一端相連；第一和第九晶體管的第二端相互連在一起。
17.根據(jù)權(quán)利要求16的電路，其特征在于第一、第三、第四、第五和第九晶體管的第二輸出端連在一起；第二和第八晶體管的第二輸出端連在一起。
18.根據(jù)權(quán)利要求17的電路，其特征在于進(jìn)一步包括第三反相器，具有一個(gè)同電壓檢測(cè)器的第四輸入端相連的輸入端和一個(gè)同NOR門的第二輸入端相連的輸出端。
19.根據(jù)權(quán)利要求18的電路，其特征在于第一導(dǎo)電性類型是n型而相反導(dǎo)電性是P型。
20.一種用于檢測(cè)電壓源的電壓電平是否超出預(yù)定電壓電平的電路，包括基準(zhǔn)電壓發(fā)生器裝置，用于分別在其第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓；電壓檢測(cè)器裝置，具有分別同基準(zhǔn)電壓發(fā)生器裝置的第一和第二輸出端相連的第一和第二輸入端；以及可通過電壓轉(zhuǎn)移器網(wǎng)絡(luò)同電壓源相連的第三輸入端，用于檢測(cè)電壓源的電壓電平是否在預(yù)定電壓電平內(nèi)并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示電壓源的電壓電平是在預(yù)定電壓電平之內(nèi)還是之外；輸出邏輯電路裝置，具有同電壓檢測(cè)器裝置的輸出端相連的輸入端和一個(gè)作為電路輸出端的輸出端，用于檢測(cè)電壓源的電壓電平是在預(yù)定電壓電平之內(nèi)還是之外，如果供電電源的電壓電平已超出預(yù)定電壓電平并且隨后又變回到預(yù)定電壓電平內(nèi)的一個(gè)電平上，用于在輸出電路端上所產(chǎn)生的輸出信號(hào)中延遲一個(gè)變化。
21.一種用于檢測(cè)供電電壓源的電壓電平是否超出預(yù)定電壓電平的電路，包括基準(zhǔn)電壓發(fā)生器裝置，用于分別在第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓，第一電壓的特和下是與使用溫度范圍內(nèi)的溫度變化無關(guān)，而第二基準(zhǔn)電壓在其同第一電流發(fā)生器相連時(shí)被用于產(chǎn)生由第一電流發(fā)生器所產(chǎn)生的電流，以與使用溫度范圍內(nèi)的溫度變化無關(guān)；電壓檢測(cè)器裝置，包括同其第一輸入端相連的第一電流發(fā)生器，該第一輸入端也同基準(zhǔn)電壓發(fā)生器裝置的第二輸出端相連，還具有同基準(zhǔn)電壓發(fā)生器裝置的第一輸出端相連的第二輸入端和可通過電壓轉(zhuǎn)移器網(wǎng)絡(luò)同供電電壓電源相連的第三輸入端，用于檢測(cè)供電電壓源的電壓電平是否在預(yù)定電壓電平內(nèi)并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示供電電壓源的電壓電平是在預(yù)定電平之內(nèi)還是之外；輸出邏輯電路裝置，具有同電壓檢測(cè)器裝置的輸出端相連的輸入端和一個(gè)作為電路輸出端的輸出端，用于檢測(cè)供電電壓源的電平是在預(yù)定電壓范圍內(nèi)還是之外，如果供電電壓源的電壓電平超出了預(yù)定電壓電平而隨后又變到預(yù)定電壓范圍內(nèi)的一個(gè)電平上，用于在輸出電路端上所產(chǎn)生的輸出信號(hào)中延遲一個(gè)變化。
22.根據(jù)權(quán)利要求21的電路，其特征在于輸出邏輯電路包括延遲電路，具有同電路的輸出端相連的第一端；第一邏輯電路，具有同電壓檢測(cè)器裝置的輸出端相連的輸入端和一個(gè)同延遲電路的第二端相連的輸出端，用于檢測(cè)電壓源的電壓電平是否在預(yù)定電壓范圍內(nèi)；開關(guān)裝置，具有一個(gè)控制端、同電路輸出端相連的第一輸出端和同基準(zhǔn)電壓端相連的第二輸出端，用于有選擇地使電路輸出端同基準(zhǔn)電壓端相連；第二邏輯電路，具有同電壓檢測(cè)器裝置的輸出端相連的輸入端和一個(gè)同開關(guān)裝置的控制端相連的輸出端。
23.根據(jù)權(quán)利要求22所述的電路，其特征在于第一邏輯電路包括兩輸入端異或邏輯門；第二邏輯電路適于執(zhí)行或門功能；開關(guān)裝置包括第一場(chǎng)效應(yīng)晶體管，具有同第二邏輯電路的輸出端相連的柵極、同電路輸出相連的第一輸出和同基準(zhǔn)電壓端相連的第二輸出。
24.根據(jù)權(quán)利要求23的電路，其特征在于進(jìn)一步包括具有一個(gè)輸出端的兩輸入端或非門；具有一個(gè)輸入端和一個(gè)輸出端的反相器；第二邏輯電路是或邏輯門；電路；或非門的第一輸入端同延遲電路的第一端和第一晶體管的第一輸出端相連。
25.根據(jù)權(quán)利要求24的電路，其特征在于延遲電路包括電阻器電容器網(wǎng)絡(luò)的等效電路。
26.根據(jù)權(quán)利要求25的電路，其特征在于等效電阻器一電容器網(wǎng)絡(luò)包括第二、第三和第四場(chǎng)效應(yīng)晶體管，每個(gè)晶體管都有一個(gè)柵極及第一和第二輸出端；第二晶體管的第一輸出端同EXCLUSIVE OR門的輸出端相連；第二晶體管的第二輸出同第四晶體管的第一輸出和第三晶體管的柵極相連；第四晶體管的第二輸出同第一晶體管的第一輸出端相連；第二和第四晶體管的柵極同第三晶體管的第一和第二輸出端以及基準(zhǔn)電壓端相連。
27.根據(jù)權(quán)利要求26的電路，其特征在于第一和第三晶體管是n溝道場(chǎng)效應(yīng)晶體管而第二和第四晶體管是P溝道場(chǎng)效應(yīng)晶體管。
28.根據(jù)權(quán)利要求27的電路，其特征在于第一、第二、第三和第四晶體管都是絕緣柵場(chǎng)效應(yīng)晶體管。
29.一種用于檢測(cè)電壓源的電壓電平是否超出預(yù)定電壓電平的電路，包括基準(zhǔn)電壓發(fā)生器裝置，用于分別在第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓；延遲/截止裝置，具有一個(gè)同基準(zhǔn)電壓發(fā)生器裝置的第二輸出端相連的輸入端和一個(gè)輸出端，用于在預(yù)定延遲之后在延遲/截止裝置的輸出端上產(chǎn)生第三基準(zhǔn)電壓，并且當(dāng)電壓源的電壓電平低于最小電平則在延遲/截止裝置的輸出端上產(chǎn)生截止輸出信號(hào)；電壓檢測(cè)器裝置，具有同基準(zhǔn)電壓發(fā)生器裝置的第一輸出端相連的第一輸入端、同延遲/截止裝置的輸出端相連的第二輸入端和可通過電壓轉(zhuǎn)移器網(wǎng)絡(luò)同電壓源相連的第三輸入端，用于檢測(cè)電壓源的電壓電平是否在預(yù)定電壓電平之內(nèi)，并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示電壓源的電壓電平是在預(yù)定電壓之內(nèi)還是之外，當(dāng)電壓源的電壓電平低于最小電平時(shí)使其截止；電壓檢測(cè)器裝置包括滯后裝置，同電壓轉(zhuǎn)移器網(wǎng)絡(luò)相連并具有同電壓檢測(cè)器裝置的輸出端相連的輸入端，用于有選擇地修改在電壓檢測(cè)器裝置的第三輸入端上所產(chǎn)生的電壓，以使電壓檢測(cè)器裝置的輸出信號(hào)具有上升的趨勢(shì)而不會(huì)由于因噪聲在電壓源的電壓電平中所引的比較短期間的變化而轉(zhuǎn)移狀態(tài)；輸出邏輯電路裝置，具有同電壓檢測(cè)器裝置的輸出端相連的輸入端和一個(gè)作為電路輸出端的輸出端，用于檢測(cè)電壓源的電壓電平是在預(yù)定電壓電平之內(nèi)還是之外，如果電壓源的電壓電平超出了預(yù)定電壓電平而隨后返回到預(yù)定電壓電平內(nèi)的一個(gè)電平上，則延遲在輸出電路端上所產(chǎn)生的任何變化，以使在電路輸出端上的合成輸出信號(hào)具有上升的趨勢(shì)從而在輸出邏輯電路裝置在其輸出端上提供一個(gè)輸出信號(hào)表示電壓源的電壓電平在預(yù)定電壓電平之外之后不會(huì)由于因噪聲在電壓源的電壓電平中所引起的比較短期間的變化而變換狀態(tài)。
30.一種用于檢測(cè)供電電壓源的電壓電平是否超出預(yù)定電壓電平的電路，包括基準(zhǔn)電壓發(fā)生器裝置，用于分別在第一和第二輸出端上產(chǎn)生第一和第二基準(zhǔn)電壓，第一電壓的特征是與使用溫度范圍內(nèi)的溫度變化無關(guān)，當(dāng)?shù)诙鶞?zhǔn)電壓同第一電流發(fā)生器相連時(shí)被用于產(chǎn)生具有一個(gè)電平的電流，該電平由第一電流發(fā)生器產(chǎn)生基本上與使用溫度范圍內(nèi)的溫度變化無關(guān)；延遲/截止裝置，具有一個(gè)輸出端和一個(gè)同基準(zhǔn)電壓發(fā)生器裝置的第二輸出端相連的輸入端，用于在其輸出端上產(chǎn)生第三基準(zhǔn)電壓，當(dāng)該電壓同第二電流發(fā)生器相連時(shí)被用于在第二電流發(fā)生器中產(chǎn)生一個(gè)電流電平，其基本上與使用溫度范圍內(nèi)的變化無關(guān)，并且當(dāng)供電電壓源的電壓電平低于最小電平時(shí)在其輸出端上產(chǎn)生一個(gè)截止輸出信號(hào)；電壓檢測(cè)器裝置，具有同其一個(gè)輸入端相連的第二電流發(fā)生器，該輸入端同延遲/截止裝置的輸出端相連，還具有同基準(zhǔn)電壓發(fā)生器裝置的第一輸出端相連的第二輸入端和可通過電壓轉(zhuǎn)換器網(wǎng)絡(luò)同供電電壓源相連的第三輸入端，用于檢測(cè)供電電壓源的電壓電平是否在預(yù)定電壓電平之內(nèi)并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示供電電平源的電壓電平是在預(yù)定電平之內(nèi)還是之外，當(dāng)供電電壓源的電壓電平低于最小電平時(shí)使其截止；電壓檢測(cè)器裝置進(jìn)一步包括滯后裝置，其同電壓轉(zhuǎn)移器網(wǎng)絡(luò)相連并具有一個(gè)同電壓檢測(cè)器裝置的輸出端相連的輸入端，用于有選擇地修改在電壓檢測(cè)器裝置的第三輸入端上所產(chǎn)生的電壓，以使電壓檢測(cè)器裝置的輸出信號(hào)具有上升的趨勢(shì)，不會(huì)由于因噪聲在供電電壓源的電壓電平中所引起的比較短期間的變化而變換狀態(tài)；輸出邏輯電路裝置，具有同電壓檢測(cè)器裝置的輸出端相連的輸入端和一個(gè)作為電路輸出端的輸出端，用于檢測(cè)供電電壓源的電壓電平是在預(yù)定電壓電平之內(nèi)還是之外，如果加在其上的供電電壓源的電壓電平超出了預(yù)定電壓電平，則延遲在輸出電路端上產(chǎn)生的信號(hào)中的任何變化，以使電路輸出端上的合成輸出信號(hào)具有上升的趨勢(shì)，而在其提供一個(gè)表示供電電壓源的電壓電平在預(yù)定限制之外的信號(hào)之后不會(huì)由于因噪聲在供電電壓源的電壓電平中所引起的比較短期間的變化而變換狀態(tài)。
31.根據(jù)權(quán)利要求30的電路，其特征在于電壓檢測(cè)器包括過壓檢測(cè)器裝置，具有同延遲/截止裝置的輸出端相連的第一輸入端、同基準(zhǔn)電壓發(fā)生器裝置的第一輸入端相連的第二輸入端和可通過電壓轉(zhuǎn)移器網(wǎng)絡(luò)同供電電壓源相連的第三輸入端，用于檢測(cè)供電電壓源的電壓電平是否超出預(yù)定電壓電平的上限并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示供電電壓源的電壓電平是低于預(yù)定電壓電平的上限還是高于該上限；欠壓檢測(cè)器裝置，具有同延遲/截止裝置的輸出端相連的第一輸入端、同基準(zhǔn)電壓發(fā)生器裝置的第一輸出端相連的第二輸入端和可通過電壓轉(zhuǎn)移器網(wǎng)絡(luò)同供電電壓源相連的第三輸入端，用于檢測(cè)供電電壓源的電壓電平是否超出預(yù)定電壓電平的下限并在其輸出端上產(chǎn)生一個(gè)信號(hào)表示供電電平源的電壓電平是高于預(yù)定電壓范圍的下限還是低于該下限；輸出邏輯電路裝置具有同過和欠壓檢測(cè)器裝置的輸出端相連的輸入端。
32.一種電壓檢測(cè)器，包括電流發(fā)生器；比較器，同電流發(fā)生器相連，具有第一和第二電壓敏感輸入端和一個(gè)輸出端；第一電壓敏感輸入端可以同第一基準(zhǔn)電壓相連；電壓轉(zhuǎn)移器網(wǎng)絡(luò)具有第一、第二和第三輸入端和一個(gè)輸出端；電壓轉(zhuǎn)移器網(wǎng)絡(luò)的第一輸入端可以同電壓源相連，該電壓源的電壓電平可以變化，網(wǎng)絡(luò)的第二輸入端可以同第二基準(zhǔn)電壓相連；滯后裝置，具有同比較器的輸出端相連的輸入端和同電壓轉(zhuǎn)移器網(wǎng)絡(luò)的第三輸入端相連的輸出端，用于有選擇地修改由電壓轉(zhuǎn)移器網(wǎng)絡(luò)在比較器的第二電壓敏感輸入端上所產(chǎn)生的電壓以便于改善噪聲容限。
33.根據(jù)權(quán)利要求32的電路，其特征在于電壓轉(zhuǎn)移器網(wǎng)絡(luò)具有一個(gè)分壓器網(wǎng)絡(luò)，其包括多個(gè)串聯(lián)連接的電阻元件，每個(gè)電阻元件都有第一和第二端；滯后裝置包括具有第一和第二輸出端和一個(gè)控制端的第一開關(guān)裝置，第一開關(guān)裝置的第一輸出端同電壓轉(zhuǎn)移器網(wǎng)絡(luò)的一個(gè)電阻元件的第一端相連，第一開關(guān)裝置的控制端同電壓檢測(cè)器的輸出端相連。
34.根據(jù)權(quán)利要求33的電路，其特征在于第一開關(guān)裝置包括第一導(dǎo)電性類型的第一場(chǎng)效應(yīng)晶體管，具有同電壓檢測(cè)器輸出端相連的柵極和第一與第二輸出端，第一輸出端同分壓器網(wǎng)絡(luò)的一個(gè)電阻元件的第一端相連。
35.一種邏輯電路，包括第一裝置，具有同邏輯電路輸出端相連的輸出端，用于檢測(cè)電壓源的電壓電平是否在額定電壓電平周圍的預(yù)定電壓范圍之外，并立即在其輸出端上產(chǎn)生一個(gè)具有第一邏輯狀態(tài)的信號(hào)，該第一邏輯狀態(tài)表示電壓源的電壓電平處于預(yù)定電壓范圍之外；延遲裝置，具有一個(gè)同邏輯電路輸出端相連的輸出端和一個(gè)輸入端，用于經(jīng)過預(yù)定延遲后把信號(hào)傳送給邏輯電路輸出端；第二裝置，具有一個(gè)同延遲裝置的輸入端相連的輸出端，用于檢測(cè)電壓源的電壓電平是在預(yù)定電壓范圍之內(nèi)還是之外，并且當(dāng)電壓源的電壓電平在預(yù)定電壓范圍之外時(shí)在其輸出端上產(chǎn)生一個(gè)具有第一邏輯狀態(tài)的信號(hào)；而當(dāng)電壓源的電壓電平在預(yù)定電壓范圍內(nèi)時(shí)產(chǎn)生一個(gè)具有第二邏輯狀態(tài)的信號(hào)。
36.根據(jù)權(quán)利要求35的邏輯電路，其特征在于當(dāng)電壓源的電壓電平在預(yù)定電壓范圍之外時(shí)，邏輯電路的輸出迅速轉(zhuǎn)移到第一邏輯狀態(tài)而如果電壓源電平隨后返回到預(yù)定電壓范圍內(nèi)，則僅在延遲裝置的相應(yīng)延遲之后邏輯電路的輸出轉(zhuǎn)移到第二邏輯狀態(tài)。
37.根據(jù)權(quán)利要求35的邏輯電路，其特征在于，第一裝置是一個(gè)兩輸入端或邏輯門和一個(gè)晶體管；第二裝置是一個(gè)兩輸入端異或邏輯門；OR邏輯門；延遲裝置是一個(gè)延遲電路。
38.根據(jù)權(quán)利要求37的邏輯電路，其特征在于，晶體管是場(chǎng)效應(yīng)晶體管，具有同或邏輯門的輸出端相連的柵極、同邏輯電路輸出端相連第一輸出端和同基準(zhǔn)端相連的第二輸出端，該基準(zhǔn)端可以同具有與第一邏輯電平相同的電平的基準(zhǔn)電壓源相連。
39.根據(jù)權(quán)利要求36的邏輯電路，其特征在于進(jìn)一步包括或非邏輯門，具有第一和第二輸入端和一個(gè)輸出端；場(chǎng)效應(yīng)晶體管的第一輸出端和延遲電路的輸出端同NOR邏輯門的第一輸入端相連；反相器，具有一個(gè)同或非邏輯電路的輸出端相連的輸入端和一個(gè)同邏輯電路輸出端相連的輸出端。
全文摘要
斷電復(fù)位電路包括基準(zhǔn)電壓和電流發(fā)生器，以發(fā)生基本上與使用溫度范圍內(nèi)的溫度變化無關(guān)的基準(zhǔn)電壓和基準(zhǔn)電流；延遲/截止電路；過壓和欠壓檢測(cè)器和輸出邏輯電路。該電路檢測(cè)供電電壓源(+VDD)的電壓電平何時(shí)超出預(yù)定界限。與硅帶隙電壓相關(guān)的基準(zhǔn)電壓同每個(gè)電壓檢測(cè)器的比較器的第一輸入端相連。從硅帶隙電壓所獲得的基準(zhǔn)電流同每個(gè)檢測(cè)器的電流源相連。
文檔編號(hào)G05F1/10GK1127444SQ95115019
公開日1996年7月24日 申請(qǐng)日期1995年7月12日 優(yōu)先權(quán)日1994年7月12日
發(fā)明者C·L·霍昂 申請(qǐng)人:通用儀器公司