本實(shí)用新型涉及一種勵(lì)磁調(diào)節(jié)器，特別是一種涉及水輪發(fā)電機(jī)組雙核勵(lì)磁調(diào)節(jié)器。
背景技術(shù)：
發(fā)電機(jī)勵(lì)磁裝置對(duì)同步發(fā)電機(jī)、同步調(diào)相機(jī)和大型同步電動(dòng)機(jī)的勵(lì)磁進(jìn)行自動(dòng)調(diào)節(jié)的一種措施。主要功能是在正常運(yùn)行工況下維持母線電壓為給定水平，即起調(diào)壓作用；穩(wěn)定地分配機(jī)組間的無(wú)功功率；提高電力系統(tǒng)運(yùn)行的動(dòng)態(tài)性能及輸電線路的傳輸能力。
目前，采用DSP芯片(如2407、2812、28335)做處理器的勵(lì)磁調(diào)節(jié)器較多，但單個(gè)DSP芯片處理所有的勵(lì)磁功能比較困難，不得不輔以外圍電路來(lái)完備勵(lì)磁所必需的功能，如：添加獨(dú)立的AD芯片實(shí)現(xiàn)交流采樣，添加PLD邏輯芯片處理勵(lì)磁雙窄脈沖觸發(fā)等，這無(wú)疑會(huì)增加整個(gè)勵(lì)磁調(diào)節(jié)器硬件的復(fù)雜性。由于勵(lì)磁調(diào)節(jié)器對(duì)數(shù)據(jù)及控制任務(wù)的處理實(shí)時(shí)性要求高，特別是交流采樣和同步雙窄脈沖觸發(fā)的實(shí)時(shí)性，單DSP芯片已難堪重負(fù)。隨著簡(jiǎn)單、可靠及單片多核CPU的出現(xiàn)，單個(gè)雙核CPU就可以實(shí)現(xiàn)更為復(fù)雜的運(yùn)算及多個(gè)同步實(shí)時(shí)任務(wù)處理。
數(shù)字信號(hào)處理器(DSP)是一種經(jīng)過(guò)優(yōu)化后用于處理實(shí)時(shí)信號(hào)的微處理器，控制系統(tǒng)的數(shù)據(jù)處理能力也大為提高，完全可以勝任勵(lì)磁調(diào)節(jié)器的各種數(shù)據(jù)處理；ARM處理器是采用行業(yè)領(lǐng)先的32位處理器，適用于具有較高確定性的實(shí)時(shí)應(yīng)用，此處理器具有出色的事件的優(yōu)異系統(tǒng)響應(yīng)能力，完全能實(shí)現(xiàn)勵(lì)磁可控硅的雙窄脈沖觸發(fā)。雙核F28M35芯片正是集合了DSP的數(shù)據(jù)處理能力和ARM的實(shí)時(shí)響應(yīng)能力，我們開(kāi)發(fā)了使用德州儀器公司雙核芯片F(xiàn)28M35的勵(lì)磁調(diào)節(jié)器：雙核心以獨(dú)立的時(shí)序處理數(shù)據(jù)，互不相擾；最大發(fā)揮了DSP的數(shù)據(jù)處運(yùn)算及ARM處理任務(wù)的實(shí)時(shí)性，作為勵(lì)磁調(diào)節(jié)器有較好的先天優(yōu)勢(shì)，該系統(tǒng)簡(jiǎn)化了硬件結(jié)構(gòu)，提高了調(diào)節(jié)器的可靠性和可維護(hù)性。與常規(guī)勵(lì)磁調(diào)節(jié)器相比，該調(diào)節(jié)器率先采用了雙核芯片，實(shí)現(xiàn)了32點(diǎn)傅里葉交流采樣、以PWM模式實(shí)現(xiàn)雙窄脈沖觸發(fā)、多路中斷測(cè)量、串口及以太網(wǎng)接口。
技術(shù)實(shí)現(xiàn)要素：
本實(shí)用新型是為了解決傳統(tǒng)的采用DSP芯片做處理器的勵(lì)磁調(diào)節(jié)器難以處理所有的勵(lì)磁功能的問(wèn)題。
本實(shí)用新型采用的技術(shù)方案是：一種水輪發(fā)電機(jī)組雙核勵(lì)磁調(diào)節(jié)器，其特征在于：包括用于采集發(fā)電機(jī)電壓、電流信號(hào)的一號(hào)整形單元、用于數(shù)據(jù)采集的AD采集單元、用于采集IO點(diǎn)控制信號(hào)的一號(hào)隔離單元、用于采集同步電壓信號(hào)的二號(hào)整形單元、雙核心處理模塊、用于觸發(fā)脈沖的二號(hào)隔離單元、存儲(chǔ)器及用于進(jìn)行RS232與RS485通訊接口轉(zhuǎn)換的通訊接口轉(zhuǎn)換單元；
所述雙核心處理模塊包括DSP核心數(shù)據(jù)采集處理單元、雙核共享數(shù)據(jù)單元及ARM核心通訊處理脈沖觸發(fā)單元；所述DSP核心數(shù)據(jù)采集處理單元用于實(shí)現(xiàn)多路中斷測(cè)量、交流采樣、故障判斷、PID運(yùn)算；所述ARM核心通訊處理脈沖觸發(fā)單元用于實(shí)現(xiàn)可控硅脈沖輸出、雙串口、以太網(wǎng)通訊。
進(jìn)一步的，所述一號(hào)整形單元的輸出端與AD采集單元的輸入端相連，AD采集單元的輸出端與DSP核心數(shù)據(jù)采集處理單元的AD通道相連，所述DSP核心數(shù)據(jù)采集處理單元的α接口與一號(hào)隔離單元雙向相連，所述雙核共享數(shù)據(jù)單元的一端與DSP核心數(shù)據(jù)采集處理單元相連，另一端與ARM核心通訊處理脈沖觸發(fā)單元相連；ARM核心通訊處理脈沖觸發(fā)單元的CAP接口、PWM接口分別與二號(hào)整形單元的輸出端、二號(hào)隔離單元的輸入端相連；ARM核心通訊處理脈沖觸發(fā)單元的IC接口、UART接口、EMAC接口分別與存儲(chǔ)器、通訊接口轉(zhuǎn)換單元、以太網(wǎng)雙向連接。
進(jìn)一步的，所述雙核心處理模塊采用雙核F28M35芯片。
本實(shí)用新型的有益效果和特點(diǎn)是：(1)雙核心以獨(dú)立的時(shí)序處理數(shù)據(jù)，互不相擾；最大發(fā)揮了DSP的數(shù)據(jù)處運(yùn)算及ARM處理任務(wù)的實(shí)時(shí)性，作為勵(lì)磁調(diào)節(jié)器有較好的先天優(yōu)勢(shì)；(2)該系統(tǒng)簡(jiǎn)化了硬件結(jié)構(gòu)，提高了調(diào)節(jié)器的可靠性和可維護(hù)性。
附圖說(shuō)明
圖1是本實(shí)用新型實(shí)施例的整體結(jié)構(gòu)示意圖；
圖中標(biāo)號(hào)分別表示：1-一號(hào)整形單元、2-AD采集單元、3-一號(hào)隔離單元、4-DSP核心數(shù)據(jù)采集處理單元、5-雙核共享數(shù)據(jù)單元、6-ARM核心通訊處理脈沖觸發(fā)單元、7-二號(hào)整形單元、8-二號(hào)隔離單元、9-存儲(chǔ)器、10-通訊接口轉(zhuǎn)換單元、11-以太網(wǎng)；
具體實(shí)施方式
下面結(jié)合附圖對(duì)本實(shí)用新型進(jìn)行進(jìn)一步說(shuō)明：
一種水輪發(fā)電機(jī)組雙核勵(lì)磁調(diào)節(jié)器，其特征在于：包括用于采集發(fā)電機(jī)電壓、電流信號(hào)的一號(hào)整形單元1、用于數(shù)據(jù)采集的AD采集單元2、用于采集IO點(diǎn)控制信號(hào)的一號(hào)隔離單元3、用于采集同步電壓信號(hào)的二號(hào)整形單元7、雙核心處理模塊12、用于觸發(fā)脈沖的二號(hào)隔離單元8、存儲(chǔ)器9及用于進(jìn)行RS232與RS485通訊接口的轉(zhuǎn)換通訊接口轉(zhuǎn)換單元10；
其中，雙核心處理模塊12包括DSP核心數(shù)據(jù)采集處理單元4、雙核共享數(shù)據(jù)單元5及ARM核心通訊處理脈沖觸發(fā)單元6；所述DSP核心數(shù)據(jù)采集處理單元4用于實(shí)現(xiàn)多路中斷測(cè)量、交流采樣、故障判斷、PID運(yùn)算；所述ARM核心通訊處理脈沖觸發(fā)單元6用于實(shí)現(xiàn)可控硅脈沖輸出、雙串口、以太網(wǎng)通訊。
所述一號(hào)整形單元1的輸出端與AD采集單元2的輸入端相連，AD采集單元2的輸出端與DSP核心數(shù)據(jù)采集處理單元4的AD通道相連，所述DSP核心數(shù)據(jù)采集處理單元4的α接口與一號(hào)隔離單元3雙向相連，所述雙核共享數(shù)據(jù)單元5的一端與DSP核心數(shù)據(jù)采集處理單元4相連，另一端與ARM核心通訊處理脈沖觸發(fā)單元6相連；ARM核心通訊處理脈沖觸發(fā)單元6的CAP接口、PWM接口分別與二號(hào)整形單元7的輸出端、二號(hào)隔離單元8的輸入端相連；ARM核心通訊處理脈沖觸發(fā)單元6的I2C接口、UART接口、EMAC接口分別與存儲(chǔ)器9、通訊接口轉(zhuǎn)換單元10、以太網(wǎng)11雙向連接。
作為較優(yōu)的方案，所述雙核心處理模塊12采用雙核F28M35芯片，集合了兩個(gè)內(nèi)核，使兩內(nèi)核數(shù)據(jù)交換的硬件設(shè)計(jì)變得簡(jiǎn)單，并通過(guò)新的算法保證兩核心的信號(hào)量同步，通過(guò)片內(nèi)的部分內(nèi)存作為共享內(nèi)存交換數(shù)據(jù)。
具體功能實(shí)現(xiàn)：
一、DSP核心脈沖捕捉功能
脈沖捕捉功能是勵(lì)磁調(diào)節(jié)器的一個(gè)重要功能，程序要根據(jù)發(fā)電機(jī)頻率直接調(diào)用交流采樣程序，要通過(guò)同步中斷觸發(fā)脈沖。本系統(tǒng)分別采用DSP的捕獲單元CAP來(lái)測(cè)量各種中斷信號(hào)?，F(xiàn)以發(fā)電機(jī)頻率測(cè)量原理加以說(shuō)明：將發(fā)電機(jī)發(fā)出的正弦波電壓轉(zhuǎn)換成脈沖,得到一系列與輸入電壓正弦波相對(duì)應(yīng)的脈沖。該脈沖的周期與正弦波的周期相同,脈沖的上升沿對(duì)應(yīng)于正弦波由負(fù)轉(zhuǎn)正的時(shí)刻。在此,要將DSP的捕獲單元設(shè)定在下一個(gè)上升沿到來(lái)時(shí)觸發(fā)一次中斷,這樣,就能精確地測(cè)得電壓的周期或頻率。具體操作為：當(dāng)檢測(cè)到捕獲引腳上一個(gè)上升沿時(shí)，通用定時(shí)器的值被捕獲并存貯在相應(yīng)的FIFO堆棧中，當(dāng)檢測(cè)到捕獲引腳上一個(gè)下降沿時(shí)，讀出通用定時(shí)器的值，即為實(shí)時(shí)的機(jī)頻值。本調(diào)節(jié)器可以同時(shí)采集多路高速輸入，如3個(gè)同步信號(hào)、發(fā)電機(jī)頻率信號(hào)、系統(tǒng)頻率信號(hào)、機(jī)頻網(wǎng)頻相位差等。
二、ARM核心實(shí)現(xiàn)勵(lì)磁雙窄高速脈沖觸發(fā)
勵(lì)磁調(diào)節(jié)器另一個(gè)處理技術(shù)難點(diǎn)就是雙窄脈沖觸發(fā)的實(shí)現(xiàn)。由于F28M35芯片自帶一個(gè)ARM的處理器，我們可以采用ARM的PWM輸出功能實(shí)現(xiàn)勵(lì)磁脈沖觸發(fā)。在PWM相關(guān)寄存器設(shè)置正常后，當(dāng)撲捉到Ta同步信號(hào)上升沿中斷時(shí)，裝填PWM寄存器相關(guān)單元(清起始周期，裝填CMPA1，CMPB1，啟動(dòng)PWM)，連續(xù)觸發(fā)雙脈沖；雙脈沖觸發(fā)完成后，停PWM脈沖輸出，等待下一個(gè)同步信號(hào)的產(chǎn)生。此種處理方式好處：脈沖觸發(fā)只與同步中斷信號(hào)相關(guān)，中斷消失時(shí)，脈沖觸發(fā)也停止；脈沖觸發(fā)采用PWM方式，不會(huì)進(jìn)入中斷嵌套，保證輸出中斷可靠；脈沖中斷輸出采用硬件、軟件相結(jié)合的方式，保證了脈沖輸出的實(shí)時(shí)性，也確保不會(huì)出現(xiàn)掉脈沖的現(xiàn)象。
三、以ARM核心的以太網(wǎng)數(shù)據(jù)接口及高速通訊
由于是新型CPU，且CPU的RAM容量有限，不能照搬現(xiàn)有的驅(qū)動(dòng)和協(xié)議，需按照本CPU的特點(diǎn)重新編寫硬件驅(qū)動(dòng)程序和TCP/IP協(xié)議棧程序，以及應(yīng)用層協(xié)議軟件。采用精簡(jiǎn)的TCP/IP協(xié)議棧將需要的TCP/IP協(xié)議解碼功能裝載在8K左右的內(nèi)存中，使RAM還有12K左右的容量可供其他程序使用。
如果上/下位機(jī)采用普通的主從方式(一問(wèn)一答方式)顯然滿足不了勵(lì)磁設(shè)備的錄波采樣頻率，現(xiàn)使用在內(nèi)存中開(kāi)辟兩個(gè)數(shù)據(jù)緩沖池輪流注入數(shù)據(jù)，并采用存儲(chǔ)轉(zhuǎn)發(fā)技術(shù)，在CPU空閑時(shí)將數(shù)據(jù)緩沖池中的數(shù)據(jù)主動(dòng)發(fā)往上位機(jī)，大大提高了采樣頻率。
以上顯示和描述了本實(shí)用新型的基本原理和主要特征及本實(shí)用新型的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說(shuō)明書中描述的只是說(shuō)明本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)。本實(shí)用新型要求保護(hù)范圍由所附的權(quán)利要求書及其等效物界定。