本發(fā)明涉及電子電路領(lǐng)域，尤其是一種多閾值低電壓檢測電路。
背景技術(shù)：
：集成電路是指采用現(xiàn)代半導(dǎo)體加工技術(shù)加工而成的、內(nèi)部集成了數(shù)量較大的晶體管、電阻電容等半導(dǎo)體器件、能完成特定功能且應(yīng)用在現(xiàn)代電子系統(tǒng)中的一種微型部件。每一顆集成電路都需要有一個外部電壓供電裝置，并且該裝置必須維持在一定的電壓范圍內(nèi)(即每一顆集成電路都有一個穩(wěn)定工作的電源電壓范圍)才能夠正常工作，若超出了集成電路的正常工作電壓范圍就可能造成工作紊亂。常用的外部電壓供電裝置包括化學(xué)干電池、鋰電池等，這些電池在給一顆集成電路供電時需要一定的時間，即集成電路的電源電壓從零上升到該電路的電源電壓規(guī)范值需要有一個過程。另一方面，以上電池在使用一段時間后其電壓會慢慢降低，因此集成電路在使用過程中其電源電壓是經(jīng)常變化的，必須確保這種變化的范圍保持在該電路的電源電壓規(guī)范范圍內(nèi)，否則將造成電路內(nèi)部信號出現(xiàn)不確定或者與預(yù)期結(jié)果相違背的情況，從而使得電路出現(xiàn)誤操作等。為了避免電路出現(xiàn)不正常的工作狀態(tài)，通常會使用低電壓檢測電路對電源電壓進行實時監(jiān)測，當(dāng)電源電壓低于低電壓檢測有效值lvda時，執(zhí)行報警、復(fù)位和啟動后備電池等操作。反之，當(dāng)電源電壓從零開始慢慢上升(這時由于電源電壓很低，因此低電壓檢測結(jié)構(gòu)肯定是起作用的)，當(dāng)超過低電壓檢測釋放值lvdr時，低電壓檢測被釋放，電路進入正常的工作狀態(tài)。因此對某一個低電壓檢測結(jié)構(gòu)來說，其低電壓檢測值實際包括lvda、lvdr兩個值來表征其性能指標(biāo)。目前常見的低電壓檢測電路如圖1所示，通常都采用一種能夠體現(xiàn)電源電壓變化的分壓結(jié)構(gòu)，產(chǎn)生一個分壓電壓信號，再與參考電壓電路產(chǎn)生的參考電壓一起輸入比較器中進行比較，根據(jù)比較結(jié)果進行必要的處理，如延遲、整形等，然后輸出相應(yīng)的低電壓檢測信號，這種低電壓檢測電路對參考電壓要求很高，同時由于其只具有唯一的低電壓檢測值，因此檢測局限性也比較大，在實際應(yīng)用過程中，可能會選用不同數(shù)量的化學(xué)干電池為集成電路供電，當(dāng)化學(xué)干電池的數(shù)量不同時，低電壓檢測值(包括lvda和lvdr)也應(yīng)該不同，顯然圖1公開的檢測電路無法對不同的低電壓檢測值進行檢測，無法適用于不同的應(yīng)用場景。技術(shù)實現(xiàn)要素：本發(fā)明人針對上述問題及技術(shù)需求，提出了一種多閾值低電壓檢測電路，本申請可以設(shè)置多組低電壓檢測閾值，從而滿足不同集成電路對低電壓檢測功能的要求。本發(fā)明的技術(shù)方案如下：一種多閾值低電壓檢測電路，該電路包括：信號輸入端、m個控制信號端、信號輸出端、分壓模塊、帶隙基準(zhǔn)模塊、電阻控制模塊、比較模塊和觸發(fā)器，電阻控制模塊包括m個輸入端和2m個輸出端，m為正整數(shù)；分壓模塊的輸入端連接信號輸入端，分壓模塊的輸出端連接比較模塊的第一電壓輸入端，帶隙基準(zhǔn)模塊的輸出端連接比較模塊的第二電壓輸入端，比較模塊的輸出端連接觸發(fā)器的輸入端，觸發(fā)器的輸出端連接信號輸出端；分壓模塊中包括依次串聯(lián)的第一可變電阻、第一電阻和第二電阻，該串聯(lián)電路的一端連接分壓模塊的輸入端、另一端接地，第一電阻和第二電阻的公共端連接分壓模塊的輸出端，第一可變電阻的控制端連接電阻控制模塊的輸出端，電阻控制模塊的每個輸入端分別連接一個控制信號端；信號輸入端用于連接待檢測的電源電壓，信號輸出端用于輸出低電壓檢測信號，m個控制信號端用于接收至少兩個不同的控制信號組，多閾值低電壓檢測電路在接收到不同的控制信號組時，通過信號輸出端輸出與控制信號組對應(yīng)的低電壓檢測信號。其進一步的技術(shù)方案為，第一可變電阻包括n個依次串聯(lián)的分壓電阻，每個分壓電阻分別與一個傳輸門并聯(lián)，每個傳輸門的控制端分別連接電阻控制模塊的一個輸出端，1≤n≤2m且n為整數(shù)。其進一步的技術(shù)方案為，比較模塊包括第一pmos管、第二pmos管、第一nmos管和第二nmos管，第一nmos管的柵極與第二nmos管的柵極相連并連接第一nmos管的漏極，第一nmos管的源極和第二nmos管的源極分別接地，第一nmos管的漏極還連接第一pmos管的源極，第一pmos管的柵極連接比較模塊的第一電壓輸入端，第二nmos管的漏極連接第二pmos管的源極，第二pmos管的柵極連接比較模塊的第二電壓輸入端，第二nmos管和第二pmos管的公共端連接比較模塊的輸出端；第一pmos管的漏極通過第三電阻和第四電阻連接信號輸入端，第二pmos管的漏極通過第五電阻和第六電阻連接信號輸入端，第三電阻和第五電阻的阻值相同，第四電阻與第六電阻的阻值相同，第四電阻與一個傳輸門并聯(lián)，傳輸門還與第六電阻并聯(lián)，傳輸門的控制端連接電阻控制模塊的輸出端。其進一步的技術(shù)方案為，電路包括2個控制信號端，第一可變電阻包括3個依次串聯(lián)的分壓電阻；則電阻控制電路包括第一輸入端、第二輸入端、第一輸出端、第二輸出端、第三輸出端和第四輸出端，第一輸出端、第二輸出端和第三輸出端分別用于連接與每個分壓電阻并聯(lián)的傳輸門的控制端，第四輸出端用于連接與第四電阻和第六電阻并聯(lián)的傳輸門的控制端；第一輸入端分別連接第一或門、第二或門和第四與門的輸入端，第一輸入端還通過反相端連接第一或門、第二或門和第三與門的輸入端，第二輸入端分別連接第一與門、第二與門、第三與門和第四與門的輸入端，第一或門的輸出端連接第一與門的輸入端，第二或門的輸出端連接第二與門的輸入端，第一與門的輸出端連接第一輸出端，第二與門和第三與門的輸出端分別連接第三或門的輸入端，第三或門的輸出端連接第二輸出端，第四與門的輸出端連接第三輸出端，第一與門、第三或門和第四與門的輸出端分別連接第四或門的輸入端，第四或門的輸出端連接第四輸出端。其進一步的技術(shù)方案為，帶隙基準(zhǔn)模塊包括第二可變電阻、第七電阻、第八電阻、第九電阻、第一三極管、第二三極管、第十電阻、電容和比較器；第七電阻、第八電阻和第九電阻依次串聯(lián)，該串聯(lián)電路的一端連接第一三極管的發(fā)射極、另一端連接第二三極管的發(fā)射極，第一三極管的基極連接集電極并接地，第二三極管的基極連接集電極并接地，第七電阻與第一三極管的公共端連接比較器的正向輸入端，第八電阻與第九電阻的公共端連接比較器的負向輸入端，比較器的輸出端連接帶隙基準(zhǔn)模塊的輸出端；第七電阻和第八電阻的公共端連接第二可變電阻，第二可變電阻的另一端連接比較器的輸出端，比較器的輸出端還分別連接第十電阻和電容，第十電阻和電容的另一端分別接地。其進一步的技術(shù)方案為，第二可變電阻采用熔絲結(jié)構(gòu)，熔絲結(jié)構(gòu)的第二可變電阻包括依次串聯(lián)的m個熔絲電阻，每個熔絲電阻分別與一根熔絲并聯(lián)，每個熔絲電阻的兩端分別連接一個熔絲壓點，m為正整數(shù)。其進一步的技術(shù)方案為，帶隙基準(zhǔn)模塊中的每個電阻采用溫度補償結(jié)構(gòu)，溫度補償結(jié)構(gòu)的電阻包括若干個依次串聯(lián)的溫度補償電阻組，每個溫度補償電阻組包括相互串聯(lián)的兩個補償電阻且兩個補償電阻的電阻溫度系數(shù)互補。其進一步的技術(shù)方案為，每個溫度補償電阻組中的兩個補償電阻分別為具有負電阻溫度系數(shù)的高阻多晶電阻和具有正電阻溫度系數(shù)的阱電阻。本發(fā)明的有益技術(shù)效果是：1、本申請公開的多閾值低電壓檢測電路可以設(shè)置多個低電壓檢測閾值，也即有多組低電壓檢測釋放值lvdr、低電壓檢測有效值lvda可用選擇，即只需改變控制信號端的控制信號組的值，就可以方便地選擇不同的lvdr/lvda值，從而滿足不同集成電路對低電壓檢測功能的要求。2、采用帶隙基準(zhǔn)模塊提供參考電壓，用于比較的參考電壓非常穩(wěn)定，幾乎不隨電源電壓和溫度而變化；另外帶隙基準(zhǔn)模塊中的電阻都采用了溫度補償結(jié)構(gòu)，因此進一步減小了溫度對參考電壓的影響。3、當(dāng)集成電路加工工藝有偏差時，可以采用熔絲結(jié)構(gòu)進行調(diào)整，使得參考電壓能夠適應(yīng)集成電路加工工藝的偏差，提高了低電壓檢測值的精度。4、第一可變電阻采用傳輸門結(jié)構(gòu)進行選擇控制，控制方法比較簡潔方便；第二可變電阻采用熔絲結(jié)構(gòu)，調(diào)整方法更精確，可以精確的調(diào)整因工藝偏差導(dǎo)致的一些參數(shù)變化。附圖說明圖1是現(xiàn)有的低電壓檢測電路的電路圖。圖2是本申請公開的多閾值低電壓檢測電路的電路結(jié)構(gòu)圖。圖3是本申請公開的多閾值低電壓檢測電路的電路圖。圖4是本申請中傳輸門結(jié)構(gòu)的第一可變電阻的電路圖。圖5是本申請中的電阻控制模塊的電路圖。圖6是本申請中的帶隙基準(zhǔn)模塊的電路圖。圖7是本申請中熔絲結(jié)構(gòu)的第二可變電阻的電路圖。圖8是本申請中的帶隙基準(zhǔn)模塊中的電阻采用的溫度補償結(jié)構(gòu)的電路圖。圖9是本申請中的帶隙基準(zhǔn)模塊輸出的參考電壓隨溫度變化的仿真波形。圖10是本申請中的帶隙基準(zhǔn)模塊輸出的參考電壓隨電源電壓的仿真波形。圖11是本申請在一個控制信號組的控制下的仿真結(jié)果。圖12是本申請在另一個控制信號組的控制下的仿真結(jié)果。具體實施方式下面結(jié)合附圖對本發(fā)明的具體實施方式做進一步說明。請參考圖2，其示出了本發(fā)明公開的多閾值低電壓檢測電路的電路結(jié)構(gòu)圖，該電路包括：信號輸入端vin、m個控制信號端、信號輸出端vout、分壓模塊、帶隙基準(zhǔn)模塊、電阻控制模塊、比較模塊和觸發(fā)器，觸發(fā)器可以是施密特觸發(fā)器(schmitt)，電阻控制模塊包括m個輸入端和2m個輸出端，m為正整數(shù)，本發(fā)明以m＝2為例，圖2以該電路包括兩個控制信號端s0和s1為例，且圖2未分別示出電阻控制模塊的每個輸出端。分壓模塊的輸入端連接信號輸入端vin，信號輸入端vin用于連接待檢測的電源電壓，分壓模塊的輸出端連接比較模塊的第一電壓輸入端，待檢測的電源電壓經(jīng)過分壓模塊的分壓后從第一電壓輸入端輸入比較模塊，帶隙基準(zhǔn)模塊的輸出端連接比較模塊的第二電壓輸入端，帶隙基準(zhǔn)模塊輸出的參考電壓從第二電壓輸入端輸入比較模塊，比較模塊的輸出端連接觸發(fā)器的輸入端，觸發(fā)器的輸出端連接信號輸出端vout，比較模塊用于對第一電壓輸入端和第二電壓輸入端的電壓進行比較，再經(jīng)過觸發(fā)器整形后通過信號輸出端vout輸出低電壓檢測信號。分壓模塊中包括可變電阻，可變電阻的控制端連接電阻控制模塊的輸出端，電阻控制模塊的每個輸入端分別連接一個控制信號端。m個控制信號端用于接收至少兩個不同的控制信號組，電阻控制模塊用于根據(jù)接收到的控制信號組改變控制分壓模塊中的可變電阻的阻值，當(dāng)分壓模塊中的可變電阻的阻值發(fā)生變化時，待檢測的電源電壓經(jīng)過分壓模塊的分壓后輸入比較模塊的電壓值不同，因此該電路輸出的低電壓檢測信號也不同，也即多閾值低電壓檢測電路在接收到不同的控制信號組時，通過信號輸出端輸出與控制信號組對應(yīng)的低電壓檢測信號，實現(xiàn)了對不同低電壓檢測信號的選擇。涉及到具體的電路結(jié)構(gòu)，本發(fā)明可以有多種實施方式，以下用一個典型的實施例來說明本發(fā)明的具體電路結(jié)構(gòu)和工作原理。如圖3所示，分壓模塊中包括依次串聯(lián)的第一可變電阻rv、第一電阻r1和第二電阻r2，該串聯(lián)電路的一端連接分壓模塊的輸入端，也即連接信號輸入端vin，該串聯(lián)電路的另一端接地，第一電阻r1和第二電阻r2的公共端連接分壓模塊的輸出端，在本申請中，第一電阻r1的阻值為560kω、第二電阻r2的阻值為520kω。第一可變電阻rv采用傳輸門結(jié)構(gòu)進行阻值調(diào)節(jié)，其結(jié)構(gòu)如圖4所示，第一可變電阻rv包括n個依次串聯(lián)的分壓電阻，每個分壓電阻分別與一個傳輸門并聯(lián)，每個傳輸門的控制端分別連接電阻控制模塊的一個輸出端，1≤n≤2m且n為整數(shù)。本發(fā)明以n＝3為例，第一可變電阻rv包括依次串聯(lián)的分壓電阻r1、r2和r3，每個分壓電阻與一個傳輸門并聯(lián)，三個傳輸門的控制端cp1、cp2和cp3分別連接電阻控制模塊的輸出端，在本申請中，r1、r2和r3的阻值分別為200kω、240kω和60kω。每個傳輸門包括pmos管、nmos管和反相器，pmos管和nmos管的漏極相連并連接電阻的一端，pmos管和nmos管的源極相連并連接電阻的另一端，pmos管的柵極連接反相器的輸入端并連接該傳輸門的控制端，反相器的輸出端連接nmos管的柵極。第一可變電阻rv中的每個分壓電阻是否起作用由與其并聯(lián)的傳輸門決定，從圖中可以看出，當(dāng)傳輸門的控制端的信號為0時，傳輸門導(dǎo)通，與其并聯(lián)的分壓電阻被短路而不起作用，反之當(dāng)傳輸門的控制端的信號為1時，傳輸門不導(dǎo)通，與其并聯(lián)的分壓電阻起作用。以分壓電阻r1為例，當(dāng)cp1＝0時，200kω的分壓電阻r1不起作用，當(dāng)cp1＝1時，200kω的分壓電阻r1接入電路中起作用。比較模塊包括第一pmos管p1、第二pmos管p2、第一nmos管n1和第二nmos管n2，第一nmos管n1的柵極與第二nmos管n2的柵極相連并連接第一nmos管n1的漏極，第一nmos管n1的源極和第二nmos管n2的源極分別接地，第一nmos管n1的漏極還連接第一pmos管p1的源極，第一pmos管p1的柵極連接比較模塊的第一電壓輸入端，也即第一pmos管的p1的柵極連接第一電阻r1和第二電阻r2的公共端；第一pmos管p2的漏極連接第二pmos管p2的源極，第二pmos管p2的柵極連接比較模塊的第二電壓輸入端，也即第二pmos管p2的柵極連接帶隙基準(zhǔn)模塊的輸出端；第二nmos管n2和第二pmos管p2的公共端連接比較模塊的輸出端，也即連接觸發(fā)器的輸入端。為了輔助調(diào)整輸入比較模塊的電壓值，如圖3所示，本發(fā)明中的比較模塊中的第一pmos管p1的漏極通過第三電阻r3和第四電阻r4連接信號輸入端，第二pmos管p2的漏極通過第五電阻r5和第六電阻r6連接信號輸入端，第三電阻r3和第五電阻r5的阻值相同，第四電阻r4與第六電阻r6的阻值相同，在本申請中，第三電阻r3、第五電阻r5、第四電阻r4和第六電阻r6的阻值均為50kω，第四電阻r4與一個傳輸門并聯(lián)，該傳輸門還同時與第六電阻r6并聯(lián)，該傳輸門的控制端cp4連接電阻控制模塊的輸出端。同理，第四電阻r4與第六電阻r6是否起作用由與其并聯(lián)的傳輸門決定，當(dāng)cp4＝0時，傳輸門導(dǎo)通，第四電阻r4與第六電阻r6均被短路而不起作用，這樣從第一pmos管p1、第二pmos管p2到信號輸入端vin之間的兩條支路上只有一個50k電阻；反之當(dāng)cp4＝1時，傳輸門不導(dǎo)通，第四電阻r4與第六電阻r6均接入電路而起作用，這樣從第一pmos管p1、第二pmos管p2到信號輸入端vin之間的兩條支路上都有100k電阻。在該實施例中，m＝2，n＝3，則電阻控制電路包括第一輸入端s0和第二輸入端s1，第一輸入端s0和第二輸入端s1分別與該電路的2個控制信號端s0和s1相連，電阻控制電路還包括第一輸出端cp1、第二輸出端cp2、第三輸出端cp3和第四輸出端cp4，第一輸出端cp1用于連接與分壓電阻r1并聯(lián)的傳輸門的控制端cp1，第二輸出端cp2用于連接與分壓電阻r2并聯(lián)的傳輸門的控制端cp2，第三輸出端cp3用于連接與分壓電阻r3并聯(lián)的傳輸門的控制端cp3，第四輸出端cp用于連接與第四電阻r4和第六電阻r6并聯(lián)的傳輸門的控制端cp4。電阻控制電路的結(jié)構(gòu)如圖5所示，第一輸入端s0分別連接第一或門go1、第二或門go2和第四與門ga4的輸入端，第一輸入端s0還通過反相端連接第一或門go1、第二或門go2和第三與門ga3的輸入端，第二輸入端s1分別連接第一與門ga1、第二與門ga2、第三與門ga3和第四與門ga4的輸入端，第一或門go1的輸出端連接第一與門ga1的輸入端，第二或門go2的輸出端連接第二與門ga2的輸入端，第一與門ga1的輸出端連接第一輸出端cp1，第二與門ga2和第三與門ga3的輸出端分別連接第三或門go3的輸入端，第三或門go3的輸出端連接第二輸出端cp2，第四與門ga4的輸出端連接第三輸出端cp3，第一與門ga1、第三或門go3和第四與門ga4的輸出端分別連接第四或門go4的輸入端，第四或門go4的輸出端連接第四輸出端cp4。請參考圖6，其示出了本申請中的帶隙基準(zhǔn)模塊的電路圖，帶隙基準(zhǔn)模塊是集成電路常見的一個功能模塊，它能提供幾乎不隨溫度和電源電壓的變化的電壓，通常該電壓約為1.25v，由于和硅的帶隙電壓值相近，所以被稱為帶隙基準(zhǔn)電壓(bandgapvoltagereference)，由于各個工藝的參數(shù)有所差別加上器件尺寸參數(shù)也會有差別，實際的帶隙基準(zhǔn)電壓值和1.25v有一些差別。在本申請中，帶隙基準(zhǔn)模塊輸出的帶隙基準(zhǔn)電壓即為輸入至比較模塊的參考電壓，帶隙基準(zhǔn)模塊包括第二可變電阻rs、第七電阻r7、第八電阻r8、第九電阻r9、第一三極管q0、第二三極管q1、第十電阻r10、電容c和比較器io，在本申請中，第一三極管q0為單個三極管，第二三極管q1由8個三極管并聯(lián)而成；第七電阻r7和第八電阻r8的阻值均為247.5kω，第九電阻r9的阻值為26.5kω，第十電阻r10的阻值為240kω，電容c的容值為3pf。其中，第七電阻r7、第八電阻r8和第九電阻r9依次串聯(lián)，該串聯(lián)電路的一端連接第一三極管q0的發(fā)射極、另一端連接第二三極管q1的發(fā)射極，第一三極管q0的基極連接集電極并接地，第二三極管q1的基極連接集電極并接地，第七電阻r7與第一三極管q0的公共端連接比較器io的正向輸入端，第八電阻r8與第九電阻r9的公共端連接比較器io的負向輸入端，比較器io的輸出端連接帶隙基準(zhǔn)模塊的輸出端；第七電阻r7和第八電阻r8的公共端連接第二可變電阻rs，第二可變電阻rs的另一端連接比較器io的輸出端，比較器io的輸出端還分別連接第十電阻r10和電容c，第十電阻r10和電容c的另一端分別接地。第二可變電阻rs采用熔絲結(jié)構(gòu)，熔絲結(jié)構(gòu)的第二可變電阻rs包括依次串聯(lián)的m個熔絲電阻，每個熔絲電阻分別與一根熔絲并聯(lián)，每個熔絲電阻的兩端分別連接一個熔絲壓點，m為正整數(shù)。第二可變電阻rs的結(jié)構(gòu)請參考圖7，以m＝4為例，第二可變電阻rs包括依次串聯(lián)的4個電阻r4、r5、r6和r7，這4個電阻的阻值分別為4.5kω、9kω、18kω和36kω，電阻r4與熔絲fuse1并聯(lián)，電阻r5與熔絲fuse2并聯(lián)，電阻r6與熔絲fuse3并聯(lián)，電阻r7與熔絲fuse4并聯(lián)。電阻r4的一端連接熔絲壓點fpad1，電阻r4與電阻r5的公共端連接熔絲壓點fpad2，電阻r5與電阻r6的公共端連接熔絲壓點fpad3，電阻r6與電阻r7的公共端連接熔絲壓點fpad4，電阻r7的另一端連接熔絲壓點fpad5。第二可變電阻rs用于修正工藝參數(shù)對帶隙基準(zhǔn)模塊輸出的電壓的影響，修正的方式是利用fpad1～fpad5五個熔絲壓點，根據(jù)芯片測試時的電參數(shù)對fuse1～fuse4四根熔絲選擇性地熔斷，從而將輸出的參考電壓調(diào)整到最靠近1.25v。。在熔絲設(shè)計過程中，將帶隙基準(zhǔn)模塊輸出的參考電壓的調(diào)整步進精度設(shè)計為4mv，經(jīng)過實驗測量得到帶隙基準(zhǔn)電壓輸出精度為0.32％。另外，由于集成電路中的電阻都是具有溫度特性的，即電阻的阻值會隨著溫度的變化而變化，阻值發(fā)生變化的大小可以用該電阻的溫度系數(shù)來表征，通常集成電路中的電阻都具有正溫度系數(shù)，如多晶電阻、阱電阻(nwell)、有源區(qū)電阻等等，隨著溫度的升高，這種類型的電阻的阻值會升高；也有個別類型的電阻具有負溫度系數(shù)，如高阻多晶電阻(hpoly)，這種類型的電阻的阻值會隨著的溫度的升高而降低。為了減小溫度對電阻阻值的影響，進一步提高帶隙基準(zhǔn)模塊輸出的電壓的穩(wěn)定性，因此帶隙基準(zhǔn)模塊中的每個電阻采用溫度補償結(jié)構(gòu)，溫度補償結(jié)構(gòu)的電阻包括若干個依次串聯(lián)的溫度補償電阻組，每個溫度補償電阻組包括相互串聯(lián)的兩個補償電阻且兩個補償電阻的電阻溫度系數(shù)互補，為了使溫度補償?shù)男Ч?，每個溫度補償結(jié)構(gòu)的電阻中通常會采用至少兩個溫度補償電阻組，請參考圖8，其以溫度補償結(jié)構(gòu)的電阻包括2個溫度補償電阻組為例，可選的，每個溫度補償電阻組中的兩個補償電阻分別為具有負電阻溫度系數(shù)的高阻多晶電阻rhpoly和具有正電阻溫度系數(shù)的阱電阻rnwell，也即一個溫度補償結(jié)構(gòu)的電阻包括依次串聯(lián)的阱電阻rnwell、高阻多晶電阻rhpoly、阱電阻rnwell和高阻多晶電阻rhpoly。在圖7中，每個補償電阻的大小(即方塊數(shù))可以設(shè)計成r/(4*rwnwell)，或者r/(4*rwhpoly)，在版圖設(shè)計中，以上電阻也是采用圖7所示的補償電阻串聯(lián)的形式。由于采用了帶隙基準(zhǔn)模塊，因此用于比較的參考電壓非常穩(wěn)定，幾乎不隨電源電壓和溫度而變化；另外由于電阻都采用了溫度補償結(jié)構(gòu)，因此進一步減小了溫度對電壓的影響。本方案中的帶隙基準(zhǔn)模塊輸出的參考電壓隨溫度的仿真波形如附圖9所示，隨電源電壓變化的仿真波形如附圖10所示；從圖中可以看出，1.25v參考電壓非常穩(wěn)定，且溫漂在50ppm/℃左右，非常穩(wěn)定。本申請公開的多閾值低電壓檢測電路的工作原理為：通過2個控制信號端接收控制信號組，當(dāng)控制信號組s0和s1的值不同時，本申請中的4個傳輸門的控制端cp1～cp4的取值不同，則該4個傳輸門的導(dǎo)通狀態(tài)不同，因此電源電壓分壓后輸入至比較模塊的電壓值也不同，比較模塊對分壓后的電壓值與參考電壓比較后生成的低電壓檢測信號也不同，即對應(yīng)的低電壓檢測釋放時的電源電壓lvdr、低電壓檢測有效時的電源電壓lvda值不同，不同的控制信號組對應(yīng)的控制邏輯以及低電壓檢測信號如下表所示：控制信號組cp4cp3cp2cp1lvdr值lvda值s0＝0，s1＝000002.4742.218s0＝0，s1＝111002.8592.505s0＝1，s1＝011103.2892.935s0＝1，s1＝111113.913.509s0＝0、s1＝0的情況下低電壓檢測信號的仿真結(jié)果如圖11所示，s0＝1、s1＝1的情況下低電壓檢測信號的仿真結(jié)果如圖12所示，對比圖11和圖12也可以看出，本申請公開的多閾值低電壓檢測電路可以設(shè)置多組低電壓檢測閾值，從而滿足不同集成電路對低電壓檢測功能的要求。以上所述的僅是本發(fā)明的優(yōu)選實施方式，本發(fā)明不限于以上實施例?？梢岳斫?，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和構(gòu)思的前提下直接導(dǎo)出或聯(lián)想到的其他改進和變化，均應(yīng)認為包含在本發(fā)明的保護范圍之內(nèi)。當(dāng)前第1頁12