本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，具體涉及一種偏置電流產(chǎn)生電路。

背景技術(shù)：

偏置電流是模擬集成電路中的一種重要參考源，是系統(tǒng)中不可缺少的一部分。

傳統(tǒng)的偏置電流產(chǎn)生電路如圖1所示，包括：由第一pmos晶體管p1、第一nmos晶體管n1和第二nmos晶體管n2構(gòu)成的啟動電路以及第二pmos晶體管p2、第三pmos晶體管p3、第三nmos晶體管n3、第四nmos晶體管n4和電阻r1構(gòu)成的偏置電流電路；第一pmos晶體管p1的源極接電源，柵極和漏極相連并與第一nmos晶體管n1的漏極和第二nmos晶體管n2的柵極相接；第一nmos晶體管n1的源極接地，柵極與第四nmos晶體管n4的柵極相接；第二nmos晶體管n2的源極接地，漏極接電壓輸出端uout；第二pmos晶體管p2的源極接電源，柵極接第三pmos管p3的柵極，柵極和漏極都接到電壓輸出端uout；第三pmos晶體管p3的源極接電源，漏極接第四nmos晶體管n4的漏極，柵極接輸出uout；第三nmos晶體管n3的漏極接輸出電壓uout，源極接地，柵極接第四nmos晶體管n4的柵極；第四nmos晶體管n4的漏極和柵極相連，源極接電阻r1的一端，電阻r1的另一端接地。

該偏置電流產(chǎn)生電路產(chǎn)生的偏置電流隨電源電壓的變化而具有較大變化。在很多精度要求高的集成電路模塊中，會要求一個隨電源電壓的變化盡可能小的偏置電流。傳統(tǒng)的偏置電流產(chǎn)生電路已經(jīng)不能滿足高精度系統(tǒng)的要求。

技術(shù)實現(xiàn)要素：

為解決現(xiàn)有偏置電流產(chǎn)生電路產(chǎn)生的偏置電流隨電源電壓變化大的技術(shù)問題，本發(fā)明提供了一種抗電源噪聲能力強的偏置電流產(chǎn)生電路。

一種偏置電流產(chǎn)生電路，包括：由第一pmos晶體管p1、第一nmos晶體管n1和第二nmos晶體管n2構(gòu)成的啟動電路以及第二pmos晶體管p2、第三pmos晶體管p3、第三nmos晶體管n3、第四nmos晶體管n4和電阻r1構(gòu)成的具有負反饋環(huán)路的偏置電流電路；

第一pmos晶體管p1的源極接電源，柵極和漏極相連并與第一nmos晶體管n1的漏極和第二nmos晶體管n2的柵極相接；

第一nmos晶體管n1的源極接地，柵極與第四nmos晶體管n4的柵極相接；

第二nmos晶體管n2的源極接地，漏極接電壓輸出端uout；

第二pmos晶體管p2的源極接電源，柵極接第三pmos管p3的柵極，柵極和漏極都接到電壓輸出端uout；第三pmos晶體管p3的源極接電源，漏極接電阻r1的一端及第四nmos管n4的柵極；

第三nmos晶體管n3的漏極接輸出電壓uout，源極接地，柵極接第四nmos晶體管n4的漏極及電阻r1的另一端；

第四nmos晶體管n4的柵極接電阻r1的另一端，源極接地。

本發(fā)明的偏置電流產(chǎn)生電路中，第二pmos晶體管p2、第三pmos晶體管p3、第三nmos晶體管n3、第四nmos晶體管n4和電阻r1構(gòu)成了負反饋環(huán)路，這個環(huán)路大大提升了偏置電流的抗電源噪聲能力，從而使得該偏置電流產(chǎn)生電路提供的偏置電流具有較強的抗電源噪聲能力。

附圖說明

圖1是傳統(tǒng)的上電復(fù)位電路結(jié)構(gòu)示意圖；

圖2是本發(fā)明實施方式提供的上電復(fù)位電路結(jié)構(gòu)示意圖。

具體實施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明了，下面結(jié)合具體實施方式并參照附圖，對本發(fā)明進一步詳細說明。應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。

如圖2所示，本發(fā)明提供的偏置電流產(chǎn)生電路包括：

包括：由第一pmos晶體管p1、第一nmos晶體管n1和第二nmos晶體管n2構(gòu)成的啟動電路以及第二pmos晶體管p2、第三pmos晶體管p3、第三nmos晶體管n3、第四nmos晶體管n4和電阻r1構(gòu)成的具有負反饋環(huán)路的偏置電流電路；

第一pmos晶體管p1的源極接電源，柵極和漏極相連并與第一nmos晶體管n1的漏極和第二nmos晶體管n2的柵極相接；

第一nmos晶體管n1的源極接地，柵極與第四nmos晶體管n4的柵極相接；

第二nmos晶體管n2的源極接地，漏極接電壓輸出端uout；

第二pmos晶體管p2的源極接電源，柵極接第三pmos管p3的柵極，柵極和漏極都接到電壓輸出端uout；第三pmos晶體管p3的源極接電源，漏極接電阻r1的一端及第四nmos管n4的柵極；

第三nmos晶體管n3的漏極接輸出電壓uout，源極接地，柵極接第四nmos晶體管n4的漏極及電阻r1的另一端；

第四nmos晶體管n4的柵極接電阻r1的另一端，源極接地。

上述方案提供的偏置電流產(chǎn)生電路中，第二pmos晶體管p2、第三pmos晶體管p3、第三nmos晶體管n3、第四nmos晶體管n4和電阻r1構(gòu)成了負反饋環(huán)路，這個環(huán)路大大提升了偏置電流的抗電源噪聲能力，從而使得該偏置電流產(chǎn)生電路提供的偏置電流具有較強的抗電源噪聲能力。

應(yīng)當(dāng)理解的是，本發(fā)明的上述具體實施方式僅僅用于示例性說明或解釋本發(fā)明的原理，而不構(gòu)成對本發(fā)明的限制。因此，在不偏離本發(fā)明的精神和范圍的情況下所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。此外，本發(fā)明所附權(quán)利要求旨在涵蓋落入所附權(quán)利要求范圍和邊界、或者這種范圍和邊界的等同形式內(nèi)的全部變化和修改例。

技術(shù)特征：

技術(shù)總結(jié)
一種偏置電流產(chǎn)生電路，屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域。包括：由第一PMOS晶體管、第一NMOS晶體管和第二NMOS晶體管構(gòu)成的啟動電路以及第二PMOS晶體管、第三PMOS晶體管、第三NMOS晶體管、第四NMOS晶體管和電阻構(gòu)成的具有負反饋環(huán)路的偏置電流電路；這個環(huán)路大大提升了偏置電流的抗電源噪聲能力，與傳統(tǒng)的偏置電流電路相比，該電路產(chǎn)生的偏置電流隨電源電壓的變化更小，具有更好的電源噪聲抑制性能。

技術(shù)研發(fā)人員：不公告發(fā)明人
受保護的技術(shù)使用者：長沙方星騰電子科技有限公司
技術(shù)研發(fā)日：2017.05.07
技術(shù)公布日：2017.07.21