專利名稱：加羅依斯線性反饋移位寄存器的零時(shí)延屏蔽的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及直接序列擴(kuò)譜通信系統(tǒng)領(lǐng)域，例如那些實(shí)現(xiàn)了CDMA-2000、UMTS、IS-95標(biāo)準(zhǔn)的通信系統(tǒng)以及類似的運(yùn)用偽噪聲序列對(duì)數(shù)據(jù)進(jìn)行編解碼的蜂窩電話系統(tǒng)。
PNS是具有確定模式的比特流，但看起來(lái)象隨機(jī)比特流。產(chǎn)生PNS的常見裝置是線性反饋移位寄存器(LFSR)。兩個(gè)常見類型的LFSR是Fibonacci(費(fèi)朋南西)LFSR和Galois(加羅依斯)LFSR。這兩種類型都包括一個(gè)包含比特寄存器和模-2加法器的閉環(huán)路，通過(guò)它，比特流在環(huán)路中進(jìn)行移位。加法器有一個(gè)作為環(huán)路的一個(gè)部分的輸入端以及其另一個(gè)輸入端被連接到環(huán)路的另一部分，從而形成多個(gè)環(huán)路，以便當(dāng)比特流在環(huán)路中移位時(shí)對(duì)它們進(jìn)行隨機(jī)化。
任何LFSR的PNS值在經(jīng)過(guò)大量比特后都要重復(fù)，并且希望利用有限數(shù)量的硬件來(lái)產(chǎn)生具有最長(zhǎng)可能的無(wú)重復(fù)序列的PNS。這可以通過(guò)用本技術(shù)領(lǐng)域中公知的方法選擇LFSR的加法器和寄存器的配置以及寄存器的初始值來(lái)完成。對(duì)于包含在LFSR中的給定寄存器的數(shù)目m，PNS的可能的最長(zhǎng)的非重復(fù)部分長(zhǎng)度等于2m-1個(gè)比特。
除了用相同的PNS之外，發(fā)射機(jī)和接收機(jī)各自必須用PNS中的相同位置的值來(lái)進(jìn)行擴(kuò)譜以及解擴(kuò)。為了使發(fā)射機(jī)和接收機(jī)同步以便都利用PNS中的相同位置的值，一個(gè)位移屏蔽值被計(jì)算出來(lái)，并且與PNS(在發(fā)射機(jī)或接收機(jī)中)的當(dāng)前位置的輸出值相組合，以便用本技術(shù)領(lǐng)域中公知的方法產(chǎn)生PNS的不同位移的值。
本領(lǐng)域的技術(shù)人員可以去參考以下的引用文獻(xiàn)。授予Siedenburg的美國(guó)專利5,878,076描述了一個(gè)直接序列擴(kuò)譜通信系統(tǒng)。授予Thomas的美國(guó)專利5,754,603描述了PNS同步。授予Barron的美國(guó)專利5,926,070描述了位移屏蔽生成器。由Ishida提交的公開的歐洲專利申請(qǐng)0 660 541描述了發(fā)射機(jī)和接收機(jī)的PNS位置同步的方法。由Medlock提交的公開的PCT專利申請(qǐng)WO 99/45670描述了LFSR屏蔽裝置。


圖1描述了選出的帶有移位屏蔽裝置的Galois LFSR的部分。LFSR 100包括多個(gè)在一個(gè)環(huán)路中依次相連的二進(jìn)制寄存器101-108。這些二進(jìn)制寄存器可以是D雙穩(wěn)態(tài)觸發(fā)器或者其它公知的比特存儲(chǔ)設(shè)備。以寄存器102為例，每個(gè)寄存器102有一個(gè)數(shù)值輸入端110，它連接到前一個(gè)寄存器101的輸出端111上，并且每個(gè)寄存器102有一個(gè)輸出端112，它連接到后一個(gè)寄存器103的數(shù)值輸入端113上。
LFSR 100也包括一個(gè)或多個(gè)連接到環(huán)路中的模-2加法器115-117。每個(gè)加法器插入寄存器序列的順序的101-108寄存器的不同寄存器對(duì)之間。其間插入加法器的寄存器對(duì)的選擇，取決于二進(jìn)制本原多項(xiàng)式的選擇。本原多項(xiàng)式概念上跟質(zhì)數(shù)相似。本原多項(xiàng)式是不能被任何更簡(jiǎn)單的多項(xiàng)式整除的多項(xiàng)式。對(duì)于圖1所示具體的LFSR例子，本原多項(xiàng)式是D8+D4+D3+D2+1。D8要求LFSR有8個(gè)寄存器，并且D2、D3和D4項(xiàng)要求加法器插入到最倒數(shù)第二、倒數(shù)第三、以及倒數(shù)第四個(gè)寄存器對(duì)之間，如圖所示。本原多項(xiàng)式，正如質(zhì)數(shù)一樣，在本技術(shù)領(lǐng)域中是公知的。
插入的加法器115-117的每一個(gè)都有兩個(gè)輸入端和一個(gè)輸出端并且可以簡(jiǎn)單地以XOR門來(lái)實(shí)現(xiàn)。作為例子，加法器115第一個(gè)輸入端120連接到到前一個(gè)寄存器104的輸出端121上，并且輸出端122連接到后一個(gè)寄存器105的輸入端123上。同樣，加法器115第二個(gè)端124連接在寄存器序列中最后的寄存器108的輸出端125和寄存器序列的第一個(gè)寄存器101的輸入端126之間。時(shí)鐘信號(hào)線130連接到寄存器序列的每個(gè)寄存器的時(shí)鐘輸入端上，并且當(dāng)時(shí)鐘信號(hào)經(jīng)過(guò)時(shí)鐘信號(hào)線傳送到時(shí)，每個(gè)寄存器開始輸出那時(shí)在寄存器的輸入端正在接收的值。例如，時(shí)鐘信號(hào)線130連接到寄存器101的時(shí)鐘輸入端131上。
控制線135包括至少一條初始化線136，它連接到每個(gè)寄存器101-108以便初始化各寄存器的值。例如，初始化線136如所示連接到寄存器108的初始化輸入端137上。初始化線可以把記憶值寫進(jìn)寄存器中，從而使任何初始值可以任意寫到任何寄存器中。在那種情況下，寄存器的初始值通常預(yù)定存儲(chǔ)在一個(gè)存儲(chǔ)器中?；蛘?，控制線可以簡(jiǎn)單地向寄存器發(fā)送信號(hào)以便使特定寄存器硬件中采用某一個(gè)固定的預(yù)定初始值。如果寄存器是D觸發(fā)器，則初始化線連接到每個(gè)要被初始化為1的寄存器的置位輸入端上和連接到每個(gè)要被初始化為0的寄存器的復(fù)位輸入端上，并且當(dāng)初始化線電平升高時(shí)，寄存器上的值采用他們各自的初始值。為一個(gè)特定的本原多項(xiàng)式選擇寄存器初始值的方法是公知的，并且這兒不需要更進(jìn)一步討論。
圖1顯示的Galois LFSR在輸出端138上輸出PNS的比特值。然而，為了使接收機(jī)PNS的輸出值的位置跟利用相同PNS的發(fā)射機(jī)輸出值的位置同步(反之亦然)，位移屏蔽值必須跟PNS的先前輸出位置相結(jié)合。
屏蔽裝置140同Galois LFSR 100的輸出端138相連，如圖1所示。屏蔽裝置包括一連串寄存器141-148，這些寄存器各自存儲(chǔ)了LFSR的PNS輸出的前8個(gè)值。寄存器142-148的輸出端連接到各自后續(xù)的寄存器141-147的輸入端。例如，寄存器146的輸入端149連接到寄存器147的輸出端150上，以及寄存器146的輸出端151連接到寄存器145的輸入端152上。
屏蔽裝置也包括一連串模-2加法器161-167，在加法器序列中，每一個(gè)后續(xù)的加法器162-167的第一個(gè)輸入端連接到各自前一個(gè)加法器161-166的一個(gè)輸出端。例如，加法器165的輸入端153連接到加法器164的輸出端154上，并且加法器165的輸出端155連接到加法器166的輸入端156上。多個(gè)屏蔽開關(guān)171-178的組合包括第一個(gè)屏蔽開關(guān)171，其輸出端179連接到加法器序列的第一個(gè)加法器161的第一個(gè)輸入端180上。同樣，后續(xù)的屏蔽開關(guān)172-178的輸出端連接到加法器序列中加法器161-167各自的第二個(gè)輸入端上。每個(gè)寄存器141-148的輸出端連接到各個(gè)開關(guān)171-178的輸入端上。
控制線135的屏蔽值線191-198各自連接到開關(guān)171-178上，以便把各個(gè)開關(guān)171-178設(shè)置到開或閉的狀態(tài)，從而可以控制是否各個(gè)寄存器值經(jīng)過(guò)各個(gè)開關(guān)被輸送到加法器161-167的各個(gè)加法器的相應(yīng)輸入端上。例如，寄存器146的輸出端151連接到開關(guān)175的輸入端182上，并且開關(guān)175的輸出端183連接到加法器165的輸入端184上。因而，當(dāng)開關(guān)線196設(shè)置成1時(shí)，寄存器146的值同加法器164的輸出端154上的輸出值進(jìn)行模-2加，并且在輸出端155上的結(jié)果將被輸出到加法器166的輸入端156上。另一方面，當(dāng)開關(guān)線183設(shè)置成0時(shí)，來(lái)自加法器164輸出端154的輸出值簡(jiǎn)單地經(jīng)由加法器165到達(dá)加法器166的輸入端156。最后，輸出端子199連接到加法器序列的最后面模-2加法器167上，用于輸出屏蔽的PNS值。
微控制器200包括一個(gè)處理器201、時(shí)鐘202、和存儲(chǔ)器203，由總線204將它們連起來(lái)。電源205為操作處理器、存儲(chǔ)器和時(shí)鐘提供電源。時(shí)鐘向處理器和存儲(chǔ)器提供定時(shí)信號(hào)以使它們同步運(yùn)行。微控制器的存儲(chǔ)器包含著其中包含寄存器101-108初始值的數(shù)據(jù)模塊206以及程序模塊207，后者用于控制該處理器，以便在初始化時(shí)把這些初始值經(jīng)由控制線135傳送到這些寄存器上去。存儲(chǔ)器也包括程序模塊208，用于以一種本技術(shù)領(lǐng)域中公知的方法計(jì)算屏蔽值，以便于同步由發(fā)射機(jī)和接收機(jī)的屏蔽PNS各自提供的值。
在已知屏蔽Galois LFSR中，在LFSR初始化之后，LFSR的屏蔽裝置輸出一個(gè)無(wú)效的序列直到正確的PNS比特被裝載入屏蔽裝置的所有寄存器中為止。這在一些系統(tǒng)中尤其是一個(gè)問(wèn)題，這些系統(tǒng)在發(fā)射機(jī)和接收機(jī)同步的過(guò)程中把LFSR初始化為不同的初始值。
上面的引用內(nèi)容完整地列舉在這里作為參考。
本領(lǐng)域的技術(shù)人員通過(guò)參考附圖閱讀下面的優(yōu)選實(shí)施方案的描述以及它們所顯示的本發(fā)明的權(quán)利要求的特征，就會(huì)理解本發(fā)明以及本發(fā)明附加的一些發(fā)明目的和優(yōu)點(diǎn)。
圖2展現(xiàn)了本發(fā)明的LFSR。
圖3示例了一個(gè)應(yīng)用圖2的LFSR的發(fā)射機(jī)。
圖4展現(xiàn)了一個(gè)應(yīng)用圖2的LFSR的接收機(jī)。
優(yōu)選實(shí)施方案的詳細(xì)描述在圖示中，不同圖中的相似組件具有相同的標(biāo)號(hào)以便簡(jiǎn)化描述。
圖2示例了本發(fā)明的屏蔽的Galois線性反饋移位寄存器(LFSR)220。包括寄存器101-108和加法器115-117的LFSR的部件和操作同上面圖1描述的相同。同樣，在屏蔽裝置中，加法器序列161-167和連接到加法器序列的各個(gè)加法器輸入端的開關(guān)171-178本質(zhì)上同圖1中的相同。
在圖2的屏蔽的LFSR中，各個(gè)網(wǎng)絡(luò)連接在寄存器101-108的一個(gè)或多個(gè)寄存器的輸出端和每個(gè)屏蔽開關(guān)171-178的輸入端之間。這些網(wǎng)絡(luò)包括，在寄存器125，101，102，103，和104的輸出端和各個(gè)屏蔽開關(guān)171，172，173，174和175的輸入端之間的一對(duì)一連接221，222，223，224。這些網(wǎng)絡(luò)包括在寄存器101和105的輸出端和模-2加法器231的輸入端之間的連接229和226；以及在模-2加法器231的輸出端和屏蔽開關(guān)165的輸入端之間的連接235。這些網(wǎng)絡(luò)包括在寄存器101、102和106的輸出端和模-2加法器232的輸入端之間的連接230、231和227；以及在模-2加法器232的輸出端和屏蔽開關(guān)166的輸入端之間的連接236。這些網(wǎng)絡(luò)還包括在寄存器101、102、103和107的輸出端和模-2加法器233的輸入端之間的連接232、233、234和228；以及在模-2加法器233的輸出端和屏蔽開關(guān)167的輸入端之間的連接237。
在寄存器和開關(guān)之間的網(wǎng)絡(luò)的結(jié)構(gòu)可直接由Galois LFSR的結(jié)構(gòu)決定。在此情況下，因?yàn)镚alois LFSR的加法器連接到第4、5和6寄存器的輸出端上，那么連接應(yīng)該從這些寄存器的輸出端延伸跨過(guò)4，5和6個(gè)寄存器而到達(dá)開關(guān)，在那里完成連接。只有連接229、231和232能從寄存器輸出端跨過(guò)4個(gè)寄存器延伸到各自的開關(guān)。只有連接230和233可以跨過(guò)5個(gè)寄存器到達(dá)各自的開關(guān)。只有連接器232可以延伸穿過(guò)6個(gè)寄存器到達(dá)一個(gè)開關(guān)。優(yōu)選地，可以通過(guò)選擇一個(gè)除了第一項(xiàng)以外僅有很少幾個(gè)低階項(xiàng)的本原多項(xiàng)式來(lái)使得連接的數(shù)目最少。也就是，如果多項(xiàng)式有D7項(xiàng)，那么一個(gè)加法器就會(huì)被插入寄存器101和102之間，并且提供延伸跨過(guò)1個(gè)寄存器的連接，所以開關(guān)173、174和175需要一些加法器，并且對(duì)于開關(guān)173、174、175、176、177和178分別需要從寄存器101、102、103、104、105和106到加法器的6個(gè)額外的連接。
圖3示例了本發(fā)明的發(fā)射機(jī)300，發(fā)射機(jī)300應(yīng)用圖2的屏蔽Galois LSFR 220。微控制器200被連接成可以向屏蔽Galois LSFR 220提供時(shí)鐘、寄存器初始化、以及屏蔽信號(hào)，如以上關(guān)于圖2所描述的那樣。信息信號(hào)通過(guò)輸入端301送入編碼器302，編碼器302把信息轉(zhuǎn)換成串行比特流。例如，編碼器可以把模擬話音輸入轉(zhuǎn)換成比特流。如果通過(guò)輸入端接收的信息已經(jīng)是串行比特流，那么編碼器可以不需要。根據(jù)本發(fā)明的屏蔽Galois LFSR 220的PNS輸出，比特流由擴(kuò)展器303進(jìn)行擴(kuò)展，以便產(chǎn)生擴(kuò)展信息信號(hào)。發(fā)射機(jī)裝置304把擴(kuò)展信息信號(hào)發(fā)送到媒體205中去。例如，發(fā)射機(jī)可以是連接到天線上的調(diào)制器，從而由天線把擴(kuò)展信號(hào)信息在空中廣播出去；連接到媒體驅(qū)動(dòng)器的寫頭上的信道編碼器，從而由寫頭把擴(kuò)展信息信號(hào)寫到計(jì)算機(jī)的媒體上；或者是激光器，該激光器被加以適當(dāng)連接，以便可經(jīng)由光纖或者其它類似的信息傳輸系統(tǒng)進(jìn)行信號(hào)傳送。
圖4展示了一個(gè)接收機(jī)320接收由圖3的發(fā)射機(jī)產(chǎn)生的擴(kuò)展信息信號(hào)并且再生出開始時(shí)輸入到發(fā)射機(jī)的信息信號(hào)。接收裝置321從媒體305中接收擴(kuò)展信息信號(hào)。接收機(jī)的性質(zhì)取決于如上所討論的媒體。解擴(kuò)器322對(duì)擴(kuò)譜信息進(jìn)行解擴(kuò)以便產(chǎn)生上面所述的編碼比特流。解碼器323對(duì)編碼比特流進(jìn)行解碼以便再生出最初由發(fā)射機(jī)300收到的信息信號(hào)。如果不需要編碼器，那么根據(jù)情況而不再需要解碼器。PNS-生成器220等同于圖3的PNS-生成器220并且優(yōu)選地是圖2的屏蔽的Galois LFSR 220。在PNS-生成器220中，偽噪聲序列(PNS)的輸出值被本發(fā)明的屏蔽裝置所修改，以便提供與PNS序列的不同位置相對(duì)應(yīng)的輸出值，從而可以用相同的值來(lái)擴(kuò)展信息信號(hào)和解擴(kuò)信息信號(hào)。
本發(fā)明詳細(xì)展示了優(yōu)選的實(shí)施方案，以使得本領(lǐng)域的技術(shù)人員可實(shí)施和利用本發(fā)明，并且理解實(shí)現(xiàn)本發(fā)明的預(yù)期的最好的方式。本領(lǐng)域的技術(shù)人員可以修改或補(bǔ)充這些實(shí)施方案，或者提出其它實(shí)施方案而不會(huì)背離本發(fā)明的精神。本發(fā)明的實(shí)施方案本發(fā)明的實(shí)施方案的系統(tǒng)，其中輸出設(shè)備把處理的值存儲(chǔ)在存儲(chǔ)器中，存儲(chǔ)器可選自下面所列寄存器、D觸發(fā)器、以及字存儲(chǔ)器。
本發(fā)明的實(shí)施方案的系統(tǒng)，其中逆向處理在單個(gè)操作中立即進(jìn)行。
本發(fā)明的實(shí)施方案的系統(tǒng)，其中先前的輸出與新的輸出同時(shí)產(chǎn)生。
本發(fā)明的實(shí)施方案的移位寄存器，其中初始化裝置(135)從下面所列中選取帶有預(yù)定初始值的寄存器；有選擇地把置位或是復(fù)位線連接到D觸發(fā)器；向每個(gè)寄存器提供數(shù)據(jù)線以便把初始值設(shè)成任何計(jì)算過(guò)的值。
本發(fā)明的實(shí)施方案的移位寄存器，其中模-2加法器(160-167)是XOR門。
本發(fā)明的實(shí)施方案的移位寄存器，其中寄存器是D觸發(fā)器。
本發(fā)明的實(shí)施方案的移位寄存器，其中本原多項(xiàng)式的系數(shù)決定著哪一對(duì)寄存器之間有模-2加法器，以及寄存器和屏蔽開關(guān)之間的連接網(wǎng)絡(luò)。
本發(fā)明的實(shí)施方案的移位寄存器，其中本原多項(xiàng)式的系數(shù)決定著寄存器的初始值。
本發(fā)明的實(shí)施方案的發(fā)射機(jī)，其中媒體由以下所列中選取在發(fā)射機(jī)的媒體驅(qū)動(dòng)器中的計(jì)算機(jī)媒體，連接到發(fā)射機(jī)的寬帶網(wǎng)絡(luò)，以及無(wú)線電波傳輸經(jīng)過(guò)的天線和開放空間。
本發(fā)明的實(shí)施方案的發(fā)射機(jī)，其中微控制器包括處理器(201)、存儲(chǔ)器(203)、以及與總線(204)相連的時(shí)鐘(202)。
因此，本發(fā)明的范圍僅僅由以下權(quán)利要求來(lái)限定。
權(quán)利要求
1.一個(gè)遞歸系統(tǒng)，其輸出取決于多個(gè)先前的輸出輸出設(shè)備(101-138)，用于處理先前的輸出以獲取跟先前的輸出不同的處理過(guò)的值，存儲(chǔ)處理過(guò)的值，根據(jù)經(jīng)處理的存儲(chǔ)的值確定新的輸出，并且提供新的輸出；以及逆設(shè)備(221-237)逆處理經(jīng)處理的存儲(chǔ)的值以獲取先前的輸出，并且提供先前的輸出。
2.權(quán)利要求1的系統(tǒng)，其中系統(tǒng)還進(jìn)一步包括用于處理由逆設(shè)備提供的先前的輸出以獲取不同的第二個(gè)輸出的設(shè)備(161-198)。
3.權(quán)利要求1的系統(tǒng)，其中系統(tǒng)進(jìn)一步包括用于至少在系統(tǒng)起動(dòng)時(shí)初始化所存儲(chǔ)的值的設(shè)備(206，207，135)。
4.權(quán)利要求1的系統(tǒng)，其中初始化設(shè)備包括一個(gè)微計(jì)算機(jī)(200)，它具有一個(gè)處理器(201)、存儲(chǔ)器(203)和時(shí)鐘(202)，它們通過(guò)一根總線(204)而互接，并且連到一個(gè)電源上，存儲(chǔ)器包含用于初始化存儲(chǔ)值的計(jì)算機(jī)程序(207)。
5.權(quán)利要求1的系統(tǒng)，其中新輸出的確定取決于先前的輸出和經(jīng)處理的值。
6.權(quán)利要求1的系統(tǒng)，其中輸出設(shè)備進(jìn)一步根據(jù)先前的輸出來(lái)處理已處理過(guò)的值以便獲取進(jìn)一步處理的值，并且存儲(chǔ)這進(jìn)一步處理的值；新的輸出取決于這進(jìn)一步的處理值；并且逆處理包括逆處理己處理過(guò)的值和進(jìn)一步處理的值來(lái)獲取先前的輸出。
7.一個(gè)屏蔽的Galois線性反饋移位寄存器，包括在一個(gè)電路環(huán)路中的二進(jìn)制寄存器序列(101-108)，其每一個(gè)后續(xù)寄存器的數(shù)值輸入端被連接到前一個(gè)寄存器的輸出端，最后的寄存器(108)的輸出端連接到第一個(gè)寄存器(101)的輸入端；插在寄存器序列的各個(gè)相應(yīng)的鄰接的寄存器對(duì)之間的一個(gè)或更多個(gè)模-2加法器(115-117)，每個(gè)加法器具有連接到寄存器對(duì)的前一個(gè)相應(yīng)的寄存器的輸出端上的第一個(gè)輸入端以及連接到后一個(gè)相應(yīng)的寄存器的數(shù)值輸入端上的輸出端，并且每個(gè)加法器具有連接到寄存器序列的最后的寄存器(108)的輸出端的第二個(gè)輸入端；時(shí)鐘信號(hào)線(130)，連接到寄存器序列的每個(gè)寄存器(101-108)的時(shí)鐘輸入端上，從而當(dāng)時(shí)鐘信號(hào)經(jīng)過(guò)時(shí)鐘信號(hào)線傳送時(shí)，每個(gè)寄存器開始輸出在那時(shí)在該寄存器的數(shù)值輸入端上正在接收的值，并且繼續(xù)輸出那個(gè)值直到下一個(gè)時(shí)鐘信號(hào)來(lái)到而不管該輸入端值的任何后續(xù)變化；設(shè)備(135)，用于至少在Galois線性反饋移位寄存器啟動(dòng)時(shí)初始化每個(gè)寄存器的值以提供一個(gè)初始值；模-2加法器序列(160-167)，該加法器序列中每一個(gè)后續(xù)加法器的第一個(gè)輸入端被連接到該加法器序列的前一個(gè)加法器的一個(gè)輸出端；多個(gè)屏蔽開關(guān)(171-178)，包括第一個(gè)屏蔽開關(guān)(179)，它的一個(gè)輸出端被連接到加法器序列的第一個(gè)加法器的第一個(gè)輸入端，以及還包括各個(gè)后續(xù)屏蔽開關(guān)，它們的輸出端連接到加法器序列中的加法器的各個(gè)相應(yīng)的第二個(gè)輸入端；每個(gè)屏蔽開關(guān)的各個(gè)相應(yīng)的屏蔽值輸入線(191-198)，用于根據(jù)選擇的屏蔽值設(shè)置屏蔽開關(guān)的值；設(shè)在寄存器(101-108)的輸入端或輸出端和每一個(gè)屏蔽開關(guān)(191-198)之間的連接網(wǎng)絡(luò)(221-237)，其每個(gè)網(wǎng)絡(luò)從下列選出在寄存器的輸入端或輸出端與各個(gè)相應(yīng)的屏蔽開關(guān)的輸入端之間的連接；以及在多個(gè)寄存器的輸入端或輸出端與一個(gè)模-2加法器的輸入端之間的連接、和在加法器的輸出端與相應(yīng)的屏蔽開關(guān)之間的連接；以及輸出端子(199)，它被連接到加法器序列的最后一個(gè)模-2加法器(167)的輸出端上。
8.一個(gè)發(fā)射機(jī)，包括信息信號(hào)的輸入端(301)；電源(205)；連接到電源上的微控制器(200)；在電路環(huán)路中的二進(jìn)制寄存器序列(101-108)，其每一個(gè)后續(xù)寄存器的數(shù)值輸入端連接到前一個(gè)寄存器的輸出端上，最后一個(gè)寄存器(108)的輸出端連接到寄存器序列的第一個(gè)寄存器(101)的輸入端上；插在寄存器序列的各個(gè)相應(yīng)的相鄰的寄存器對(duì)之間的一個(gè)或多個(gè)模-2加法器(115-117)，每個(gè)加法器的第一個(gè)輸入端被連接到前一個(gè)寄存器的輸出端上并且其一個(gè)輸出端連接到寄存器對(duì)的后續(xù)寄存器的輸入端上，以及每個(gè)加法器的第二個(gè)輸入端連接到寄存器序列的最后一個(gè)寄存器(108)的輸出端上；時(shí)鐘信號(hào)線(130)，連接到寄存器序列的每個(gè)寄存器的時(shí)鐘輸入端上，從而當(dāng)時(shí)鐘信號(hào)通過(guò)時(shí)鐘信號(hào)線傳輸?shù)綍r(shí)，每個(gè)寄存器開始輸出在那時(shí)在該寄存器的數(shù)值輸入端上正在接收的值，并且繼續(xù)輸出那個(gè)值直到第二個(gè)時(shí)鐘信號(hào)到達(dá)而不管該輸入端值的任何后續(xù)改變；設(shè)備(135)，用于在Galois線性反饋移位寄存器啟動(dòng)時(shí)初始化每個(gè)寄存器的值以產(chǎn)生一個(gè)初始值；模-2加法器(160-167)序列，該加法器序列中每個(gè)后續(xù)加法器的第一個(gè)輸入端被連接到該加法器序列的前一個(gè)加法器的輸出端上；多個(gè)屏蔽開關(guān)(171-178)，包括第一個(gè)屏蔽開關(guān)(179)，它的一個(gè)輸出端被連接到加法器序列的第一個(gè)加法器的第一個(gè)輸入端上，以及還包括各個(gè)后續(xù)屏蔽開關(guān)，它們的輸出端連接到加法器序列中的加法器的各個(gè)相應(yīng)的第二個(gè)輸入端上；相應(yīng)的屏蔽值輸入線(191-198)，用于根據(jù)由微控制器自動(dòng)挑選的屏蔽值為每個(gè)屏蔽開關(guān)設(shè)置屏蔽開關(guān)值；設(shè)在寄存器(101-108)的輸入端或輸出端和每個(gè)屏蔽開關(guān)(191-198)之間的連接網(wǎng)絡(luò)(121-137)，其每個(gè)連接網(wǎng)絡(luò)由下列中選出在寄存器的輸入或輸出端與各個(gè)相應(yīng)的屏蔽開關(guān)的輸入端之間的連接；以及在多個(gè)寄存器的輸入端或輸出端與模-2加法器的相應(yīng)的輸入端之間的連接、以及在加法器的輸出端和相應(yīng)的屏蔽開關(guān)之間的連接；一個(gè)擴(kuò)展器(303)，用于根據(jù)加法器序列的最后一個(gè)模-2加法器的輸出值擴(kuò)展信息信號(hào)；以及發(fā)射裝置(304)，用于把擴(kuò)展信息信號(hào)傳送到傳播媒體(305)。
9.一個(gè)接收機(jī)，包括接收設(shè)備(321)，用于接收來(lái)自傳播媒體(305)的擴(kuò)展信息信號(hào)；一個(gè)電源(205)；一個(gè)微控制器(200)，連接到電源上；在電路環(huán)路中的二進(jìn)制寄存器(101-108)序列，其每個(gè)后續(xù)寄存器的數(shù)值輸入端連接到前一個(gè)寄存器的輸出端，最后一個(gè)寄存器(108)的輸出端連接到寄存器序列的第一個(gè)寄存器(101)的輸入端上；插在寄存器序列的各個(gè)相應(yīng)的相鄰的后續(xù)寄存器對(duì)之間的一個(gè)或多個(gè)模-2加法器(115-117)，每個(gè)加法器的第一個(gè)輸入端被連接到前一個(gè)加法器的輸出端上并且其一個(gè)輸出端連接到寄存器對(duì)的后續(xù)寄存器輸入端上，以及每個(gè)加法器的第二個(gè)輸入端連接到寄存器序列的最后的寄存器(108)的輸出端上；時(shí)鐘信號(hào)線(130)，連接到寄存器序列的每個(gè)寄存器(101-108)的時(shí)鐘輸入端上，從而當(dāng)時(shí)鐘信號(hào)經(jīng)過(guò)時(shí)鐘信號(hào)線傳送到時(shí)，每個(gè)寄存器開始輸出在那時(shí)在該寄存器的數(shù)值輸入端上正在接收的值，并且繼續(xù)輸入那個(gè)值直到下一個(gè)時(shí)鐘信號(hào)到達(dá)而不管該輸入端的任何后來(lái)的改變；設(shè)備(135)，用于在Galois線性反饋移位寄存器啟動(dòng)時(shí)初始化每個(gè)寄存器的值以產(chǎn)生初始值；模-2加法器(160-167)序列，該加法器序列中的每個(gè)后續(xù)加法器的第一個(gè)輸入端被連接到該加法器序列中的前一個(gè)加法器的輸出端；多個(gè)屏蔽開關(guān)(171-178)，包括第一個(gè)屏蔽開關(guān)，它的一個(gè)輸出端被連接到加法器序列的第一個(gè)加法器的第一個(gè)輸入端上，以及還包括各個(gè)后續(xù)的屏蔽開關(guān)，它們的輸出端連接到加法器序列中的加法器的各個(gè)相應(yīng)的第二個(gè)端上；相應(yīng)的屏蔽值輸入線(191-198)，用于根據(jù)由微控制器自動(dòng)選擇的屏蔽值為每個(gè)屏蔽開關(guān)設(shè)置屏蔽開關(guān)的值；設(shè)在寄存器(101-108)的輸入端或輸出端與每個(gè)屏蔽開關(guān)(191-198)之間連接網(wǎng)絡(luò)(121-137)，其每個(gè)連接網(wǎng)絡(luò)由下列中選出在寄存器的輸入或輸出端與各個(gè)相應(yīng)的屏蔽開關(guān)的輸入端之間的連接；以及在多個(gè)寄存器的輸入端或輸出端與模-2加法器的相應(yīng)的輸入端之間的連接、和在加法器的輸出端與相應(yīng)的屏蔽開關(guān)之間的連接；一個(gè)解擴(kuò)器(322)，用于根據(jù)加法器序列的最后一個(gè)模-2加法器的輸出值對(duì)擴(kuò)展信息信號(hào)進(jìn)行解擴(kuò)以產(chǎn)生恢復(fù)的信息信號(hào)；以及用于提供恢復(fù)信息信號(hào)的輸出端(324)。
10.一種運(yùn)行遞歸系統(tǒng)的方法，其輸出依賴于多個(gè)先前的輸出處理多個(gè)先前的輸出以獲取處理過(guò)的值；存儲(chǔ)處理過(guò)的值；根據(jù)處理過(guò)的值確定新的輸出；并且逆處理所述處理過(guò)的值以獲取先前的輸出。
全文摘要
m－序列是擴(kuò)譜系統(tǒng)用于產(chǎn)生PN碼的基本序列。當(dāng)收到信號(hào)時(shí)移動(dòng)單元必須能靈活的在m序列中跳轉(zhuǎn)以便于發(fā)現(xiàn)所傳輸信號(hào)的m－序列，這樣移動(dòng)單元就能同步。跳轉(zhuǎn)是通過(guò)為一個(gè)線性反饋移位寄存器(LFSR)附加一個(gè)屏蔽裝置來(lái)完成的。一種用于產(chǎn)生m－序列的特別的LSFR是Galois LFSR。當(dāng)把屏蔽裝置附加到Galois LFSR時(shí)，會(huì)產(chǎn)生一個(gè)問(wèn)題，這是因?yàn)楫?dāng)跳到一個(gè)不同的m－序列時(shí)，首先輸出的序列成分可能不是一個(gè)m－序列(換句話說(shuō)，跳轉(zhuǎn)破壞了輸出結(jié)果)。本發(fā)明提供了用于Galois LFSR的級(jí)聯(lián)的屏蔽裝置電路，它可以防止在跳轉(zhuǎn)期間破壞m－序列。一個(gè)獨(dú)立的屏蔽裝置的另外一個(gè)實(shí)施方案也被揭示。
文檔編號(hào)H04J13/00GK1451206SQ00806831
公開日2003年10月22日 申請(qǐng)日期2000年12月22日 優(yōu)先權(quán)日1999年12月29日
發(fā)明者D·J·格林霍 申請(qǐng)人:皇家菲利浦電子有限公司