本實用新型涉及自動化控制領(lǐng)域，特別涉及一種運動控制器。

背景技術(shù)：

現(xiàn)有自動化控制裝置，主要是以DSP為核心的運動平臺，此平臺的主要問題是芯片集成的常用外設(shè)少，比如高速USB口、網(wǎng)口等常見的互聯(lián)互通接口。如果要具備這些基本的接口，就需要外擴對應(yīng)的接口芯片，這無疑增加了系統(tǒng)硬件成本和設(shè)計的復(fù)雜性，由于硬件系統(tǒng)的復(fù)雜，也降低了系統(tǒng)的硬件可靠性。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于：克服現(xiàn)有以DSP為核心的運動平臺，其集成的常用外設(shè)少，需要外擴相應(yīng)的接口芯片，容易影響系統(tǒng)硬件的可靠性的問題。

為了實現(xiàn)上述實用新型目的，本實用新型提供一種運動控制器，其包括Core板、MC板和電源模塊，其中，所述Core板插裝在所述MC板上，所述電源模塊分別為所述Core板和所述MC板提供相應(yīng)的電壓；所述Core板包括ARM處理器、內(nèi)存模塊、存儲模塊和數(shù)據(jù)交互模塊；所述MC板包括FPGA、DA模塊、電機驅(qū)動模塊和信號輸入輸出模塊；

其中，所述數(shù)據(jù)交互模塊，用于完成與外部設(shè)備的數(shù)據(jù)交互，以從外部設(shè)備獲取加工文件和配置文件；所述存儲模塊，用于保存所述數(shù)據(jù)交互模塊獲取的加工文件和配置文件；所述ARM處理器，用于解析加工文件，生成速度規(guī)劃數(shù)據(jù)，并輸出至所述FPGA；所述內(nèi)存模塊，用于存儲所述ARM處理器工作時的運行數(shù)據(jù)；所述FPGA，用于將所述速度規(guī)劃數(shù)據(jù)轉(zhuǎn)換為控制電機運動的脈沖+方向信號，以及模擬量數(shù)組信號；所述DA模塊，用于將所述模擬量數(shù)組信號轉(zhuǎn)換為相應(yīng)的模擬量信號，并輸出至外設(shè)受控設(shè)備；所述電機驅(qū)動模塊，用于增加所述FPGA輸出的控制電機運動的脈沖+方向信號的驅(qū)動能力；所述信號輸入輸出模塊，用于獲取外部設(shè)備的監(jiān)測信號以及輸出控制信號至相應(yīng)的外部設(shè)備；其中，所述監(jiān)測信號經(jīng)所述FPGA傳輸給所述ARM處理器處理，所述ARM處理器處理并輸出相應(yīng)控制數(shù)據(jù)，并經(jīng)所述FPGA傳輸給所述信號輸入輸出模塊。

根據(jù)一種具體的實施方式，所述存儲模塊為可拔插的SD卡。

根據(jù)一種具體的實施方式，所述數(shù)據(jù)交互模塊為USB接口、串行接口以及網(wǎng)口之一。

根據(jù)一種具體的實施方式，所述DA模塊包括DA轉(zhuǎn)換芯片和第一光耦電路，其中，所述模擬數(shù)組信號通過所述第一光耦電路后，由所述DA轉(zhuǎn)換芯片轉(zhuǎn)換為相應(yīng)的模擬量信號；

所述信號輸入輸出模塊包括驅(qū)動電路和第二光耦電路，其中，所述ARM處理器輸出的控制數(shù)據(jù)，經(jīng)所述FPGA傳輸至所述第二光耦電路，最后通過所述驅(qū)動電路放大處理后輸出。

根據(jù)一種具體的實施方式，所述Core板上還包括SPI模塊，用于保存硬件ID和生產(chǎn)序列號。

與現(xiàn)有技術(shù)相比，本實用新型的有益效果：

1、本實用新型包括Core板和MC板，其中Core板負責運動規(guī)劃和數(shù)據(jù)的實時處理，MC板負責電氣轉(zhuǎn)換，以符合不同工業(yè)現(xiàn)場的具體設(shè)備的需求，同時Core板在MC板插裝上，本實用新型針對不同工業(yè)現(xiàn)場的具體設(shè)備的需求，只需要調(diào)整MC板的硬件而不需要調(diào)整Core板的硬件，縮短產(chǎn)品的開發(fā)周期。

2、本實用新型Core板采用ARM處理器，由于ARM具有USB、串口和網(wǎng)口等外設(shè)資源，不需要外擴相應(yīng)的接口芯片，從而簡化硬件設(shè)計，提高系統(tǒng)硬件的可靠性。

附圖說明：

圖1是本實用新型Core板和MC板安裝示意圖；

圖2是本實用新型Core板與MC板上各模塊的連接示意圖。

附圖標記列表

1-Core板，2-MC板

具體實施方式

下面結(jié)合具體實施方式對本實用新型作進一步的詳細描述。但不應(yīng)將此理解為本實用新型上述主題的范圍僅限于以下的實施例，凡基于本實用新型內(nèi)容所實現(xiàn)的技術(shù)均屬于本實用新型的范圍。

結(jié)合圖1和圖2分別所示的本實用新型Core板和MC板安裝示意圖和Core板與MC板上各模塊的連接示意圖；其中，本實用新型運動控制器包括Core板、MC板和電源模塊，其中，Core板1插裝在MC板2上，電源模塊分別為Core板1和MC板2提供相應(yīng)的電壓；Core板1包括ARM處理器、內(nèi)存模塊、存儲模塊和數(shù)據(jù)交互模塊；MC板2包括FPGA、DA模塊、電機驅(qū)動模塊和信號輸入輸出模塊。

其中，數(shù)據(jù)交互模塊，用于完成與外部設(shè)備的數(shù)據(jù)交互，以從外部設(shè)備獲取加工文件和配置文件；存儲模塊，用于保存數(shù)據(jù)交互模塊獲取的加工文件和配置文件；ARM處理器，用于解析加工文件，生成速度規(guī)劃數(shù)據(jù)，并輸出至FPGA；內(nèi)存模塊，用于存儲ARM處理器工作時的運行數(shù)據(jù)；FPGA，用于將速度規(guī)劃數(shù)據(jù)轉(zhuǎn)換為控制電機運動的脈沖+方向信號，以及模擬量數(shù)組信號；DA模塊，用于將模擬量數(shù)組信號轉(zhuǎn)換為相應(yīng)的模擬量信號，并輸出至外設(shè)受控設(shè)備；電機驅(qū)動模塊，用于增加FPGA輸出的控制電機運動的脈沖+方向信號的驅(qū)動能力；信號輸入輸出模塊，用于獲取外部設(shè)備的監(jiān)測信號以及輸出控制信號至相應(yīng)的外部設(shè)備；其中，監(jiān)測信號經(jīng)FPGA傳輸給ARM處理器處理，ARM處理器處理并輸出相應(yīng)控制數(shù)據(jù)，并經(jīng)FPGA傳輸給信號輸入輸出模塊。

本實用新型中，存儲模塊為可拔插的SD卡。數(shù)據(jù)交互模塊為USB接口、串行接口以及網(wǎng)口之一。

具體的，DA模塊包括DA轉(zhuǎn)換芯片和第一光耦電路，其中，模擬數(shù)組信號通過第一光耦電路后，由DA轉(zhuǎn)換芯片轉(zhuǎn)換為相應(yīng)的模擬量信號；

信號輸入輸出模塊包括驅(qū)動電路和第二光耦電路，其中，ARM處理器輸出的控制數(shù)據(jù)，經(jīng)FPGA傳輸至第二光耦電路，最后通過驅(qū)動電路放大處理后輸出。

本實用新型中，Core板1上還包括SPI模塊，用于保存硬件ID和生產(chǎn)序列號。

本實用新型在實施時，采用TI公司AM335X系列芯片作為ARM處理器芯片，以及采用XILINX公司的XC6SLX16FT256芯片作為FPGA。

上面結(jié)合附圖對本實用新型的具體實施方式進行了詳細說明，但本實用新型并不限制于上述實施方式，在不脫離本申請的權(quán)利要求的精神和范圍情況下，本領(lǐng)域的技術(shù)人員可以作出各種修改或改型。