技術(shù)特征：

1.一種智能英語學(xué)習(xí)機(jī)控制系統(tǒng)，其特征在于，所述智能英語學(xué)習(xí)機(jī)控制系統(tǒng)包括：

處理器，與服務(wù)器、智能終端、大數(shù)據(jù)模塊、電源模塊無線連接，用于對(duì)服務(wù)器、智能終端、大數(shù)據(jù)模塊的輸入信號(hào)進(jìn)行預(yù)處理，并將信號(hào)反饋給智能終端，數(shù)據(jù)在大數(shù)據(jù)模塊中存儲(chǔ)；處理器的能量消耗消耗模型，具體表達(dá)形式為：

$E_{tx}(k,d)=E_{tx-elec}\left(k\right)+E_{tx-amp}(k,d)=\left\{\begin{array}{c}{\mathrm{kE}}_{elec}+{\mathrm{k\ϵ}}_{free-space-amp}{d}^2,d\≤d_0\\ {\mathrm{kE}}_{elec}+{\mathrm{k\ϵ}}_{two-way-amp}{d}^2,d\≥d_0\end{array}\right.;$

E_rx(k)＝E_re-elec(k)＝kE_elec；

其中，E_elec表示智能終端能耗，ε_{free-space-amp}和ε_two-way-amp分別表示自由空間模型和多路消耗模型的放大器能耗，d₀是常數(shù)，d是通信節(jié)點(diǎn)相隔距離，k為要發(fā)送或接收的數(shù)據(jù)位數(shù)，E_tx(k,d)和E_rx(k)分別表示處理器發(fā)送和接收數(shù)據(jù)時(shí)的能耗；通過LEACH能耗模型即可得到所述處理器節(jié)點(diǎn)的剩余能量；

服務(wù)器，用于根據(jù)當(dāng)前教學(xué)內(nèi)容，通過互聯(lián)網(wǎng)隨時(shí)更新學(xué)習(xí)機(jī)的學(xué)習(xí)內(nèi)容；

智能終端，用于了解學(xué)習(xí)內(nèi)容；智能終端的聚類集成方法包括：選用隨機(jī)子空間法并行構(gòu)造k個(gè)分類器來保證；設(shè)n個(gè)XML文檔集合D＝(d₁,d₂,…,d_n)，其中d_i＝(x_i1,x_i2,...,x_in)為文檔集的第i個(gè)文檔，稱d_i為n維數(shù)據(jù)空間的第i個(gè)數(shù)據(jù)點(diǎn)，它有n維特征向量，x_i1為它的相似度值；獲得K個(gè)基分類器的分類結(jié)果，設(shè)有K個(gè)處理機(jī)，每個(gè)處理機(jī)同時(shí)掃描樣本集，把具有同一關(guān)鍵詞對(duì)應(yīng)的樣本按照相似度大小進(jìn)行重排，對(duì)重排后的結(jié)果隨機(jī)地抽取k個(gè)子集構(gòu)造一個(gè)新樣本集每個(gè)處理機(jī)就得到一個(gè)新的樣本集，k個(gè)處理機(jī)得到新樣本集組成k個(gè)基分類器；然后并行地在每個(gè)基分類器采用K-鄰近算法求得其分類結(jié)果；

大數(shù)據(jù)模塊，用于將大學(xué)生常錯(cuò)、容易混淆的知識(shí)點(diǎn)進(jìn)行存儲(chǔ)；大數(shù)據(jù)模塊的數(shù)據(jù)壓縮方法包括：在編碼時(shí)，首先根據(jù)E1_n+1＝E1_n+d_n+1式計(jì)算出E1值，再根據(jù)和式計(jì)算出擬合殘差，計(jì)算這兩步時(shí)，均需要對(duì)結(jié)果進(jìn)行越限判斷，判斷E1是否越限是為了避免其超過傳感器數(shù)據(jù)總線上限而造成溢出；判斷殘差是否越限是為了實(shí)現(xiàn)分段擬合，以提高擬合精度；當(dāng)一段輸入數(shù)據(jù)的擬合殘差全部計(jì)算完后，構(gòu)造出所示的數(shù)據(jù)包，通過S-Huffman編碼方法對(duì)其進(jìn)行熵編碼，然后發(fā)送出去，接收端解碼時(shí)，先將接收到的一組數(shù)據(jù)解碼，還原出{d_n,E1_n,DFR₃,DFR₄,…DFR_n}式所示的數(shù)據(jù)包，然后根據(jù)F_n式R計(jì)算并還原出所有原始數(shù)據(jù)；

電源模塊，用于為處理器提供穩(wěn)定的電源。

2.如權(quán)利要求1所述的智能英語學(xué)習(xí)機(jī)控制系統(tǒng)，其特征在于，所述處理器與智能終端之間設(shè)置有數(shù)字匹配濾波器，所述數(shù)字匹配濾波器包括：

對(duì)所采集的每個(gè)采樣值進(jìn)行采樣量化的A/D轉(zhuǎn)換模塊；

與所述A/D轉(zhuǎn)換模塊相連接，用于把采集數(shù)據(jù)同一個(gè)碼片所進(jìn)行的前后n次采樣分開，獲得I路和Q路的奇次和偶次序列數(shù)據(jù)，對(duì)獲得的I路和Q路的奇次和偶次序列數(shù)據(jù)進(jìn)行輸出的串/并轉(zhuǎn)換模塊；

與所述串/并轉(zhuǎn)換模塊相連接，用于接收所述串/并轉(zhuǎn)換模塊輸出的I路和Q路的奇次和偶次序列數(shù)據(jù)，通過Golay序列相關(guān)器對(duì)所接收的I路和Q路的奇次和偶次序列數(shù)據(jù)進(jìn)行數(shù)據(jù)匹配的匹配濾波模塊；

與所述匹配濾波模塊相連接，用于將所述匹配濾波模塊輸出的I路和Q路奇次和偶次序列數(shù)據(jù)恢復(fù)成原始I路和Q路數(shù)據(jù)序列，并對(duì)原始I路和Q路數(shù)據(jù)序列進(jìn)行輸出的并/串轉(zhuǎn)換模塊；

與所述并/串轉(zhuǎn)換模塊相連接，用于接收所述并/串轉(zhuǎn)換模塊輸出的原始I路和Q路數(shù)據(jù)序列，對(duì)原始I路和Q路數(shù)據(jù)序列進(jìn)行求平方和，并對(duì)原始I路和Q路數(shù)據(jù)序列求平方和的結(jié)果進(jìn)行輸出的求平方和模塊；

與所述求平方和模塊相連接，用于對(duì)所述求平方和模塊輸出的原始I路和Q路數(shù)據(jù)序列求平方和的結(jié)果進(jìn)行峰值檢測(cè)，實(shí)現(xiàn)主同步序列同步的相關(guān)檢測(cè)模塊；

所述匹配濾波模塊中設(shè)置有多個(gè)子匹配濾波器，若進(jìn)行n次數(shù)據(jù)采樣，則需要將I路和Q路的每個(gè)碼片采樣值分別進(jìn)入并聯(lián)的2n個(gè)子匹配濾波器；

所述求平方和模塊采用查表方法對(duì)原始I路和Q路數(shù)據(jù)序列求平方，采用例化四進(jìn)制珠算加法器求和，運(yùn)用超前進(jìn)位鏈實(shí)現(xiàn)；

所述求平方和模塊中的四進(jìn)制珠算加法器為異步串行珠算加法器，采用兩個(gè)權(quán)值為5的高珠和5個(gè)權(quán)值為1的低珠結(jié)構(gòu)，一個(gè)單元可表示十進(jìn)制數(shù)范圍為0-15，正好為一個(gè)四進(jìn)制的數(shù)的表示范圍，同時(shí)由于平方結(jié)果為24bit，采用例化語句復(fù)制6個(gè)四進(jìn)制的全加器的加法單元，六個(gè)四進(jìn)制加法單元采用超前進(jìn)位鏈的方法進(jìn)行級(jí)聯(lián)；

當(dāng)所述串/并轉(zhuǎn)換模塊把同一個(gè)碼片所進(jìn)行的前后2次采樣分開、對(duì)每個(gè)采樣值進(jìn)行4bit量化時(shí)，即把4bitI路和4bit Q路轉(zhuǎn)換成并行的4bit I路奇數(shù)序列、4bit I路偶數(shù)序列、4bit Q路奇數(shù)序列及4bit Q路偶數(shù)序列，對(duì)四路序列分別進(jìn)入匹配濾波模塊進(jìn)行相關(guān)運(yùn)算，并將結(jié)果經(jīng)并/串轉(zhuǎn)換模塊轉(zhuǎn)換成12bit的I路序列和12bit的Q路序列。

3.如權(quán)利要求2所述的智能英語學(xué)習(xí)機(jī)控制系統(tǒng)，其特征在于，所述子匹配濾波器的傳遞函數(shù)為：C_i是由分層序列u，v調(diào)制而成的，u是分層Golay序列u＝{1,1,1,1,1，,1,-1,-}1，v＝{1,1,1,-1,-1,1,-1,-1,1,1,1,-1,1,-1,1,1}，C_16m+n＝u_nv_m；

根據(jù)分層的Golay序列對(duì)傳遞函數(shù)進(jìn)行改進(jìn)，則有：

H(z_u)＝[1+z^-8+z^-1(1-z^-8)][1+z^-4+z^-2(1-z^-4)]；

H(z_v)＝(1+z^-1)[1-z^-6+z^-8+z^-14]+(1-z^-1)[z^-2-z^-4+z^-10+z^-12]；

所述相關(guān)檢測(cè)模塊采用冒泡比較法，即相鄰時(shí)刻的相關(guān)值進(jìn)行比較把較大值存入寄存器A，較大值的位置存入寄存器B，不斷更新，直到出現(xiàn)相同值，檢測(cè)位置是否相差碼長(zhǎng)周期，如果是，就再進(jìn)行一次檢測(cè)，連續(xù)兩側(cè)檢測(cè)到就視為捕獲成功；

所述匹配濾波模塊主要由延時(shí)單元和乘加單元構(gòu)成，延時(shí)單元采用D觸發(fā)器實(shí)現(xiàn)，乘加單元采用普通乘加模塊；所述匹配濾波模塊實(shí)現(xiàn)對(duì)Golay序列捕獲，序列通過輸入進(jìn)入匹配濾波器，進(jìn)行移位乘加，并將結(jié)果輸出，當(dāng)有Golay序列通過匹配濾波器時(shí)，匹配濾波器輸出最大值256。