本發(fā)明是關(guān)于一種雙模穩(wěn)壓器電路，更精確的說(shuō)，本發(fā)明是關(guān)于一種能根據(jù)穩(wěn)壓器輸出點(diǎn)的電壓判斷外部電路的形式，而在線性穩(wěn)壓模式以及切換式電源穩(wěn)壓模式之間切換的雙模穩(wěn)壓器電路。

背景技術(shù)：

近年來(lái)為了因應(yīng)低靜態(tài)功率的需求，MCU或是其他相似的SOC、Embedded系統(tǒng)開(kāi)始使用切換電源穩(wěn)壓電路(DC/DCregulator)來(lái)代替?zhèn)鹘y(tǒng)的線性穩(wěn)壓器(linearregulator)。

切換電源穩(wěn)壓器其效率遠(yuǎn)高于線性穩(wěn)壓器。例如輸入電源為3.3V、輸出電壓為1.2V的電源系統(tǒng)上使用切換式穩(wěn)壓器效率可高于80％，而線性穩(wěn)壓器最大僅為36％，兩者相差了44％以上。

雖然切換電源穩(wěn)壓器有著效率高的顯著優(yōu)點(diǎn)，但是因?yàn)榍袚Q電源穩(wěn)壓器的特性為將功率元件當(dāng)作開(kāi)關(guān)使用，在電路中會(huì)有一電路節(jié)點(diǎn)有著0到電源準(zhǔn)位的切換信號(hào)，并且此節(jié)點(diǎn)會(huì)輸出較大電流。如此快速的切換準(zhǔn)位有機(jī)會(huì)造成明顯的電源跳動(dòng)(bouncing)，或是對(duì)其他電路的動(dòng)作造成干擾，例如EMI/EMC。

現(xiàn)在有越來(lái)越多的MCU都將切換式和線性穩(wěn)壓器都做在同一個(gè)芯片里，讓使用者可以自己決定使用何種穩(wěn)壓器，但也可能造成開(kāi)機(jī)時(shí)系統(tǒng)無(wú)法得知外部電路所接為切換式電源形式還是線性穩(wěn)壓形式的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述問(wèn)題，本案提供一種雙模穩(wěn)壓器電路，其包含電壓穩(wěn)壓器及檢測(cè)電路。電壓穩(wěn)壓器包含第一晶體管、第二晶體管及穩(wěn)壓器輸出端，其中電壓穩(wěn)壓器為可配置的，以通過(guò)使用在其之線性區(qū)域中的第二晶體管在線性穩(wěn)壓器模式下運(yùn)作，且通過(guò)使用第一晶體管在切換式降壓穩(wěn)壓器模式下運(yùn)作以對(duì)電感充電；以及檢測(cè)電路，配 置以在穩(wěn)壓器輸出端接地后且在電壓穩(wěn)壓器向穩(wěn)壓器輸出端輸出輸出電壓前，驅(qū)動(dòng)電流通過(guò)第二晶體管，以根據(jù)穩(wěn)壓器輸出端的電壓判斷穩(wěn)壓器輸出端是否連接于一電感。

較佳者，檢測(cè)電路包含比較器以及邏輯電路。比較器可包含第一輸入端、第二輸入端及比較器輸出端。第一輸入端連接于穩(wěn)壓器輸出端，第二輸入端連接于參考電壓源并接收參考電壓。邏輯電路可連接于比較器輸出端及電壓穩(wěn)壓器之間，其中當(dāng)比較器判斷第一輸入端的電壓超過(guò)或等于第二輸入端的電壓時(shí)，邏輯電路控制電壓穩(wěn)壓器使用第一晶體管在一切換式降壓穩(wěn)壓器模式下運(yùn)作以對(duì)電感充電，或控制電壓穩(wěn)壓器使用在線性區(qū)域中的第二晶體管在線性穩(wěn)壓器模式下運(yùn)作以對(duì)電感充電，當(dāng)比較器判斷第一輸入端的電壓與第二輸入端的電壓之間的電壓差為參考電壓源提供的參考電壓時(shí)，邏輯電路控制電壓穩(wěn)壓器使用在線性區(qū)域中的第二晶體管在線性穩(wěn)壓器模式下運(yùn)作。

較佳者，比較器經(jīng)配置以判斷第一輸入端的電壓是否大于0，若是，則配置邏輯電路控制電壓穩(wěn)壓器驅(qū)動(dòng)電流通過(guò)第一晶體管。

較佳者，雙模穩(wěn)壓器電路可進(jìn)一步包含一第三晶體管連接于穩(wěn)壓器輸出端及接地端之間。

較佳者，第一晶體管為p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，第三晶體管為n型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。

較佳者，第二晶體管為p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。

較佳者，雙模穩(wěn)壓器電路可進(jìn)一步包含選擇電路設(shè)置在第二晶體管及第三晶體管之間，且選擇電路的控制端連接于邏輯電路，當(dāng)比較器判斷第一輸入端的電壓超過(guò)或等于第二輸入端的電壓時(shí)，邏輯電路經(jīng)配置以控制選擇電路使第二晶體管與第三晶體管并聯(lián)。

較佳者，雙模穩(wěn)壓器電路可進(jìn)一步包含電感連接于穩(wěn)壓器輸出端。

較佳者，雙模穩(wěn)壓器電路可進(jìn)一步包含電容連接于電感及接地端之間。

較佳者，雙模穩(wěn)壓器電路可進(jìn)一步包含電性負(fù)載連接于穩(wěn)壓器輸出端。

綜上所述，本發(fā)明的雙模穩(wěn)壓器電路可檢測(cè)外部電路的形式，并采用非共用且獨(dú)立的切換式降壓穩(wěn)壓器架構(gòu)及線性穩(wěn)壓器架構(gòu)，并根據(jù)電感的存在與否在切換式降壓穩(wěn)壓器模式及線性穩(wěn)壓器模式之間切換。當(dāng)外部電路為線性穩(wěn)壓器形式時(shí)，第一輸出 端與第二輸出端之間不需存在元件，亦無(wú)需在電路啟動(dòng)前消耗額外時(shí)間進(jìn)行檢測(cè)。

此外，通過(guò)參考電壓與選擇電路的設(shè)計(jì)，可進(jìn)一步提升切換至切換式降壓穩(wěn)壓器模式的速度，且可利用未使用的調(diào)整晶體管或上橋MOSFET來(lái)降低導(dǎo)通電阻造成的壓降。

附圖說(shuō)明

本發(fā)明的上述及其他特征及優(yōu)勢(shì)將通過(guò)參照附圖詳細(xì)說(shuō)明其例示性實(shí)施例而變得更顯而易知，其中：

圖1為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的第一實(shí)施例繪制的方塊圖。

圖2A-圖2B為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的第二實(shí)施例繪制的切換式降壓穩(wěn)壓器模式及線性穩(wěn)壓器模式的電路布局圖。

圖3為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的第三實(shí)施例繪制的電路布局圖。

圖4為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的第四實(shí)施例繪制的電路布局圖。

圖5為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的第五實(shí)施例繪制的電路布局圖。

圖6為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的操作實(shí)施例繪制的流程圖。

附圖標(biāo)號(hào)

1、2、3：雙模穩(wěn)壓器電路

100、200：控制電路

102、202、302、402、502：邏輯電路

104、204、304：比較器

PWM COMP：PWM比較器

On_Time COMP：起停式比較器

RS：漣波同步器

PMOS_SW：上橋MOSFET

NMOS_SW：下橋MOSFET

VIN：輸入電壓源

VSW：第一輸出端

VREF：參考電壓

VOUT：第二輸出端

PMOS_LDO：調(diào)整晶體管

GM LDO：誤差放大器

L：電感

C：電容

S1：第一開(kāi)關(guān)

S2：第二開(kāi)關(guān)

S3：第三開(kāi)關(guān)

S4：第四開(kāi)關(guān)

S601～S608：步驟

具體實(shí)施方式

為利貴審查委員了解本發(fā)明的技術(shù)特征、內(nèi)容與優(yōu)點(diǎn)及其所能達(dá)成的功效，茲將本發(fā)明配合附圖，并以實(shí)施例的表達(dá)形式詳細(xì)說(shuō)明如下，而其中所使用的圖式，其主旨僅為示意及輔助說(shuō)明書(shū)之用，未必為本發(fā)明實(shí)施后的真實(shí)比例與精準(zhǔn)配置，故不應(yīng)就所附的圖式的比例與配置關(guān)系解讀、局限本發(fā)明于實(shí)際實(shí)施上的權(quán)利范圍，合先敘明。

請(qǐng)參閱圖1，其為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的第一實(shí)施例繪制的電路布局圖。如圖所示，本發(fā)明的雙模穩(wěn)壓器電路1具有兩種穩(wěn)壓器架構(gòu)，分別為切換式降壓穩(wěn)壓器架構(gòu)以及線性穩(wěn)壓器架構(gòu)。切換式降壓穩(wěn)壓器架構(gòu)包含PWM比較器PWM COMP、控制電路100、起停式比較器On_Time COMP、漣波同步器(Ripple Synchronizer,RS)、上橋MOSFET(后稱(chēng)PMOS_SW)以及下橋MOSFET(后稱(chēng)NMOS_SW)。其中，PMOS_SW的源極連接于輸入電壓源VIN，PMOS_SW的漏極與NMOS_SW的源極連接，并連接于第一輸出端VSW，而NMOS_SW的漏極接地。此外，PWM比較器PWM COMP的第一輸入端連接于參考電壓VREF，另一端通過(guò)漣波同步器RS連接至第二輸出端VOUT，依據(jù)所感測(cè)到的第二輸出端VOUT的電壓變動(dòng)，將PMOS_SW及NMOS_SW開(kāi)啟和關(guān)閉。此架構(gòu)有時(shí)會(huì)稱(chēng)為“漣波穩(wěn)壓器”或“起停式控制器”，因?yàn)闀?huì)持續(xù)來(lái)回調(diào)整輸出電壓，使其稍微高出或低于設(shè)定點(diǎn)。

本發(fā)明中，切換式降壓穩(wěn)壓器架構(gòu)中的控制電路100可為PWM/PFM邏輯控制電路，其能在預(yù)設(shè)的電流閾值下從脈寬調(diào)制(PWM)調(diào)節(jié)方法切換至脈沖頻率調(diào)制 (PFM)技術(shù)，藉此提升低負(fù)載時(shí)的效率，其中，PFM技術(shù)可采用恒定工作周期，然后對(duì)方波頻率進(jìn)行調(diào)制以達(dá)到調(diào)節(jié)效果。還可通過(guò)起停式比較器On_Time COMP達(dá)成恒定導(dǎo)通時(shí)間或恒定非導(dǎo)通時(shí)間控制，通過(guò)控制端控制切換式降壓穩(wěn)壓器架構(gòu)。

另一方面，雙模穩(wěn)壓器電路1的線性穩(wěn)壓器架構(gòu)可包含調(diào)整晶體管PMOS_LDO及控制調(diào)整晶體管PMOS_LDO的誤差放大器GM LDO構(gòu)成。如圖1所示，調(diào)整晶體管PMOS_LDO是一個(gè)P通道的MOSFET，調(diào)整晶體管PMOS_LDO的源極與輸入電壓源VIN相連，而漏極與第二輸出端VOUT相連。其中，誤差放大器GM LDO通過(guò)控制調(diào)整晶體管PMOS_LDO的柵極電壓來(lái)調(diào)節(jié)輸出電壓，當(dāng)負(fù)載增加或輸入電壓源VIN降低導(dǎo)致輸出電壓下降時(shí)，誤差放大器GM LDO將拉低相對(duì)于源極的柵極電壓，這便增加了調(diào)整晶體管PMOS_LDO的傳導(dǎo)水準(zhǔn)，輸出電壓就會(huì)再次上升到原來(lái)的穩(wěn)定電壓上。這種線性調(diào)節(jié)方式能提供精確、沒(méi)有噪聲的輸出電壓，能對(duì)負(fù)載的改變做出快速的回應(yīng)。因此，線性穩(wěn)壓器架構(gòu)的主要優(yōu)勢(shì)就在于其簡(jiǎn)單性，很低的使用成本和噪聲，以及快速的回應(yīng)能力。

然而，目前的架構(gòu)尚無(wú)法檢測(cè)外部電路所接為切換式電源形式還是線性穩(wěn)壓形式，而誤接可能導(dǎo)致電流過(guò)大造成的系統(tǒng)毀損，因此，為了檢測(cè)外部電路是否為切換式降壓穩(wěn)壓器形式，亦即，是否在第一輸出端VSW及第二輸出端VOUT之間存在電感，本發(fā)明的雙模穩(wěn)壓器電路1需要配置有檢測(cè)電路。其中，檢測(cè)電路包含邏輯電路102及比較器104。其中，比較器104的第一輸入端連接于第一輸出端VSW，第二輸入端連接于第二輸出端VOUT，其用于比較兩者之間的電壓。邏輯電路102與比較器104的輸出端連接，用于接收比較器104輸出的信號(hào)。此外，邏輯電路102還分別連接至控制電路100以及誤差放大器GM LDO，以根據(jù)比較器104輸出的信號(hào)來(lái)控制雙模穩(wěn)壓器電路1的運(yùn)作模式，細(xì)節(jié)將在下文中參考附圖描述。

請(qǐng)參考圖2A-圖2B，其分別為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的第二實(shí)施例繪制的切換式降壓穩(wěn)壓器模式及線性穩(wěn)壓器模式的電路布局圖。如圖2A及圖2B所示，雙模穩(wěn)壓器電路2的架構(gòu)與前述實(shí)施例相同。當(dāng)雙模穩(wěn)壓器電路2外接切換式降壓穩(wěn)壓器形式的外部電路，第一輸出端VSW與第二輸出端VOUT之間存在電感L，且第二輸出端VOUT與接地端GND之間還連接電容C。

首先，在向第一輸出端VSW與第二輸出端VOUT輸出輸出電壓前，邏輯電路202控制控制電路200在一短暫時(shí)間內(nèi)使NMOS_SW導(dǎo)通，PMOS_SW關(guān)斷，第一 輸出端VSW的電位將會(huì)降至接地電位。邏輯電路202接著控制控制電路100將NMOS_SW及PMOS_SW關(guān)斷，第一輸出端VSW維持在接地電位。此時(shí)，為了測(cè)試電流是否可從第二輸出端VOUT流至第一輸出端VSW，邏輯電路202控制誤差放大器GM LDO使調(diào)整晶體管PMOS_LDO導(dǎo)通，輸入電壓源VIN通過(guò)調(diào)整晶體管PMOS_LDO輸入，使第二輸入端VOUT電位上升。

此時(shí)，由于電感L存在于第一輸出端VSW及第二輸出端VOUT之間，導(dǎo)致該處形同短路，因此，第一輸出端VSW的電位會(huì)等于第二輸出端VOUT的電位。比較器204比較出第一輸出端VSW及第二輸出端VOUT的電位相等，并輸出信號(hào)至邏輯電路204，此時(shí)邏輯電路202可選擇性的控制誤差放大器GM LDO關(guān)閉，控制電路200開(kāi)啟，進(jìn)入切換式降壓穩(wěn)壓器模式，在切換式降壓穩(wěn)壓器模式中，控制電路200控制PMOS_SW導(dǎo)通，NMOS_SW關(guān)斷，輸入電壓源VIN通過(guò)PMOS_SW向第一輸出端VSW輸出電壓，或邏輯電路可控制誤差放大器GM LDO開(kāi)啟，控制電路200關(guān)閉，進(jìn)入線性穩(wěn)壓器模式。在線性穩(wěn)壓器模式中，控制電路200控制PMOS_SW及NMOS_SW均關(guān)斷，而誤差放大器GM LDO控制調(diào)整晶體管PMOS_LDO導(dǎo)通，輸入電壓源VIN通過(guò)調(diào)整晶體管PMOS_LDO向第二輸出端VOUT輸出電壓。

反之，若外接雙模穩(wěn)壓器電路2的外部電路為線性穩(wěn)壓器形式，亦即如圖2B所示，第一輸出端VSW及第二輸出端VOUT之間不存在電感L，且形同開(kāi)路的情況下，即便邏輯電路102控制誤差放大器GM LDO使調(diào)整晶體管PMOS_LDO導(dǎo)通，輸入電壓源VIN通過(guò)調(diào)整晶體管PMOS_LDO輸入，使第二輸入端VOUT電位上升，第一輸出端VSW的電位并不會(huì)隨之上升而維持接地，此時(shí)，比較器204比較出第一輸出端VSW及第二輸出端VOUT的電位差為第二輸出端VOUT的電位，因此比較器輸出信號(hào)至邏輯電路204，邏輯電路控制誤差放大器GM LDO開(kāi)啟，控制電路200關(guān)閉，進(jìn)入線性穩(wěn)壓器模式。其中，控制電路200控制PMOS_SW及NMOS_SW均關(guān)斷，而誤差放大器GM LDO控制調(diào)整晶體管PMOS_LDO導(dǎo)通，輸入電壓源VIN通過(guò)調(diào)整晶體管PMOS_LDO向第二輸出端VOUT輸出電壓。

為此，本發(fā)明的雙模穩(wěn)壓器電路可檢測(cè)外部電路的形式，并采用非共用且獨(dú)立的切換式降壓穩(wěn)壓器架構(gòu)及線性穩(wěn)壓器架構(gòu)，且當(dāng)外部電路為線性穩(wěn)壓器形式時(shí)，第一輸出端VSW與第二輸出端VOUT之間不需存在元件，亦無(wú)需在電路啟動(dòng)前消耗額外時(shí)間進(jìn)行檢測(cè)。

請(qǐng)參考圖3，其為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的第三實(shí)施例繪制的電路布局圖。如圖3所示，雙模穩(wěn)壓器電路3與前述實(shí)施例不同之處在于，比較器304的第二輸出端并非連接第二輸出端VOUT，而是連接于另一參考電壓VREF。通過(guò)調(diào)整參考電壓VREF的大小，除了可在向第一輸出端VSW與第二輸出端VOUT輸出輸出電壓前，檢測(cè)第一輸出端VSW的電位與第二輸出端VOUT的電位是否相等之外，亦可以檢測(cè)第一輸出端VSW的電位是否大于其他介于0至VOUT之間的電壓。若比較器304可檢測(cè)第一輸出端VSW的電位是否大于0，則在前述檢測(cè)步驟中，無(wú)須等到第一輸出端VSW的電位上升至第二輸出端VOUT的電位，便可預(yù)先判斷出外部電路的形式，可進(jìn)一步提升切換至切換式降壓穩(wěn)壓器模式所需的時(shí)間。

舉例而言，當(dāng)?shù)诙敵龆薞OUT的電位為1.2V，可設(shè)置0.6V的參考電壓VREF，因此，當(dāng)?shù)谝惠敵龆薞SW的電位上升至0.6V，比較器304比較后輸出信號(hào)至邏輯電路302，雙模穩(wěn)壓器電路3可快速切換至切換式降壓穩(wěn)壓器模式，而無(wú)須等待第一輸出端VSW的電位上升至1.2V。

請(qǐng)一并參考圖4及圖5，其分別為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的第四實(shí)施例及第五實(shí)施例繪制的電路布局圖。其中，圖4及圖5的雙模穩(wěn)壓器電路與前述實(shí)施例類(lèi)似，故省略重復(fù)敘述。不同之處在于，雙模穩(wěn)壓器電路進(jìn)一步包含選擇電路部分，其包含第一開(kāi)關(guān)至第四開(kāi)關(guān)S1至S4。其中，第一開(kāi)關(guān)S1設(shè)置在PMOS_SW的柵極與調(diào)整晶體管PMOS_LDO的柵極之間，第二開(kāi)關(guān)S2設(shè)置在誤差放大器GM LDO與調(diào)整晶體管PMOS_LDO的柵極之間，第三開(kāi)關(guān)S3設(shè)置在第一輸出端VSW與調(diào)整晶體管PMOS_LDO的漏極之間，而第四晶體管設(shè)置在調(diào)整晶體管PMOS_LDO的漏極與第二輸出端VOUT之間，且邏輯電路402進(jìn)一步連接至第一開(kāi)關(guān)至第四開(kāi)關(guān)S1至S4的控制端，以控制第一開(kāi)關(guān)至第四開(kāi)關(guān)S1至S4在導(dǎo)通及關(guān)斷之間切換。如圖4所示，當(dāng)雙模穩(wěn)壓器電路檢測(cè)到電感存在，而可選擇性的切換至切換式降壓穩(wěn)壓器模式以及線性穩(wěn)壓器模式下運(yùn)作。在切換式降壓穩(wěn)壓器模式時(shí)，邏輯電路402控制第一開(kāi)關(guān)S1導(dǎo)通，第二開(kāi)關(guān)S2關(guān)斷，第三開(kāi)關(guān)S3導(dǎo)通，第四開(kāi)關(guān)S4關(guān)斷，此時(shí)，PMOS_SW與調(diào)整晶體管PMOS_LDO對(duì)輸入電壓源VIN及第一輸出端VSW而言處在并聯(lián)狀態(tài)，因此，PMOS_SW與調(diào)整晶體管PMOS_LDO形成的等效電阻小于PMOS_SW的導(dǎo)通電阻，因此可降低導(dǎo)通電阻造成的壓降。而切換至線性穩(wěn)壓器模式運(yùn)作時(shí)，邏輯電路402控制第一開(kāi)關(guān)S1導(dǎo)通，第二開(kāi)關(guān)S2導(dǎo)通，第三開(kāi)關(guān)S3導(dǎo)通，第四開(kāi)關(guān)S4導(dǎo)通， 此時(shí)，PMOS_SW與調(diào)整晶體管PMOS_LDO對(duì)輸入電壓源VIN及第二輸出端VOUT而言處在并聯(lián)狀態(tài)，因此，PMOS_SW與調(diào)整晶體管PMOS_LDO形成的等效電阻小于調(diào)整晶體管PMOS_LDO的導(dǎo)通電阻，因此亦可降低導(dǎo)通電阻造成的壓降。

再者，如圖5所示，當(dāng)雙模穩(wěn)壓器電路檢測(cè)不到電感存在，而只能切換至線性穩(wěn)壓器模式運(yùn)作時(shí)，類(lèi)似的，邏輯電路402控制第一開(kāi)關(guān)S1導(dǎo)通，第二開(kāi)關(guān)S2導(dǎo)通，第三開(kāi)關(guān)S3導(dǎo)通，第四開(kāi)關(guān)S4導(dǎo)通，此時(shí)，PMOS_SW與調(diào)整晶體管PMOS_LDO對(duì)輸入電壓源VIN及第二輸出端VOUT而言處在并聯(lián)狀態(tài)，因此，PMOS_SW與調(diào)整晶體管PMOS_LDO形成的等效電阻小于調(diào)整晶體管PMOS_LDO的導(dǎo)通電阻，因此亦可降低導(dǎo)通電阻造成的壓降。

請(qǐng)參考圖6，為根據(jù)本發(fā)明的雙模穩(wěn)壓器電路的操作實(shí)施例繪制的流程圖。如圖6所示，本發(fā)明還提供一種雙模穩(wěn)壓方法，其適用于前述的雙模穩(wěn)壓器電路，包含下列步驟：

步驟S601：開(kāi)啟雙模穩(wěn)壓器電路電源；

步驟S602：邏輯電路控制控制電路，在一短暫時(shí)間內(nèi)，使下橋MOSFET(NMOS_SW)導(dǎo)通，上橋MOSFET(PMOS_SW)關(guān)斷，因此，第一輸出端VSW的電位降至接地端的電位；

步驟S603：邏輯電路控制控制電路，使下橋MOSFET(NMOS_SW)及上橋MOSFET(PMOS_SW)關(guān)斷，第一輸出端VSW的電位維持在接地端的電位；

步驟S604：邏輯電路控制誤差放大器，使調(diào)整晶體管PMOS_LDO導(dǎo)通，輸入電壓源VIN通過(guò)調(diào)整晶體管PMOS_LDO向第二輸出端VOUT輸入電壓；

步驟S605：檢測(cè)電路檢測(cè)第一輸出端VSW的電位是否維持接地，具體而言，通過(guò)前述比較器比較第一輸出端VSW與第二輸出端VOUT的電位，或?qū)⒌谝惠敵龆薞SW的電位與所設(shè)定的參考電壓VREF進(jìn)行比較，來(lái)判斷第一輸出端VSW的電位是否維持接地，若是，代表電感不存在，外部電路為線性穩(wěn)壓器形式，進(jìn)入步驟S606，進(jìn)入前述的線性穩(wěn)壓器模式；若否，代表電感存在，因此可在切換式降壓穩(wěn)壓器模式以及線性穩(wěn)壓器模式下運(yùn)作，因此，可進(jìn)入步驟S607，進(jìn)入前述的切換式降壓穩(wěn)壓器模式，亦可進(jìn)入步驟S606，進(jìn)入前述的線性穩(wěn)壓器模式；

步驟S608：可選的，邏輯電路控制選擇電路使調(diào)整晶體管PMOS_LDO與PMOS_SW處于并聯(lián)，邏輯電路的控制方法已在圖4及圖5中描述，省略其重復(fù)敘述。

綜上所述，本發(fā)明的雙模穩(wěn)壓器電路可檢測(cè)外部電路的形式，并采用非共用且獨(dú)立的切換式降壓穩(wěn)壓器架構(gòu)及線性穩(wěn)壓器架構(gòu)，并根據(jù)電感的存在與否，在切換式降壓穩(wěn)壓器模式及線性穩(wěn)壓器模式之間切換。當(dāng)外部電路為線性穩(wěn)壓器形式時(shí)，第一輸出端VSW與第二輸出端VOUT之間不需存在元件，亦無(wú)需在電路啟動(dòng)前消耗額外時(shí)間進(jìn)行檢測(cè)。此外，通過(guò)參考電壓與選擇電路的設(shè)計(jì)，可進(jìn)一步提升切換至切換式降壓穩(wěn)壓器模式的速度，且可利用未使用的調(diào)整晶體管或上橋MOSFET來(lái)降低導(dǎo)通電阻造成的壓降。