本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種帶隙基準電路。

背景技術(shù)：

帶隙基準電路具有低溫度系數(shù)、低電源電壓以及可與標準cmos工藝兼容等優(yōu)點，被廣泛應(yīng)用于數(shù)/模轉(zhuǎn)換、模/數(shù)轉(zhuǎn)換、存儲器以及開關(guān)電源等數(shù)模混合電路系統(tǒng)中。帶隙基準電路輸出電壓的穩(wěn)定性以及抗噪聲能力是影響各種應(yīng)用系統(tǒng)精度的關(guān)鍵因素，隨著應(yīng)用系統(tǒng)精度的提高，對帶隙基準電路的溫度、電壓和工藝的穩(wěn)定性要求也越來越高。

帶隙基準電路的工作原理是根據(jù)硅材料的帶隙電壓與溫度無關(guān)的特性，利用雙極型晶體管的基極-發(fā)射極電壓的負溫度系數(shù)與不同電流密度下兩個雙極型晶體管基極-發(fā)射極電壓的差值的正溫度系數(shù)相互補償，使輸出的電壓達到很低的溫度漂移。

現(xiàn)有技術(shù)中的帶隙基準電路參考圖1中所示，包括產(chǎn)生單元1、啟動單元2以及輸出單元3，當運算放大器的輸出端n3的電壓v3為高電位時，運算放大器的輸入端n1、n2的電壓v1、v2為低電位，運算放大器不能正常工作，使得產(chǎn)生單元1不能啟動，因此，產(chǎn)生單元1需要連接啟動單元2，用于在放大器不能正常工作時啟動產(chǎn)生單元1。啟動單元2包括晶體管m3、m4、m5和m6，當輸出端n3的電壓v3為高電位時，晶體管m5、m6打開，將晶體管m3的柵極電位拉低，使得晶體管m3打開，輸入端n2的電壓v2隨之升高，運算放大器開始工作，使得輸出端n3的電壓v3下降，輸入端n1的電壓v1上升，最終運算放大器的輸入端n1、n2的電壓v1、v2以及輸出端n3的電壓v3達到穩(wěn)定，產(chǎn)生單元1啟動，并通過輸出單元3中的晶體管m6的漏極連接的輸出端out輸出參考電壓vref。

圖2為圖1中的帶隙基準電路的溫度特性曲線，其中，橫坐標為帶隙基準 電路的工作溫度，縱坐標為輸出的參考電壓vref，從圖中可以看出，隨著工作溫度的變化，帶隙基準電路的參考電壓vref變化很小，為526μv。

圖3為圖1中的帶隙基準電路的仿真圖，分別包括對v1、v2、v3、vref的電壓與時間的關(guān)系，v1、v2達到穩(wěn)定所需要的時間為1.07μs，vref達到穩(wěn)定所需要的時間為2μs。

結(jié)合上述分析可知，現(xiàn)有技術(shù)中對帶隙基準電路的啟動還存在改進的空間。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于，提供一種帶隙基準電路，解決現(xiàn)有技術(shù)中的帶隙基準電路的啟動速率慢的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種帶隙基準電路，包括產(chǎn)生單元、啟動單元和輸出單元：

所述產(chǎn)生單元包括一運算放大器，所述運算放大器包括第一輸入端、第二輸入端和輸出端；

所述啟動單元包括一反相器、第一反饋支路以及第二反饋支路，所述反相器的輸入端連接所述運算放大器的輸出端，所述第一反饋支路連接所述反相器的輸出端、所述運算放大器的輸出端以及所述運算放大器的第一輸入端，所述第二反饋支路連接所述反相器的輸出端、所述運算放大器的輸出端以及所述運算放大器的第二輸入端；

所述輸出單元連接所述運算放大器的輸出端，并輸出一參考電壓。

可選的，所述產(chǎn)生單元還包括第一pmos晶體管、第二pmos晶體管、第一三極管以及第二三極管，所述第一pmos晶體管的柵極連接所述運算放大器的輸出端，源極連接第一電源端，漏極連接所述運算放大器的第一輸入端，所述第二pmos晶體管的柵極連接所述運算放大器的輸出端，源極連接所述第一電源端，漏極連接所述運算放大器的第二輸入端，所述第一三極管的發(fā)射極連接所述第一輸入端，集電極和基極連接第二電源端，所述第二三極管的發(fā)射極連接所述第二輸入端，集電極和基極連接第二電源端。

可選的，所述運算放大器的第一輸入端與所述第一三極管的發(fā)射極之間連接一第一電阻。

可選的，所述運算放大器的第一輸入端與所述第二電源端之間連接一第二電阻。

可選的，所述運算放大器的第二輸入端與所述第二電源端之間連接一第三電阻。

可選的，所述第一三極管為pnp三極管，所述第二三極管為pnp三極管。

可選的，所述第一電源端為所述帶隙基準電路的工作電壓，第二電源端為接地端。

可選的，所述第一反饋支路包括一第三pmos晶體管，所述第三pmos晶體管的柵極連接所述反相器的輸出端，源極連接所述運算放大器的輸出端，漏極連接所述運算放大器的第一輸入端。

可選的，所述第二反饋支路包括一第四pmos晶體管，所述第四pmos晶體管的柵極連接所述反相器的輸出端，源極連接所述運算放大器的輸出端，漏極連接所述運算放大器的第二輸入端。

可選的，所述輸出單元包括一第五pmos晶體管，所述第五pmos晶體管的柵極連接所述運算放大器的輸出端，源極連接第一電源端，漏極連接帶隙基準電壓的輸出端。

可選的，所述第五pmos晶體管的漏極與所述第二電源端之間連接一第四電阻。

可選的，所述反相器包括第六pmos晶體管和第一nmos晶體管，所述第六nmos晶體管的柵極連接所述運算放大器的輸出端，源極連接所述第一電源端，漏極連接所述第一nmos晶體管的源極，所述第一nmos晶體管的柵極連接所述運算放大器的輸出端，漏極連接所述第二電源端。

本發(fā)明的帶隙基準電路，啟動單元中包括反相器、第一反饋支路和第二反饋支路，運算放大器的第一輸入端、第二輸入端為低電位，輸出端為高電位，使得運算放大器不能正常工作時，運算放大器的輸出端的高電位經(jīng)過反相器轉(zhuǎn)換為低電位，使得第一反饋支路和第二反饋支路均開啟，第一輸入端、第二輸入端的電位均上升，使得運算放大器工作，運算放大器的輸出端的電位逐漸下降，從而使得輸出單元開啟，輸出參考電壓。本發(fā)明中，帶隙基準電路的結(jié)構(gòu)簡單，并且，第一反饋支路和第二反饋支路使得第一輸入端和第二輸入端的電 壓同時上升，加快了產(chǎn)生單元的啟動時間。

附圖說明

圖1為現(xiàn)有技術(shù)中的帶隙基準電路的電路示意圖；

圖2為現(xiàn)有技術(shù)中的帶隙基準電路的溫度仿真圖示意圖；

圖3為現(xiàn)有技術(shù)中的帶隙基準電路的仿真圖示意圖；

圖4為本發(fā)明一實施例中的帶隙基準電路的電路示意圖；

圖5為本發(fā)明一實施例中的帶隙基準電路的溫度仿真圖示意圖；

圖6為本發(fā)明一實施例中的帶隙基準電路的仿真圖示意圖。

具體實施方式

下面將結(jié)合示意圖對本發(fā)明的帶隙基準電路進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。

本發(fā)明的核心思想在于，提供一種帶隙基準電路，包括產(chǎn)生單元、啟動單元以及輸出單元。啟動單元中包括反相器、第一反饋支路和第二反饋支路，運算放大器的第一輸入端、第二輸入端為低電位，輸出端為高電位，使得運算放大器不能正常工作時，運算放大器的輸出端的高電位經(jīng)過反相器轉(zhuǎn)換為低電位，使得第一反饋支路和第二反饋支路均開啟，使得第一輸入端、第二輸入端的電位均上升，使得運算放大器工作，運算放大器的輸出端的電位逐漸下降，從而使得輸出單元開啟，輸出參考電壓。

以下結(jié)合圖3～圖6對本發(fā)明的帶隙基準電路進行詳細的描述。參考圖3所示，本發(fā)明的帶隙基準電路包括依次連接的產(chǎn)生單元10、啟動單元20以及輸出單元30。

所述產(chǎn)生單元10包括一運算放大器11，所述運算放大器11包括第一輸入端n11、第二輸入端n12和輸出端n13，運算放大器11本身的反饋使得第一輸入端n11、第二輸入端n12和輸出端n13的電壓維持穩(wěn)定狀態(tài)。所述產(chǎn)生單元10還包括第一pmos晶體管mp1、第二pmos晶體管mp2、第一三極管q1、 第二三極管q2、第一電阻r1、第二電阻r2以及第三電阻r3。其中，所述第一pmos晶體管mp1的柵極連接所述運算放大器11的輸出端n13，源極連接第一電源端vdd，漏極連接所述運算放大器11的第一輸入端n11，所述第二pmos晶體管mp2的柵極連接所述運算放大器11的輸出端n13，源極連接所述第一電源端vdd，漏極連接所述運算放大器11的第二輸入端n12，所述第一三極管q1的發(fā)射極連接所述第一輸入端n11，集電極和基極連接第二電源端gnd，所述第二三極管q2的發(fā)射極連接所述第二輸入端gnd，集電極和基極連接第二電源端gnd。第一電阻r1連接于所述運算放大器11的第一輸入端n11與所述第一三極管q1的發(fā)射極之間，第二電阻r2連接所述運算放大器11的第一輸入端n11與所述第二電源端gnd之間，第三電阻r3連接所述運算放大器11的第二輸入端n12與所述第二電源端gnd之間。在本實施例中，第一電源端vdd為帶隙基準電路的工作電路，第二電源端gnd為接地端。需要說明的是，所述第一三極管q1為pnp三極管。所述第二三極管q2為pnp三極管，產(chǎn)生單元10根據(jù)pnp三極管的基極-發(fā)射極電壓vbe的負溫度系數(shù)與不同電流密度下兩個三極管基極-發(fā)射極電壓vbe的差值的正溫度系數(shù)相互補償，使輸出的電壓達到很低的溫度漂移。

繼續(xù)參考圖4所示，所述啟動單元20包括一反相器21、第一反饋支路和第二反饋支路。所述第一反饋支路22連接所述反相器21的輸出端n14、所述運算放大器11的輸出端n13以及所述運算放大器11的第一輸入端n11，所述第二反饋支路23連接所述反相器21的輸出端n14、所述運算放大器11的輸出端以及所述運算放大器11的第二輸入端n12。

具體的，所述第一反饋支路22包括第三pmos晶體管mp3，第二反饋支路23包括一第四pmos晶體管mp4，所述反相器21的輸入端連接所述運算放大器11的輸出端n13，所述第三pmos晶體管mp3的柵極連接所述反相器21的輸出端n14，源極連接所述運算放大器11的輸出端n13，漏極連接所述運算放大器11的第一輸入端n11，所述第四pmos晶體管mp4的柵極連接所述反相器21的輸出端n14，源極連接所述運算放大器11的輸出端n13，漏極連接所述運算放大器11的第二輸入端n12。在本發(fā)明中，第三pmos晶體管mp3和第四pmos晶體管mp4分別連接運算放大器11的第一輸入端n11、第二輸入 端n12，作為運算放大器11的兩條反饋通路，從而可以提高運算放大器11的反饋速率，更快的達到穩(wěn)定狀態(tài)。

本實施例中，所述反相器21包括第六pmos晶體管mp6和第一nmos晶體管mn1，所述第六nmos晶體管mp6的柵極連接所述運算放大器11的輸出端n13，源極連接所述第一電源端vdd，漏極連接所述第一nmos晶體管mn1的源極，所述第一nmos晶體管mn1的柵極連接所述運算放大器11的輸出端n13，漏極連接所述第二電源端gnd。反相器21在運算放大器11的輸出端n13為高電位時，控制第三pmos晶體管mp3、第四pmos晶體管mp4的開啟，使得運算放大器11工作。

再次，所述輸出單元30連接所述運算放大器11的輸出端n13，并輸出一參考電壓vref。在本實施例中，所述輸出單元30包括一第五pmos晶體管mp5，所述第五pmos晶體管mp5的柵極連接所述運算放大器11的輸出端n13，源極連接所述第一電源端vdd，漏極連接帶隙基準電壓的輸出端out，輸出端out輸出參考電壓vref。此外，所述第五pmos晶體管mp5的漏極與所述第二電源端gnd之間連接一第四電阻r4。

本發(fā)明的帶隙基準電路的工作原理如下：當運算放大器11的輸出端n13的電壓vp為高電位，第一輸入端n11、第二輸入端n12的電壓vx、vy為低電位時，vp的高電位通過反相器21的轉(zhuǎn)換，反相器21的輸出端n14為低電位，將第三pmos晶體管mp3以及第四pmos晶體管mp4的柵極電位拉低，使得第三pmos晶體管mp3以及第四pmos晶體管mp4開啟，第三pmos晶體管mp3和第四pmos晶體管mp4分別將第一輸入端n11和第二輸入端n12的電壓vx、vy拉高，使得運算放大器11工作，運算放大器11的輸出端n13的電壓通過運算放大器11向第二電源端gnd端放電，輸出端n13的電壓vp下降，經(jīng)過運算放大器11的反饋，使得第一輸入端n11的電壓vx、第二輸入端n12的電壓vy以及輸出端n13的電壓vp達到穩(wěn)定的狀態(tài)，產(chǎn)生電路10啟動。輸出端n13的電壓vp下降，將第五pmos晶體管mp5的柵極電位拉低，使得第五pmos晶體管mp5開啟，輸出參考電壓vref。

相對于現(xiàn)有技術(shù)中帶隙基準電路，本發(fā)明中在運算放大器11包括第三mpos晶體管mp3和第四pmos晶體管mp4兩條反饋通路，增加了第一輸入 端n11的瞬態(tài)正反饋通路，使得運算放大器11更快的達到穩(wěn)定狀態(tài)，從而提高帶隙基準電路的啟動時間。

本發(fā)明的帶隙基準電路的溫度曲線參考圖5中所示，圖5的橫坐標為帶隙基準電路的工作溫度，縱坐標為參考電壓vref，從圖中可以看出，當工作溫度變化時，參考電壓verf的變化較小，為524.7μv。

本發(fā)明的帶隙基準電路中運算放大器11的第一輸入端n11、第二輸入端n12、輸出端n13以及帶隙基準電路的輸出端out的電壓的仿真圖參考圖6中所示，第一輸入端n11的電壓vx達到穩(wěn)定的時間為207.4ns，參考電壓vref達到穩(wěn)定的時間為1.15μs?？梢?，相對于現(xiàn)有技術(shù)中，本發(fā)明的帶隙基準電路達到穩(wěn)定的時間大大縮短。

綜上所述，本發(fā)明的帶隙基準電路，包括產(chǎn)生單元、啟動單元以及輸出單元。啟動單元中包括反相器、第三pmos晶體管以及第四pmos晶體管，運算放大器的第一輸入端、第二輸入端為低電位，輸出端為高電位，使得運算放大器不能正常工作時，運算放大器的輸出端的高電位經(jīng)過反相器轉(zhuǎn)換為低電位，使得第三晶體管、第四晶體管的柵極均為低電位，第三晶體管、第四晶體管均打開，使得第一輸入端、第二輸入端的電位均上升，使得運算放大器工作，運算放大器的輸出端的電位逐漸下降，從而使得輸出單元開啟，輸出參考電壓。。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。