本發(fā)明涉及電路領(lǐng)域，尤其涉及一種低壓差穩(wěn)壓器電路。

背景技術(shù)：

在電子設(shè)備中，電源電壓通常都可能在較大的范圍內(nèi)變化，例如便攜式設(shè)備中的鋰離子電池充足電時(shí)能夠提供4.2伏特的電壓，放電完后僅能提供2.3伏特的電壓，變化范圍很大。而電子設(shè)備的工作電路通常需要穩(wěn)定的電源電壓，因此目前通常在電源的輸出端加入低壓差穩(wěn)壓器(LDO：Low Dropout Regulator)電路，由于低壓差穩(wěn)壓器具有設(shè)定的穩(wěn)壓電壓，其首先將實(shí)際電源電壓轉(zhuǎn)換為所述設(shè)定的穩(wěn)壓電壓，再將轉(zhuǎn)換后的穩(wěn)壓電壓提供給工作電路，這樣就保證了電子設(shè)備的電源電壓變化時(shí)，通過低壓差穩(wěn)壓器提供給工作電路的電壓始終穩(wěn)定。

根據(jù)便攜式設(shè)備的工作狀態(tài)，其工作電路有可能處于低功耗模式，此時(shí)，低壓差穩(wěn)壓器電路本身存在較大的靜態(tài)電流。因此，有必要使得低壓差穩(wěn)壓器電路也進(jìn)入低功耗模式，以減少其所消耗的靜態(tài)電流?，F(xiàn)有技術(shù)中，通常會(huì)在除正常模式使用的低壓差穩(wěn)壓器電路外，再集成僅用于驅(qū)動(dòng)小負(fù)載電流的另一套低功耗低壓差穩(wěn)壓器電路。但是，由于存在正常模式和低功耗兩套低壓差穩(wěn)壓器電路，其存在以下缺點(diǎn)：除需要校準(zhǔn)正常模式的低壓差穩(wěn)壓器外，還需要對(duì)低功耗低壓差穩(wěn)壓器進(jìn)行單獨(dú)校準(zhǔn)，增加了自動(dòng)檢測(cè)系統(tǒng)(ATE)的校準(zhǔn)成本；整個(gè)低壓差穩(wěn)壓器電路在正常模式和低功耗模式之間進(jìn)行切換時(shí)輸出電壓會(huì)發(fā)生跳變；額外的低功耗低壓差穩(wěn)壓器增加了芯片面積。

因此，有必要提出一種新型的低壓差穩(wěn)壓器電路。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是，現(xiàn)有技術(shù)的低壓差穩(wěn)壓器電路的性能不佳。

為解決上述問題，本發(fā)明提供了一種低壓差穩(wěn)壓器電路，所述低壓差穩(wěn)壓器電路包括：誤差放大器電路、緩沖電路、功率放大電路和反饋電路，其 中，所述誤差放大器電路的第一輸入端接入基準(zhǔn)電壓，輸出端連接所述緩沖電路的輸入端；所述功率放大電路的輸入端連接所述緩沖電路的輸出端，輸出端作為所述低壓差穩(wěn)壓器電路的輸出端；所述反饋電路的輸入端連接所述功率放大電路的輸出端，輸出端連接所述誤差放大器電路的第二輸入端；所述誤差放大器電路和所述緩沖電路還適于接入休眠控制信號(hào)，所述休眠控制信號(hào)可以改變所述誤差放大器電路和所述緩沖電路的偏置電流，使得所述低壓差穩(wěn)壓器電路工作在正常模式下或者低功耗模式下。

可選地，所述誤差放大器電路包括：第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第一NMOS晶體管和第二NMOS晶體管，其中，所述第一PMOS晶體管的源極接入第一電壓，漏極連接第二PMOS晶體管和第三PMOS晶體管的源極；所述第二PMOS晶體管的柵極接入所述基準(zhǔn)電壓，作為所述誤差放大器電路的第一輸入端；所述第三PMOS晶體管的柵極連接所述反饋電路的輸出端，作為所述誤差放大器電路的第二輸入端；所述第一NMOS晶體管漏極和柵極連接所述第二PMOS晶體管的漏極，源極連接第二電壓；所述第二NMOS晶體管的漏極、柵極和源極分別連接所述第三PMOS晶體管的漏極、所述第二PMOS晶體管的漏極和所述第二電壓，且所述第二NMOS晶體管的漏極作為所述誤差放大器電路的輸出端。

可選地，所述休眠控制信號(hào)連接所述第一PMOS晶體管的柵極，通過改變所述第一PMOS晶體管的偏置電壓來使得所述誤差放大器電路在低功耗模式下的偏置電流小于正常模式下的偏置電流。

可選地，所述緩沖電路包括：第一開關(guān)、第一電阻、第二電阻、第四PMOS晶體管、第二開關(guān)、第三NMOS晶體管和第四NMOS晶體管，其中，所述第四PMOS晶體管的源極接入第一電壓，柵極和漏極互連且作為所述緩沖電路的輸出端；所述第一開關(guān)的第一端連接所述第一電壓，第二端連接所述第一電阻的第一端；所述第一電阻的第二端連接所述第四PMOS晶體管的漏極，所述第二電阻的第一端和第二端分別連接所述第一電壓和所述第四PMOS晶體管的漏極；所述第二開關(guān)的第一端作為所述緩沖電路的輸入端且連接所述誤差放大器電路的輸出端，第二端連接所述第三NMOS晶體管的柵極；所述第三NMOS晶體管的漏極連接所述第四PMOS晶體管的漏極，源極連接第二 電壓；所述第四NMOS晶體管的漏極、柵極和源極分別連接所述第四PMOS晶體管的漏極、所述第二開關(guān)的第一端和所述第二電壓。

可選地，所述休眠控制信號(hào)適于控制所述第一開關(guān)和所述第二開關(guān)，使得當(dāng)所述低壓差穩(wěn)壓器電路工作在正常模式下時(shí)，所述第一開關(guān)和所述第二開關(guān)閉合，當(dāng)所述低壓差穩(wěn)壓器電路工作在低功耗模式下時(shí)，所述第一開關(guān)和所述第二開關(guān)斷開。

可選地，所述第二電阻的阻值大于所述第一電阻的阻值。

可選地，所述功率放大電路包括第五PMOS晶體管，所述第五PMOS晶體管的柵極作為所述功率放大器的輸入端連接所述緩沖電路的輸出端，源極連接第一電壓，漏極作為所述低壓差穩(wěn)壓器電路的輸出端。

可選地，所述反饋電路包括第三電阻和第四電阻，其中，所述第三電阻的第一端作為所述反饋電路的輸入端連接所述功率放大電路的輸出端；所述第四電阻的第一端與所述第三電阻的第二端連接作為所述反饋電路的輸出端，且與所述誤差放大器電路的第二輸入端連接，所述第四電阻的第二端連接第二電壓。

可選地，所述誤差放大器電路還包括環(huán)路補(bǔ)償電路，所述環(huán)路補(bǔ)償電路包括采樣電路、鏡像電路和第一電容，其中，所述采樣電路包括第六PMOS晶體管，所述第六PMOS晶體管的源極連接第一電壓，柵極作為所述環(huán)路補(bǔ)償電路的輸入端連接所述緩沖電路的輸出端；所述鏡像電路包括第五NMOS晶體管和第六NMOS晶體管，其中，所述第五NMOS晶體管的柵極與第六NMOS晶體管的柵極互連且連接至所述第六PMOS晶體管的漏極，源極連接第二電壓；所述第六NMOS晶體管的漏極連接所述第六PMOS晶體管的漏極，源極連接所述第二電壓；所述第一電容的第一端連接至所述第五NMOS晶體管的漏極，第二端作為所述環(huán)路補(bǔ)償電路的輸出端連接至所述誤差放大器電路的輸出端。

可選地，所述第一電壓為電源電壓，所述第二電壓為負(fù)電源電壓或接地。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明的低壓差穩(wěn)壓器電路包括誤差放大器電路、緩沖電路、功率放大 電路和反饋電路。本發(fā)明中所述誤差放大器電路和所述緩沖電路可以接入休眠控制信號(hào)，所述休眠控制信號(hào)可以改變所述誤差放大器電路和所述緩沖電路的偏置電流，使得所述低壓差穩(wěn)壓器電路工作在正常模式下或者低功耗模式下，實(shí)現(xiàn)休眠功能。

進(jìn)一步地，本發(fā)明實(shí)施例中，所述緩沖電路作為低壓差穩(wěn)壓器電路的第二級(jí)放大，可以提高所述低壓差穩(wěn)壓器的響應(yīng)速度。所述緩沖電路采用NMOS晶體管作為放大管，由于NMOS晶體管所需的電源電壓小于PMOS晶體管的所需的電源電壓，因此，使得本發(fā)明實(shí)施例的低壓差穩(wěn)壓器電路適于滿足更低的V_DD輸入電壓的應(yīng)用場(chǎng)景。

進(jìn)一步地，當(dāng)休眠控制信號(hào)控制所述緩沖電路處于低功耗模式下時(shí)，所述第二開關(guān)斷開，即所述第三NMOS晶體管從所述緩沖電路的輸入斷開，減少了所述緩沖電路輸入驅(qū)動(dòng)管的面積，降低了緩沖電路的增益和帶寬，增加了所述低壓差穩(wěn)壓器環(huán)路整體的穩(wěn)定性。模式切換時(shí)，所述低壓差穩(wěn)壓器電路輸出的跳變小，精度高。

進(jìn)一步地，本發(fā)明實(shí)施例的低壓差穩(wěn)壓器電路還具有由采樣電路，鏡像電路和第一電容構(gòu)成的環(huán)路補(bǔ)償電路，具有零極點(diǎn)跟隨功能。

附圖說明

圖1是本發(fā)明一實(shí)施例的低壓差穩(wěn)壓器電路的結(jié)構(gòu)框圖。

圖2是本發(fā)明一實(shí)施例的低壓差穩(wěn)壓器電路的電路結(jié)構(gòu)示意圖；

圖3是本發(fā)明一實(shí)施例的誤差比較器電路的電路結(jié)構(gòu)示意圖；

圖4是本發(fā)明一實(shí)施例的緩沖電路的電路結(jié)構(gòu)示意圖。

具體實(shí)施方式

由背景技術(shù)可知，現(xiàn)有技術(shù)的低壓差穩(wěn)壓器電路性能不佳。

本發(fā)明實(shí)施例提供了一種具有休眠模式的低壓差穩(wěn)壓器電路，包括誤差放大器電路、緩沖電路、功率放大電路和反饋電路。所述誤差放大器電路通過比較基準(zhǔn)電壓和所述反饋電路對(duì)輸出電壓的分壓，再通過所述功率放大電路輸出穩(wěn)定的輸出電壓，所述緩沖電路位于所述誤差放大器電路和所述功率 放大電路之間，可以提高整個(gè)低壓差穩(wěn)壓器電路的響應(yīng)速度。本發(fā)明中，所述誤差放大器電路和所述緩沖電路還適于接入休眠控制信號(hào)，所述休眠控制信號(hào)可以改變所述誤差放大器電路和所述緩沖電路的偏置電流，使得所述低壓差穩(wěn)壓器電路工作在正常模式下或者低功耗模式下。

因此，本發(fā)明的低壓差穩(wěn)壓器電路中，通過休眠控制信號(hào)控制所述誤差放大器電路和所述緩沖電路的偏置電流，可以減小所述低壓差穩(wěn)壓器電路的靜態(tài)電流，使得所述低壓差穩(wěn)壓器電路處于低功耗(休眠)模式。此外，由于所述低壓差穩(wěn)壓器電路的低功耗模式和正常模式大部分利用同一套硬件，節(jié)省了芯片面積和自動(dòng)測(cè)試成本。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

需要說明的是，提供這些附圖的目的是有助于理解本發(fā)明的實(shí)施例，而不應(yīng)解釋為對(duì)本發(fā)明的不當(dāng)?shù)南拗?。為了更清楚起見，圖中所示尺寸并未按比例繪制，可能會(huì)做放大、縮小或其他改變。

參考圖1，圖1示出了本發(fā)明一實(shí)施例的低壓差穩(wěn)壓器電路的結(jié)構(gòu)示意圖。所述低壓差穩(wěn)壓器電路包括：誤差放大器電路110、緩沖電路120、功率放大電路130和反饋電路140，其中，所述誤差放大器電路110的第一輸入端接入基準(zhǔn)電壓V_REF，輸出端連接所述緩沖電路120的輸入端；所述功率放大電路130的輸入端連接所述緩沖電路120的輸出端，輸出端作為所述低壓差穩(wěn)壓器電路的輸出端V_OUT；所述反饋電路140的輸入端連接所述功率放大電路130的輸出端，輸出端輸出反饋電壓V_FB并連接至所述誤差放大器電路110的第二輸入端；所述誤差放大器電路110和所述緩沖電路120還適于接入休眠控制信號(hào)，所述休眠控制信號(hào)可以改變所述誤差放大器電路110和所述緩沖電路120的偏置電流，使得所述低壓差穩(wěn)壓器電路工作在正常模式下或者低功耗模式下。

在一實(shí)施例中，上述低壓差穩(wěn)壓器電路可以用于移動(dòng)通信終端中。具體地，移動(dòng)通信終端的電源電壓經(jīng)過BUCK降壓式變換電路降壓后，BUCK輸出較低的電壓到所述低壓差穩(wěn)壓器電路，所述低壓差穩(wěn)壓器電路再經(jīng)過穩(wěn)壓整流后提供給數(shù)字基帶(DBB：Digital Baseband)。在一具體實(shí)施例中，所述 移動(dòng)通信終端的電源電壓可以為4V，經(jīng)過所述BUCK電路降壓后，輸出1.5V電壓到所述低壓差穩(wěn)壓器電路，經(jīng)所述低壓差穩(wěn)壓器電路穩(wěn)壓整流后輸出1V的穩(wěn)定電壓到DBB。在其他實(shí)施例中，以上各電壓會(huì)有不同，本發(fā)明對(duì)此不作限定。

但需要說明的，本發(fā)明實(shí)施例的低壓差穩(wěn)壓器電路可以在低電源電壓輸入(例如，1.5V)的要求下工作。因此，特別適于電源電壓經(jīng)過BULK降壓后，再經(jīng)過所述低壓差穩(wěn)壓器為DBB供電。

參考圖2，圖2示出了本發(fā)明一具體實(shí)施例的低壓差穩(wěn)壓器電路的結(jié)構(gòu)示意圖。所述低壓差穩(wěn)壓器電路除包括上述的誤差放大器電路110、緩沖電路120、功率放大電路130和反饋電路140外，還包括環(huán)路補(bǔ)償電路(未標(biāo)示)，所述環(huán)路補(bǔ)償電路包括采樣電路、鏡像電路和第一電容。以下對(duì)上述各電路模塊做詳細(xì)說明。

參考圖3，圖3示出了本發(fā)明一實(shí)施例中的誤差放大器電路110的具體結(jié)構(gòu)示意圖。如圖3所示，所述誤差放大器電路110包括第一PMOS晶體管Mp1、第二PMOS晶體管Mp2、第三PMOS晶體管Mp3、第一NMOS晶體管Mn1和第二NMOS晶體管Mn2。

所述第一PMOS晶體管Mp1的源極接入第一電壓V_DD，漏極連接第二PMOS晶體管Mp2的源極和第三PMOS晶體管Mp3的源極；所述第二PMOS晶體管Mp2的柵極接入所述基準(zhǔn)電壓V_REF，作為所述誤差放大器電路110的第一輸入端；所述第三PMOS晶體管Mp3的柵極連接所述反饋電路140的輸出端，作為所述誤差放大器電路110的第二輸入端；所述第一NMOS晶體管Mn1漏極和柵極連接所述第二PMOS晶體管Mp2的漏極，源極連接第二電壓V_SS；所述第二NMOS晶體管Mn2的漏極、柵極和源極分別連接所述第三PMOS晶體管Mp3的漏極、所述第二PMOS晶體管Mp2的漏極和所述第二電壓V_SS，且所述第二NMOS晶體管Mn2的漏極作為所述誤差放大器電路110的輸出端V_{OUT_1}。

本實(shí)施例中，所述基準(zhǔn)電壓V_REF由外部電路提供，用于與反饋電路140輸出的反饋電壓進(jìn)行比較。本實(shí)施例中，所述第一電壓V_DD為電源電壓，所述第二電壓V_SS為負(fù)電源電壓，具體可以根據(jù)所述低壓差穩(wěn)壓器電路的應(yīng)用環(huán)境確 定。例如，所述第一電壓V_DD可以為電源電壓經(jīng)過BUCK電路降壓后的值。在其他實(shí)施例中，所述第二電壓還可以為接地。

本實(shí)施例中，所述第一PMOS晶體管Mp1的柵極用于接入休眠控制信號(hào)V_N/S。所述休眠控制信號(hào)V_N/S通過改變所述第一PMOS晶體管Mp1的偏置電流，來改變所述誤差放大器電路110的偏置電流。通常，為了使所述低壓差穩(wěn)壓器在正常模式下具有較好的負(fù)載跳變瞬態(tài)響應(yīng)性能，正常模式下空載時(shí)，誤差放大器110消耗了所述低壓差穩(wěn)壓器電路的大部分靜態(tài)電流。本實(shí)施例中，通過改變所述第一PMOS晶體管Mp1的偏置電壓，即所述休眠控制信號(hào)V_N/S的變化，可以使得所述誤差放大器電路110在低功耗模式下的偏置電流I_{BIAS_sleep}遠(yuǎn)小于正常模式下的偏置電流I_{BIAS_normal}。例如，在一具體實(shí)施例中，所述休眠控制信號(hào)V_N/S的大小根據(jù)外界工作電路(例如，DBB)的工作狀態(tài)確定，當(dāng)工作電路處于正常工作狀態(tài)時(shí)V_N/S較小，所述第一PMOS晶體管Mp1或者所述誤差放大器電路110的偏置電流較大，當(dāng)工作電路處于休眠狀態(tài)時(shí)V_N/S較大，所述誤差放大器電路110的偏置電流較小。用于控制所述誤差比較器電路110的所述休眠控制信號(hào)V_N/S可以為模擬電壓信號(hào)。

參考圖4，圖4示出了本發(fā)明實(shí)施例中的緩沖電路120的具體結(jié)構(gòu)示意圖。如圖4所示，所述緩沖電路120包括第一開關(guān)S1、第一電阻R1、第二電阻R2、第四PMOS晶體管Mp4、第二開關(guān)S2、第三NMOS晶體管Mn3和第四NMOS晶體管Mn4。

所述第四PMOS晶體管Mp4的源極接入第一電壓V_DD，柵極和漏極互連且作為所述緩沖電路120的輸出端V_{OUT_2}；所述第一開關(guān)S₁的第一端連接所述第一電壓V_DD，第二端連接所述第一電阻R₁的第一端；所述第一電阻R₁的第二端連接所述第四PMOS晶體管Mp₄的漏極，所述第二電阻R₂的第一端和第二端分別連接所述第一電壓V_DD和所述第四PMOS晶體管Mp₄的漏極；所述第二開關(guān)S₂的第一端作為所述緩沖電路120的輸入端V_{IN_2}且連接所述誤差放大器電路110的輸出端V_{OUT_1}(同時(shí)參考圖3)，第二端連接所述第三NMOS晶體管Mn₃的柵極；所述第三NMOS晶體管Mn₃的漏極連接所述第四PMOS晶體管Mp₄的漏極，源極連接第二電壓V_SS；所述第四NMOS晶體管Mn₄的漏極、柵極和源 極分別連接所述第四PMOS晶體管Mp₄的漏極、所述第二開關(guān)S₂的第一端和所述第二電壓V_SS。

本實(shí)施例中，所述休眠控制信號(hào)V_N/S可以控制所述第一開關(guān)S1和所述第二開關(guān)S2，使得當(dāng)所述低壓差穩(wěn)壓器電路工作在正常模式下時(shí)，所述第一開關(guān)S1和所述第二開關(guān)S2閉合，當(dāng)所述低壓差穩(wěn)壓器電路工作在低功耗模式下時(shí)，所述第一開關(guān)S1和所述第二開關(guān)S2斷開。在一些實(shí)施例中，所述第一開關(guān)S1和所述第二開關(guān)S2可以采用PMOS晶體管實(shí)現(xiàn)，則當(dāng)所述休眠控制信號(hào)V_N/S為低電平時(shí)，所述第一開關(guān)S1和所述第二開關(guān)S2閉合，當(dāng)所述休眠控制信號(hào)V_N/S為高電平時(shí)，所述第一開關(guān)S1和所述第二開關(guān)S2斷開。在其他一些實(shí)施例中，所述第一開關(guān)S1和所述第二開關(guān)S2還可以采用NMOS晶體管來實(shí)現(xiàn)，此時(shí)，當(dāng)所述休眠控制信號(hào)V_N/S為高電平時(shí)，所述第一開關(guān)S1和所述第二開關(guān)S2閉合，當(dāng)所述休眠控制信號(hào)V_N/S為低電平時(shí)，所述第一開關(guān)S1和所述第二開關(guān)S2斷開。用于控制所述第一開關(guān)S1和所述第二開關(guān)S2的所述休眠控制信號(hào)V_N/S可以為數(shù)字信號(hào)。

本實(shí)施例中，所述第二電阻R2的阻值大于所述第一電阻R1的阻值。例如，所述第二電阻R2的阻值為所述第一電阻R1的阻值的N倍，N遠(yuǎn)大于1。由于在所述低壓差穩(wěn)壓器輕載時(shí)，所述緩沖電路120的偏置電流由接在所述低壓V_DD和所述緩沖電路輸出端V_{OUT_2}之間的電阻決定，而中載和重載時(shí)，由M1決定。因此，在低功耗模式下，所述第一開關(guān)S1斷開，接在所述第一電壓V_DD和所述緩沖電路輸出端V_{OUT_2}之間的電阻增大，所述緩沖電路120的偏置電流變?yōu)榈谝婚_關(guān)S1閉合時(shí)的1/(N+1)。

本實(shí)施例中，所述緩沖電路120作為所述低壓差穩(wěn)壓器的第二級(jí)放大，可以提高所述低壓差穩(wěn)壓器的響應(yīng)速度。此外，所述緩沖電路120采用第三NMOS晶體管Mn3和第四NMOS晶體管Mn4作為放大管，由于通常NMOS晶體管所需的電源電壓小于PMOS晶體管的所需的電源電壓，因此，使得本發(fā)明實(shí)施例的低壓差穩(wěn)壓器電路更適于滿足更低的V_DD輸入電壓的應(yīng)用場(chǎng)景。例如，移動(dòng)通信終端的電源電壓經(jīng)過BUCK電路降壓后，輸出1.5V的電壓作為所述低壓差穩(wěn)壓器的電源電壓V_DD。

進(jìn)一步地，本實(shí)施例中，當(dāng)所述休眠控制信號(hào)控制所述緩沖電路120處于低功耗模式下時(shí)，所述第二開關(guān)S2斷開，即所述第三NMOS晶體管Mn3從所述緩沖電路120的輸入斷開，減少了所述緩沖電路120輸入驅(qū)動(dòng)管的面積，降低了緩沖電路120的增益和帶寬，增加了所述低壓差穩(wěn)壓器環(huán)路整體的穩(wěn)定性。總的來說，由于在低功耗模式下，降低了所述誤差放大器電路110的偏置電流，所述誤差放大器電路110的增益有所增加，通過降低所述緩沖電路120的輸入驅(qū)動(dòng)管的面積，降低了所述緩沖電路120的增益，從而保證了環(huán)路的整體增益不變，穩(wěn)定性增加，模式切換時(shí)，所述低壓差穩(wěn)壓器電路輸出的跳變小，精度高。

繼續(xù)參考圖2，圖2中還示出了本實(shí)施例中的功率放大電路130的具體結(jié)構(gòu)示意圖。如圖4所示，所述功率放大電路130包括第五PMOS晶體管Mp5，所述第五PMOS晶體管Mp5的柵極作為所述功率放大器130的輸入端連接所述緩沖電路120的輸出端，源極連接第一電壓V_DD，漏極作為所述低壓差穩(wěn)壓器電路的輸出端V_OUT。具體地，所述第五PMOS晶體管Mp5為功率管(POWER MOS)，面積較大，作為所述低壓差穩(wěn)壓器電路的輸出驅(qū)動(dòng)管。

圖2中還示出了本實(shí)施例中的反饋電路140。如圖2所示，所述反饋電路140包括第三電阻R3和第四電阻R4，其中，所述第三電阻R3的第一端作為所述反饋電路140的輸入端連接所述功率放大電路130的輸出端；所述第四電阻R4的第一端與所述第三電阻R3的第二端連接作為所述反饋電路140的輸出端，且與所述誤差放大器電路110的第二輸入端連接，所述第四電阻R4的第二端連接第二電壓V_SS。

具體地，本實(shí)施例中采用第三電阻R3和第四電阻R4的分壓結(jié)構(gòu)作為反饋電路140，即，所述低壓差穩(wěn)壓器的輸出電壓V_OUT經(jīng)過第三電阻R3和第四電阻R4的分壓后作為反饋電壓V_FB輸入到所述誤差放大器電路120的第二輸入端，所述誤差放大器電路110通過比較基準(zhǔn)電壓VREF和反饋電壓V_FB來達(dá)到穩(wěn)定輸出電壓V_OUT的目的。

本發(fā)明實(shí)施例中的低壓差穩(wěn)壓器還包括了環(huán)路補(bǔ)償電路。具體地，參考圖2，所述環(huán)路補(bǔ)償電路包括采樣電路，鏡像電路和第一電容，其中，所述采樣電路包括第六PMOS晶體管Mp6，所述第六PMOS晶體管Mp6的源極連接第 一電壓V_DD，柵極作為所述環(huán)路補(bǔ)償電路的輸入端連接所述緩沖電路120的輸出端；所述鏡像電路包括第五NMOS晶體管Mn5和第六NMOS晶體管Mn6，其中，所述第五NMOS晶體管Mn5的柵極與第六NMOS晶體管Mn6的柵極互連且連接至所述第六PMOS晶體管Mp6的漏極，源極連接第二電壓V_SS；所述第六NMOS晶體管Mn6的漏極連接所述第六PMOS晶體管Mp6的漏極，源極連接所述第二電壓V_SS；所述第一電容C1的第一端連接至所述第五NMOS晶體管Mn5的漏極，第二端作為所述環(huán)路補(bǔ)償電路的輸出端連接至所述誤差放大器電路110的輸出端。

本實(shí)施例中，所述第六PMOS晶體管Mp6的柵極和作為功率管的第五PMOS晶體管Mp5的柵極均連接至所述緩沖電路120的輸入端，所述第六PMOS晶體管Mp6可以對(duì)第五PMOS晶體管Mp5的電流進(jìn)行采樣。采樣電流經(jīng)過第五NMOS晶體管Mn5和第六NMOS晶體管Mn6組成的鏡像電路后，再由第一電容C1耦合至第二緩沖電路120的輸入端，達(dá)到環(huán)路補(bǔ)償?shù)哪康?。所述環(huán)路補(bǔ)償電路具有零極點(diǎn)跟隨功能，不增加零點(diǎn)電流。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。