高精度的低壓差電壓調(diào)節(jié)器的制造方法
【專利摘要】本實用新型提供一種高精度的低壓差電壓調(diào)節(jié)器，其包括輸出管、分壓電路和依次串聯(lián)于輸入電壓和地之間的電流源和可調(diào)電阻串、誤差放大器和失調(diào)校準電路?？烧{(diào)電阻串包括多個依次串聯(lián)的修調(diào)電阻和與各個修調(diào)電阻并聯(lián)的多個修調(diào)開關(guān)。誤差放大器的第一輸入端與電流源和可調(diào)電阻串的中間節(jié)點相連，其第二輸入端接收分壓電路得到的反饋電壓，其輸出端與輸出管的控制端相連。失調(diào)校準電路的第一輸入端接收參考電壓，其第二輸入端接收反饋電壓，其輸出端與各個修調(diào)開關(guān)的控制端相連。失調(diào)校準電路輸出校準數(shù)據(jù)給各個修調(diào)開關(guān)的控制端，以使得反饋電壓鎖定于基于參考電壓的鎖定范圍內(nèi)。這樣，可以彌補受環(huán)境溫度、環(huán)境濕度、封裝的情況帶來的影響。
【專利說明】高精度的低壓差電壓調(diào)節(jié)器
【【技術(shù)領(lǐng)域】】
[0001]本實用新型涉及電源轉(zhuǎn)換【技術(shù)領(lǐng)域】，特別涉及一種高精度的低壓差電壓調(diào)節(jié)器?！尽颈尘凹夹g(shù)】】
[0002]圖1示出了現(xiàn)有的一種低壓差電壓調(diào)節(jié)器，其包括基準電壓產(chǎn)生電路、誤差放大器EA、輸出管MPl、電阻Rl、電阻R2和輸出電容Co。所述基準電壓產(chǎn)生電路為帶隙(Bandgap)基準電壓電路，可以通過對基準電壓產(chǎn)生電路修調(diào)，來實現(xiàn)對輸出電壓VO的修調(diào)準確。修調(diào)時一般在一定環(huán)境(例如常溫、封裝前、一定濕度下)下進行，但由于其中的誤差放大器EA存在輸入失調(diào)電壓Vos (即其正負端電壓存在一定差異)，而此輸入失調(diào)電壓隨著溫度變化、濕度變化、封裝前后都會產(chǎn)生變化，因此對圖1中的低壓差電壓調(diào)節(jié)器的輸出電壓的精度產(chǎn)生影響，使其偏離目標值。
[0003]因此需要一種改進方案以克服現(xiàn)有中存在的問題。
【實用新型內(nèi)容】
[0004]本實用新型的目的在于提供一種高精度的低壓差電壓調(diào)節(jié)器，其受環(huán)境溫度、環(huán)境濕度、封裝的影響很小。
[0005]為了解決上述問題，本實用新型提供一種低壓差電壓調(diào)節(jié)器，其包括:輸出管，用于將輸入電壓轉(zhuǎn)換成輸出電壓；分壓電路，采樣所述輸出電壓得到反饋電壓；依次串聯(lián)于輸入電壓和地之間的電流源和可調(diào)電阻串，所述可調(diào)電阻串包括多個依次串聯(lián)的修調(diào)電阻和與各個修調(diào)電阻并聯(lián)的多個修調(diào)開關(guān)；誤差放大器，其第一輸入端與電流源和可調(diào)電阻串的中間節(jié)點相連，其第二輸入端與接收所述反饋電壓，其輸出端與輸出管的控制端相連；基準電壓產(chǎn)生電路，其提供參考電壓；失調(diào)校準電路，其第一輸入端接收所述參考電壓，其第二輸入端接收所述反饋電壓，其輸出端與各個修調(diào)開關(guān)的控制端相連，所述失調(diào)校準電路輸出校準數(shù)據(jù)給各個修調(diào)開關(guān)的控制端以控制各個修調(diào)開關(guān)的導(dǎo)通或關(guān)閉，通過控制各個修調(diào)開關(guān)的導(dǎo)通或關(guān)閉使得所述反饋電壓鎖定于基于所述參考電壓的鎖定范圍內(nèi)。
[0006]進一步的，在所述反饋電壓大于所述鎖定范圍的最高電壓時，所述失調(diào)校準電路調(diào)整其輸出的校準數(shù)據(jù)，以使得更多修調(diào)開關(guān)被斷開，更多修調(diào)電阻被真正的串聯(lián)到電阻串中，在所述反饋電壓小于所述鎖定范圍的最低電壓時，所述失調(diào)校準電路調(diào)整其輸出的校準數(shù)據(jù)，以使得更多修調(diào)開關(guān)被導(dǎo)通，更少修調(diào)電阻被真正的串聯(lián)到電阻串中，在所述反饋電壓大于等于所述鎖定范圍的最低電壓且小于等于所述鎖定范圍的最高電壓時，所述失調(diào)校準電路保持其輸出的校準數(shù)據(jù)不變，以保持被導(dǎo)通和斷開的修調(diào)開關(guān)保持不變。
[0007]進一步的，所述鎖定范圍為[VR-Ve，VR]，VR表示參考電壓，Ve表示預(yù)定閾值電壓。
[0008]進一步的，所述失調(diào)校準電路包括運算放大器、儲能電容C11、控制邏輯電路、第一鎖存電路、第二鎖存電路和輸出邏輯電路，所述儲能電容Cll串聯(lián)在所述運算放大器的第二輸入端和地之間，在控制邏輯電路的控制下所述失調(diào)校準電路根據(jù)如下邏輯工作:在第一時段，將所述失調(diào)校準電路的第一輸入端連接至所述運算放大器的第一輸入端，將所述運算放大器的輸出端連接至其第二輸入端，所述運算放大器將其第二輸入端的電壓調(diào)整的與其第一輸入端相同，在第二時段，將所述失調(diào)校準電路的第二輸入端連接至所述運算放大器的第一輸入端，將所述運算放大器的輸出端與其第二輸入端斷開，所述運算放大器比較第一輸入端的電壓和第二輸入端的電壓，并輸出比較信號，在此時段中，第一鎖存電路鎖存所述運算放大器的輸出信號，并輸出給所述輸出邏輯電路；在第三時段，將所述失調(diào)校準電路的第一輸入端連接至所述運算放大器的第一輸入端，將所述運算放大器的輸出端連接至其第二輸入端，所述運算放大器將其第二輸入端的電壓調(diào)整的與其第一輸入端相同，在第四時段，將所述失調(diào)校準電路的第二輸入端經(jīng)過一個電壓為預(yù)定閾值電壓的電壓源連接至所述運算放大器的第一輸入端，將所述運算放大器的輸出端與其第二輸入端斷開，所述運算放大器比較第一輸入端的電壓和第二輸入端的電壓，并輸出比較信號，在此時段中，第二鎖存電路鎖存所述運算放大器的輸出信號，并輸出給所述輸出邏輯電路；所述輸出邏輯電路基于第一鎖存電路和第二鎖存電路的輸出信號輸出所述校準數(shù)據(jù)。
[0009]與現(xiàn)有技術(shù)相比，本實用新型通過設(shè)置失調(diào)校準電路，這樣可以根據(jù)受環(huán)境溫度、環(huán)境濕度、封裝的情況來不斷進行修調(diào)，從而彌補了受環(huán)境溫度、環(huán)境濕度、封裝的情況帶來的影響。
【【專利附圖】

【附圖說明】】
[0010]為了更清楚地說明本實用新型實施例的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0011]圖1為現(xiàn)有的一種典型的低壓差電壓調(diào)節(jié)器的電路示意圖；
[0012]圖2為本實用新型中的低壓差電壓調(diào)節(jié)器在一個實施例中的電路示意圖；
[0013]圖3為圖2中的失調(diào)校準電路在一個實施例中的電路示意圖；和
[0014]圖4為圖3中的失調(diào)校準電路中的各個時鐘控制信號的時序圖。
【【具體實施方式】】
[0015]為使本實用新型的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和【具體實施方式】對本實用新型作進一步詳細的說明。
[0016]此處所稱的“一個實施例”或“實施例”是指可包含于本實用新型至少一個實現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0017]圖2為本實用新型中的低壓差電壓調(diào)節(jié)器200在一個實施例中的電路示意圖。如圖2所示，所述低壓差電壓調(diào)節(jié)器200包括輸出管MP5、輸出電容Cl、分壓電路210、誤差放大器240、失調(diào)校準電路220、基準電壓產(chǎn)生電路230、依次串聯(lián)輸入電壓VIN和地之間的電流源Il和可調(diào)電阻串250。
[0018]所述輸出管MP5用于將輸入電壓VIN轉(zhuǎn)換成輸出電壓VO。所述輸出管MP5為PMOS晶體管，PMOS晶體管的源級接所述輸入電壓VIN，PMOS晶體管的漏極輸出所述輸出電壓V0，PMOS晶體管的柵極為其控制端。所述輸出電容Cl串聯(lián)在輸出電壓VO和地之間。所述分壓電路210包括串聯(lián)在所述輸出管MP5的漏極和地之間的第一分壓電阻Rf I和第二分壓電阻Rf2，第一分壓電阻Rfl和第二分壓電阻Rf2的中間節(jié)點提供反饋電壓FB。
[0019]基準電壓產(chǎn)生電路230其提供參考電壓VR。
[0020]所述可調(diào)電阻串250包括多個依次串聯(lián)的修調(diào)電阻RO-Rn-1和與各個修調(diào)電阻并聯(lián)的多個修調(diào)開關(guān)Sl-Sn-1，η為自然數(shù)。所述電阻串250中有一個修調(diào)電阻Rr未并聯(lián)所述修調(diào)開關(guān)，每個所述修調(diào)開關(guān)Sl-Sn-1都與所述電阻串250中的一個修調(diào)電阻并聯(lián)。在一個修改開關(guān)導(dǎo)通時，與該修改開關(guān)并聯(lián)的修調(diào)電阻將會被從所述電阻串250中去除，在一個修改開關(guān)斷開時，與該修改開關(guān)并聯(lián)的修調(diào)電阻才會被真正的加入所述電阻串250中。電流源Il輸出的電流經(jīng)過電阻串250形成電壓信號VA。通過控制各個修改開關(guān)的導(dǎo)通和關(guān)斷，可以改變所述電壓信號VA的值。
[0021]所述誤差放大器240的第一輸入端與電流源Il和可調(diào)電阻串250的中間節(jié)點相連，其第二輸入端與接收所述反饋電壓FB，其輸出端與輸出管ΜΡ5的控制端相連。
[0022]所述失調(diào)校準電路220的第一輸入端VN接收所述參考電壓VR，其第二輸入端VP接收所述反饋電壓FB，其輸出端與各個修調(diào)開關(guān)的控制端相連。所述失調(diào)校準電路220輸出校準數(shù)據(jù)DO-Dn-1給各個修調(diào)開關(guān)的控制端以控制各個修調(diào)開關(guān)的導(dǎo)通或關(guān)閉，通過控制各個修調(diào)開關(guān)的導(dǎo)通或關(guān)閉使得所述反饋電壓FB鎖定于基于所述參考電壓VR的鎖定范圍內(nèi)。
[0023]在所述反饋電壓FB大于所述鎖定范圍的最高電壓時，所述失調(diào)校準電路220調(diào)整其輸出的校準數(shù)據(jù)，以使得更多修調(diào)開關(guān)被斷開，更多修調(diào)電阻被真正的串聯(lián)到電阻串250中，以調(diào)高所述電壓信號I在所述反饋電壓FB小于所述鎖定范圍的最低電壓時，所述失調(diào)校準電路220調(diào)整其輸出的校準數(shù)據(jù)，以使得更多修調(diào)開關(guān)被導(dǎo)通，更少修調(diào)電阻被真正的串聯(lián)到電阻串250中，以調(diào)高所述電壓信號VA。在所述反饋電壓FB大于等于所述鎖定范圍的最低電壓且小于等于所述鎖定范圍的最高電壓時，所述失調(diào)校準電路220保持其輸出的校準數(shù)據(jù)不變，以保持被導(dǎo)通和斷開的修調(diào)開關(guān)保持不變。
[0024]這樣，基準電壓產(chǎn)生電路230產(chǎn)生準確的參考電壓VR，失調(diào)校準電路220通過對電阻串(由Rr、RO?Rn-1)編程來將低壓差電壓調(diào)節(jié)器的反饋電壓FB校準至基于參考電壓的鎖定范圍內(nèi)。在一個實施例中，所述鎖定范圍為[VR-Ve，VR]，VR表示參考電壓，Ve表示預(yù)定閾值電壓，當(dāng)Ve很小時，反饋電壓FB近似等于參考電壓VR，而此時VA電壓應(yīng)該滿足VA = VR-Vos。其中VA為節(jié)點VA的電壓值，VR為節(jié)點VR的電壓，Vos為誤差放大器EA的輸入偏差電壓。這樣，圖2可以不斷消除誤差放大器EA的輸入偏差的影響，當(dāng)誤差放大器EA的輸入偏差隨著環(huán)境溫度、濕度、封裝等因素變化而變化時，失調(diào)校準電路220會重新校準而消除誤差放大器EA輸入失調(diào)的影響，使反饋電壓FB仍然近似等于準確的參考電壓VRo而在進行修調(diào)時，只需將參考電壓VR修調(diào)準確即可。
[0025]圖3為圖2中的失調(diào)校準電路在一個實施例中的電路示意圖。圖4為圖3中的失調(diào)校準電路中的各個時鐘控制信號的時序圖。如圖3所示，所述失調(diào)校準電路包括控制邏輯電路221、運算放大器222、儲能電容C11、第一鎖存電路223、第二鎖存電路224和輸出邏輯電路225。所述儲能電容Cll串聯(lián)在所述運算放大器222的第二輸入端和地之間。
[0026]在控制邏輯電路221的控制下所述失調(diào)校準電路220根據(jù)如下邏輯工作:
[0027]在第一時段Tl，將所述失調(diào)校準電路220的第一輸入端VN連接至所述運算放大器OP5的第一輸入端，將所述運算放大器OP5的輸出端連接至其第二輸入端，此時，所述運算放大器工作在運放模式，其將其第二輸入端的電壓調(diào)整的與其第一輸入端相同，即給所述儲能電容Cll充電以使得儲能電容Cll上的電壓與參考電壓VR相等。
[0028]在第二時段T2，將所述失調(diào)校準電路220的第二輸入端VP連接至所述運算放大器OP5的第一輸入端，將所述運算放大器OP5的輸出端與其第二輸入端斷開，此時，所述運算放大器工作在比較模式，其比較第一輸入端的電壓(反饋電壓FB)和第二輸入端的電壓(參考電壓VR)，并輸出比較信號。在此時段中，第一鎖存電路223鎖存所述運算放大器OP5的輸出信號，并輸出給所述輸出邏輯電路225。
[0029]在第三時段T3，將所述失調(diào)校準電路220的第一輸入端VN連接至所述運算放大器OP5的第一輸入端，將所述運算放大器OP5的輸出端連接至其第二輸入端，此時所述運算放大器工作在運放模式，其將其第二輸入端的電壓調(diào)整的與其第一輸入端相同，即給所述儲能電容Cll充電以使得儲能電容Cll上的電壓與參考電壓VR相等。
[0030]在第四時段T4，將所述失調(diào)校準電路220的第二輸入端VP經(jīng)過一個電壓為預(yù)定閾值電壓Ve的電壓源連接至所述運算放大器OP5的第一輸入端，將所述運算放大器OP5的輸出端與其第二輸入端斷開，此時所述運算放大器工作在比較模式，所述運算放大器比較第一輸入端的電壓(反饋電壓FB+閾值電壓Ve)和第二輸入端的電壓(參考電壓VR)，并輸出比較信號。在此時段中，第二鎖存電路鎖存224所述運算放大器OP5的輸出信號，并輸出給所述輸出邏輯電路。
[0031]所述輸出邏輯電路225基于第一鎖存電路223和第二鎖存電路224的輸出信號輸出所述校準數(shù)據(jù)。
[0032]在一個更為具體的實施例中，如圖3所示，所述控制邏輯電路221包括第一控制開關(guān)S11、第二控制開關(guān)S12、第三控制開關(guān)S13、第四控制開關(guān)S21、第五控制開關(guān)S22、第六控制開關(guān)S23、電壓源Ve。所述失調(diào)校準電路220還包括串聯(lián)于所述運算放大器220的輸出端和第一鎖存電路223的輸入端以及第二鎖存電路224的輸入端的兩個反相器INV13，INV14。第一鎖存電路和第二鎖存電路均為下降沿觸發(fā)的D觸發(fā)器，分別為ffdfl，ffdf2，該D觸發(fā)器的d端作為輸入端，q端作為輸出端。
[0033]第一控制開關(guān)Sll和第四控制開關(guān)S21并聯(lián)于所述失調(diào)校準電路的第一輸入端VN和所述運算放大器222的第一輸入端之間。第三控制開關(guān)S13和第六控制開關(guān)S23并聯(lián)于所述失調(diào)校準電路220的輸出端和所述運算放大器222的第二輸入端之間，第二控制開關(guān)S12連接于所述失調(diào)校準電路的第二輸入端VP和所述運算放大器222的第一輸入端之間。所述電壓源Ve和第五控制開關(guān)S22串聯(lián)于所述失調(diào)校準電路的第二輸入端VP和所述運算放大器222的第一輸入端之間。
[0034]在第一時段Tl時，第一控制開關(guān)Sll和第三控制開關(guān)S13導(dǎo)通，其余控制開關(guān)斷開。在第二時段T2時，第二控制開關(guān)S12導(dǎo)通，其余控制開關(guān)斷開。在第二時段T2的過程中，給第一鎖存電路一個下降沿的觸發(fā)時鐘信號CK5。在第三時段T3時，第四控制開關(guān)S21和第六控制開關(guān)S23導(dǎo)通，其余控制開關(guān)斷開。在第四時段時，第五控制開關(guān)S22導(dǎo)通，其余控制開關(guān)斷開。在第四時段T4的過程中，給第二鎖存電路一個下降沿的觸發(fā)時鐘信號CK6。
[0035]如圖4所示，第一時段Tl、第二時段T2、第三時段T3和第四時段T4之間間隔一段時間，使得所述控制開關(guān)都斷開。圖4描述了圖3中各種時鐘信號的一種實施方式。CK1、CK2、CK3、CK4為不交疊時鐘，CKl控制Sll和S13，CK2控制S12，CK3控制S21和S23，CK4控制S22，各個控制開關(guān)都是高電平導(dǎo)通，低電平斷開。即沒有同時為高電平的情況。CK5的下降沿比CK2的下降沿稍提前一些時間，以便D觸發(fā)器ffdfl以CK5下降沿采樣比較結(jié)果時不會出錯，比較器會多工作一段時間。同理，CK6的下降沿比CK4的下降沿稍提前一些時間，以便D觸發(fā)器ffdf2以CK6下降沿采樣比較結(jié)果時不會出錯，運算放大器0P5會多工作一段時間。
[0036]所述輸出邏輯電路225在所述反饋電壓FB大于所述參考電壓VR時，所述增大其輸出的校準數(shù)據(jù)，在所述反饋電壓FB小于所述參考電壓VR與所述預(yù)定閾值電壓Ve的差時，減小其輸出的校準數(shù)據(jù)，在所述反饋電壓FB大于等于所述參考電壓VR與所述預(yù)定閾值電壓Ve的差且小于等于所述參考電壓VR時，保持其輸出的校準數(shù)據(jù)不變。
[0037]下面再次結(jié)合圖4和圖3所示介紹一下所述失調(diào)校準電路220的具體工作示例。
[0038]當(dāng)VP電壓(等于反饋電壓VB)大于VN電壓(等于參考電壓VR)時，CKl為高電平時，控制開關(guān)S11、S13導(dǎo)通，OP5工作在運算放大器模式，VN電壓信號被存儲在儲能電容Cll上；當(dāng)CK2為高電平時，控制開關(guān)S12導(dǎo)通，VP被連接至運算放大器OP5的正端(第一輸入端)，OP5工作在比較器模式，反相器INV14的輸出為高電平(由于VP電壓高于VN)，當(dāng)CK5的下降沿來臨時，VH被置位為高電平，導(dǎo)致數(shù)據(jù)二進制校準數(shù)據(jù)Dn-1?DO增加I。
[0039]當(dāng)VP電壓小于VN-Ve電壓時，CK3為高電平時，控制開關(guān)S21、S23導(dǎo)通，OP5工作在運算放大器模式，VN電壓信號被存儲在儲能電容Cll上；當(dāng)CK4為高電平時，控制開關(guān)S22導(dǎo)通，VP+Ve被連接至運算放大器OP5的正端，OP5工作在比較器模式，反相器INV14的輸出為低電平(由于VP+Ve電壓低于VN)，當(dāng)CK6的下降沿來臨時，VL(第二鎖存電路224的輸出信號)被置位為低電平，導(dǎo)致數(shù)據(jù)二進制校準數(shù)據(jù)Dn-1?DO減小I。
[0040]當(dāng)VP電壓大于VN-Ve電壓且小于VN時，CKl為高電平時，開關(guān)S11、S13導(dǎo)通，OP5工作在運算放大器模式，VN電壓信號被存儲在電容Cll上；當(dāng)CK2為高電平時，開關(guān)S12導(dǎo)通，VP被連接至運算放大器OP5的正端(其為第一輸入端，負端為運算放大器OP5的第二輸入端)，OP5工作在比較器模式，反相器INV14的輸出為低電平(由于VP電壓低于VN)，當(dāng)CK5的下降沿來臨時，VH(第一鎖存電路223的輸出信號)被置位為低電平；CK3為高電平時，控制開關(guān)S21、S23導(dǎo)通，OP5工作在運算放大器模式，VN電壓信號被存儲在電容Cll上；當(dāng)CK4為高電平時，開關(guān)S22導(dǎo)通，VP+Ve被連接至運算放大器OP5的正端，OP5工作在比較器模式，反相器INV14的輸出為高電平(由于VP+Ve電壓高于VN)，當(dāng)CK6的下降沿來臨時，VL被置位為高電平；當(dāng)VH為低電平且VL為高電平時，輸出邏輯電路225維持Dn-1?DO的數(shù)據(jù)不變。
[0041]在本實用新型中，“連接”、“相連”、“連”、“接”等表示電性連接的詞語，如無特別說明，則表示直接或間接的電性連接。
[0042]需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對本實用新型的【具體實施方式】所做的任何改動均不脫離本實用新型的權(quán)利要求書的范圍。相應(yīng)地，本實用新型的權(quán)利要求的范圍也并不僅僅局限于前述【具體實施方式】。
【權(quán)利要求】
1.一種高精度的低壓差電壓調(diào)節(jié)器，其特征在于，其包括: 輸出管，用于將輸入電壓轉(zhuǎn)換成輸出電壓； 分壓電路，采樣所述輸出電壓得到反饋電壓； 依次串聯(lián)于輸入電壓和地之間的電流源和可調(diào)電阻串，所述可調(diào)電阻串包括多個依次串聯(lián)的修調(diào)電阻和與各個修調(diào)電阻并聯(lián)的多個修調(diào)開關(guān)； 誤差放大器，其第一輸入端與電流源和可調(diào)電阻串的中間節(jié)點相連，其第二輸入端與接收所述反饋電壓，其輸出端與輸出管的控制端相連； 基準電壓產(chǎn)生電路，其提供參考電壓； 失調(diào)校準電路，其第一輸入端接收所述參考電壓，其第二輸入端接收所述反饋電壓，其輸出端與各個修調(diào)開關(guān)的控制端相連，所述失調(diào)校準電路輸出校準數(shù)據(jù)給各個修調(diào)開關(guān)的控制端以控制各個修調(diào)開關(guān)的導(dǎo)通或關(guān)閉，通過控制各個修調(diào)開關(guān)的導(dǎo)通或關(guān)閉使得所述反饋電壓鎖定于基于所述參考電壓的鎖定范圍內(nèi)。
2.根據(jù)權(quán)利要求1所述的低壓差電壓調(diào)節(jié)器，其特征在于， 在所述反饋電壓大于所述鎖定范圍的最高電壓時，所述失調(diào)校準電路調(diào)整其輸出的校準數(shù)據(jù)，以使得更多修調(diào)開關(guān)被斷開，更多修調(diào)電阻被真正的串聯(lián)到電阻串中， 在所述反饋電壓小于所述鎖定范圍的最低電壓時，所述失調(diào)校準電路調(diào)整其輸出的校準數(shù)據(jù)，以使得更多修調(diào)開關(guān)被導(dǎo)通，更少修調(diào)電阻被真正的串聯(lián)到電阻串中， 在所述反饋電壓大于等于所述鎖定范圍的最低電壓且小于等于所述鎖定范圍的最高電壓時，所述失調(diào)校準電路保持其輸出的校準數(shù)據(jù)不變，以保持被導(dǎo)通和斷開的修調(diào)開關(guān)保持不變。
3.根據(jù)權(quán)利要求1所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述鎖定范圍為[VR-Ve，VR]，VR表示參考電壓，Ve表示預(yù)定閾值電壓。
4.根據(jù)權(quán)利要求1所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述電阻串中有一個修調(diào)電阻未并聯(lián)所述修調(diào)開關(guān)，每個所述修調(diào)開關(guān)都與所述電阻串中的一個修調(diào)電阻并聯(lián)。
5.根據(jù)權(quán)利要求1所述的低壓差電壓調(diào)節(jié)器，其特征在于，其還包括輸出電容，所述輸出電容串聯(lián)在輸出電壓和地之間， 所述輸出管為PMOS晶體管，PMOS晶體管的源級接所述輸入電壓，PMOS晶體管的漏極輸出所述輸出電壓， 所述分壓電路包括串聯(lián)在所述輸出管的漏極和地之間的第一分壓電阻和第二分壓電阻，第一分壓電阻和第二分壓電阻的中間節(jié)點提供所述反饋電壓。
6.根據(jù)權(quán)利要求1-5任一所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述失調(diào)校準電路包括運算放大器、儲能電容Cl 1、控制邏輯電路、第一鎖存電路、第二鎖存電路和輸出邏輯電路，所述儲能電容Cll串聯(lián)在所述運算放大器的第二輸入端和地之間， 在控制邏輯電路的控制下所述失調(diào)校準電路根據(jù)如下邏輯工作: 在第一時段，將所述失調(diào)校準電路的第一輸入端連接至所述運算放大器的第一輸入端，將所述運算放大器的輸出端連接至其第二輸入端，所述運算放大器將其第二輸入端的電壓調(diào)整的與其第一輸入端相同， 在第二時段，將所述失調(diào)校準電路的第二輸入端連接至所述運算放大器的第一輸入端，將所述運算放大器的輸出端與其第二輸入端斷開，所述運算放大器比較第一輸入端的電壓和第二輸入端的電壓，并輸出比較信號，在此時段中，第一鎖存電路鎖存所述運算放大器的輸出信號，并輸出給所述輸出邏輯電路； 在第三時段，將所述失調(diào)校準電路的第一輸入端連接至所述運算放大器的第一輸入端，將所述運算放大器的輸出端連接至其第二輸入端，所述運算放大器將其第二輸入端的電壓調(diào)整的與其第一輸入端相同， 在第四時段，將所述失調(diào)校準電路的第二輸入端經(jīng)過一個電壓為預(yù)定閾值電壓的電壓源連接至所述運算放大器的第一輸入端，將所述運算放大器的輸出端與其第二輸入端斷開，所述運算放大器比較第一輸入端的電壓和第二輸入端的電壓，并輸出比較信號，在此時段中，第二鎖存電路鎖存所述運算放大器的輸出信號，并輸出給所述輸出邏輯電路； 所述輸出邏輯電路基于第一鎖存電路和第二鎖存電路的輸出信號輸出所述校準數(shù)據(jù)。
7.根據(jù)權(quán)利要求6所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述控制邏輯電路包括第一控制開關(guān)S11、第二控制開關(guān)S12、第三控制開關(guān)S13、第四控制開關(guān)S21、第五控制開關(guān)S22、第六控制開關(guān)S23， 第一控制開關(guān)Sll和第四控制開關(guān)S21并聯(lián)于所述失調(diào)校準電路的第一輸入端和所述運算放大器的第一輸入端之間， 第三控制開關(guān)S13和第六控制開關(guān)S23并聯(lián)于所述失調(diào)校準電路的輸出端和所述運算放大器的第二輸入端之間， 第二控制開關(guān)S12連接于所述失調(diào)校準電路的第二輸入端和所述運算放大器的第一輸入端之間， 所述電壓源Ve和第五控制開關(guān)S22串聯(lián)于所述失調(diào)校準電路的第二輸入端和所述運算放大器的第一輸入端之間， 在第一時段時，第一控制開關(guān)Sll和第三控制開關(guān)S13導(dǎo)通，其余控制開關(guān)斷開， 在第二時段時，第二控制開關(guān)S12導(dǎo)通，其余控制開關(guān)斷開， 在第三時段時，第四控制開關(guān)S21和第六控制開關(guān)S23導(dǎo)通，其余控制開關(guān)斷開， 在第四時段時，第五控制開關(guān)S22導(dǎo)通，其余控制開關(guān)斷開。
8.根據(jù)權(quán)利要求7所述的低壓差電壓調(diào)節(jié)器，其特征在于， 所述失調(diào)校準電路包括串聯(lián)于所述運算放大器的輸出端和第一鎖存電路的輸入端以及第二鎖存電路的輸入端的兩個反相器， 第一鎖存電路和第二鎖存電路均為下降沿觸發(fā)的D觸發(fā)器，該D觸發(fā)器的d端作為輸入端，q端作為輸出端， 在第二時段的過程中，給第一鎖存電路一個下降沿的觸發(fā)時鐘信號， 在第四時段的過程中，給第二鎖存電路一個下降沿的觸發(fā)時鐘信號。
9.根據(jù)權(quán)利要求7所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述輸出邏輯電路 在所述反饋電壓大于所述參考電壓時，增大其輸出的校準數(shù)據(jù)， 在所述反饋電壓小于所述參考電壓與所述預(yù)定閾值電壓的差時，減小其輸出的校準數(shù)據(jù)， 在所述反饋電壓大于等于所述參考電壓與所述預(yù)定閾值電壓且小于等于所述參考電壓時，保持其輸出的校準數(shù)據(jù)不變。
【文檔編號】G05F1/56GK204203828SQ201420703117
【公開日】2015年3月11日 申請日期:2014年11月20日 優(yōu)先權(quán)日:2014年11月20日
【發(fā)明者】王釗 申請人:無錫中星微電子有限公司