一種基于dsp的電力器件噪聲試驗(yàn)裝置制造方法
【專利摘要】本實(shí)用新型公開了一種基于DSP的電力器件噪聲試驗(yàn)裝置，包括依次連接的PC機(jī)、DSP數(shù)據(jù)處理電路、FPGA可編程邏輯電路、信號輸入輸出電路、以及外部試驗(yàn)裝置，所述信號輸入輸出電路包括信號輸入電路和信號輸出電路，所述信號輸入電路包括順序連接的模擬輸入調(diào)理電路和模數(shù)轉(zhuǎn)換電路，所述信號輸出電路包括順序連接的數(shù)模轉(zhuǎn)換電路和模擬輸出調(diào)理電路。本實(shí)用新型提供的基于DSP的電力器件噪聲試驗(yàn)裝置具有測試過程中產(chǎn)品安全可靠性高、測試準(zhǔn)確性高、處理實(shí)時(shí)性強(qiáng)的特點(diǎn)。
【專利說明】—種基于DSP的電力器件噪聲試驗(yàn)裝置

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電力器件噪聲試驗(yàn)領(lǐng)域，更具體地說，是涉及一種基于DSP的電力器件噪聲試驗(yàn)裝置。

【背景技術(shù)】
[0002]隨著電力的大力發(fā)展，電網(wǎng)中電力設(shè)備的種類和數(shù)量不斷增加，電網(wǎng)中會產(chǎn)生大量的諧波，導(dǎo)致電能質(zhì)量下降，危害電網(wǎng)及電網(wǎng)中的其它設(shè)備，另外，電力器件在諧波環(huán)境下會產(chǎn)生噪聲，目前，一般采用諧波控制發(fā)生器來模擬電網(wǎng)中的諧波環(huán)境，測試電力器件在該環(huán)境下產(chǎn)生的噪聲，再對噪聲信號進(jìn)行測量和分析，然而目前的諧波控制發(fā)生器功能較為簡單，有的只能發(fā)生單次諧波，不能真實(shí)的模擬現(xiàn)場環(huán)境，并且多數(shù)諧波控制發(fā)生器沒有進(jìn)行反饋控制，無法在試驗(yàn)過程中進(jìn)行大量的實(shí)時(shí)在線數(shù)據(jù)分析，噪聲信號測量相對誤差大，處理實(shí)時(shí)性不強(qiáng)，硬件控制能力薄弱，導(dǎo)致在測試過程中缺乏安全可靠性，環(huán)境適應(yīng)性不強(qiáng)。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型提供了一種基于DSP的電力器件噪聲試驗(yàn)裝置，解決了現(xiàn)有技術(shù)中噪聲信號測量相對誤差大，處理實(shí)時(shí)性不強(qiáng)，硬件控制能力薄弱，測試過程中缺乏安全可靠性的缺陷。
[0004]為了實(shí)現(xiàn)上述目的，本實(shí)用新型的技術(shù)方案如下:
[0005]一種基于DSP的電力器件噪聲試驗(yàn)裝置，包括依次連接的PC機(jī)、DSP數(shù)據(jù)處理電路、FPGA可編程邏輯電路、信號輸入輸出電路、以及外部試驗(yàn)裝置，所述信號輸入輸出電路包括信號輸入電路和信號輸出電路，所述信號輸入電路包括順序連接的模擬輸入調(diào)理電路和模數(shù)轉(zhuǎn)換電路，所述信號輸出電路包括順序連接的數(shù)模轉(zhuǎn)換電路和模擬輸出調(diào)理電路。
[0006]進(jìn)一步地，所述PC機(jī)與所述DSP數(shù)據(jù)處理電路之間連接有PC接口處理電路，所述PC接口處理電路分別與所述DSP數(shù)據(jù)處理電路的HPI接口和所述PC機(jī)的USB2.0接口連接。
[0007]進(jìn)一步地，所述PC接口處理電路采用CY7C68013芯片。
[0008]進(jìn)一步地，所述DSP數(shù)據(jù)處理電路采用TMS320C6713芯片。
[0009]進(jìn)一步地，所述模數(shù)轉(zhuǎn)換電路采用CS5361芯片。
[0010]進(jìn)一步地，所述數(shù)模轉(zhuǎn)換電路采用CS4398芯片。
[0011]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果如下:
[0012]1、本實(shí)用新型采用基于DSP的架構(gòu)，DSP作為數(shù)字信號處理器，擁有強(qiáng)大的計(jì)算能力，能夠?qū)崟r(shí)在線分析大量數(shù)據(jù)，利用DSP算法，進(jìn)行掃頻控制，能夠同時(shí)產(chǎn)生多個(gè)分量，每次試驗(yàn)都能連續(xù)發(fā)生多次諧波，節(jié)省了大量試驗(yàn)時(shí)間，也能使試驗(yàn)環(huán)境更加貼近現(xiàn)場應(yīng)用環(huán)境，使電力器件測試的準(zhǔn)確性更高。
[0013]2、本實(shí)用新型能對采集回來的信號通過DSP進(jìn)行分析、計(jì)算和監(jiān)控，使得整個(gè)試驗(yàn)過程中形成一個(gè)閉環(huán)控制，有效地將諧波控制在一個(gè)可控范圍內(nèi)，防止電力器件在試驗(yàn)時(shí)損壞，提高了產(chǎn)品的安全可靠性。
[0014]3、本實(shí)用新型采用FPGA可編程邏輯器件進(jìn)行通道參數(shù)控制，PC機(jī)進(jìn)行人機(jī)界面操作，提供了一種有很強(qiáng)處理能力，精度高，實(shí)時(shí)性強(qiáng)，能實(shí)現(xiàn)反饋控制的高性能諧波控制器。

【專利附圖】

【附圖說明】
[0015]為了更清楚地說明本實(shí)用新型實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0016]圖1為本實(shí)用新型的整體框圖；
[0017]圖2為本實(shí)用新型中PC接口處理電路的電路結(jié)構(gòu)示意圖；
[0018]圖3為本實(shí)用新型中DSP數(shù)字處理電路的電路結(jié)構(gòu)示意圖；
[0019]圖4為本實(shí)用新型中FPGA可編程邏輯電路的電路結(jié)構(gòu)示意圖；
[0020]圖5為本實(shí)用新型中模數(shù)轉(zhuǎn)換電路的電路結(jié)構(gòu)示意圖；
[0021]圖6為本實(shí)用新型中模擬輸入調(diào)理電路的電路結(jié)構(gòu)示意圖；
[0022]圖7為本實(shí)用新型中數(shù)模轉(zhuǎn)換電路的電路結(jié)構(gòu)示意圖；
[0023]圖8為本實(shí)用新型中模擬輸出調(diào)理電路的電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0024]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0025]結(jié)合圖1-圖8所示的一種基于DSP的電力器件噪聲試驗(yàn)裝置，包括依次連接的PC機(jī)、DSP數(shù)據(jù)處理電路、FPGA可編程邏輯電路、信號輸入輸出電路、以及外部試驗(yàn)裝置，所述信號輸入輸出電路包括信號輸入電路和信號輸出電路，所述信號輸入電路包括順序連接的模擬輸入調(diào)理電路和模數(shù)轉(zhuǎn)換電路，所述信號輸出電路包括順序連接的數(shù)模轉(zhuǎn)換電路和模擬輸出調(diào)理電路。
[0026]本實(shí)用新型中，所述PC機(jī)與所述DSP數(shù)據(jù)處理電路之間連接有PC接口處理電路，所述PC接口處理電路分別與所述DSP數(shù)據(jù)處理電路的HPI接口和所述PC機(jī)的USB2.0接口連接。
[0027]本實(shí)用新型中，所述PC接口處理電路采用CY7C68013芯片。
[0028]本實(shí)用新型中，所述DSP數(shù)據(jù)處理電路采用TMS320C6713芯片。
[0029]本實(shí)用新型中，所述模數(shù)轉(zhuǎn)換電路采用CS5361芯片。
[0030]本實(shí)用新型中，所述數(shù)模轉(zhuǎn)換電路采用CS4398芯片。
[0031 ] 另外，本實(shí)用新型中的基于DSP的電力器件噪聲試驗(yàn)裝置的試驗(yàn)方法包括以下步驟:
[0032]1)PC機(jī)通過人機(jī)交互界面發(fā)送出諧波控制指令；
[0033]2) DSP數(shù)字處理電路接收PC機(jī)發(fā)送出的諧波控制指令并作出響應(yīng)，得到諧波發(fā)生控制數(shù)據(jù)；
[0034]3) FPGA可編程邏輯電路將DSP數(shù)字處理電路得到的諧波發(fā)生控制數(shù)據(jù)發(fā)送到外部試驗(yàn)裝置進(jìn)行控制，并采集外部試驗(yàn)裝置的噪音信號；
[0035]4) DSP數(shù)字處理電路對FPGA采集到的噪音信號進(jìn)行分析，將分析結(jié)果發(fā)送至PC機(jī)進(jìn)行顯示并根據(jù)分析結(jié)果對諧波控制指令進(jìn)行修正。
[0036]其中，所述DSP數(shù)字處理電路的處理過程包括如下處理步驟:
[0037]a)從PC端得到各個(gè)分量的目標(biāo)譜以及各個(gè)控制參數(shù)；
[0038]b)根據(jù)參數(shù)計(jì)算出所需要各個(gè)分量的驅(qū)動信號值；
[0039]c)將各正弦分量疊加，得到諧波信號并發(fā)送至FPGA可編程邏輯電路；
[0040]d)接收FPGA可編程邏輯電路采集到的時(shí)域數(shù)據(jù)；
[0041]e)經(jīng)過FFT以及各種換算，得到各個(gè)分量的狀態(tài)值；
[0042]f)將各種狀態(tài)值以及時(shí)域信號發(fā)送至PC機(jī)，并將各個(gè)分量的狀態(tài)值與目標(biāo)譜進(jìn)行對比后對諧波發(fā)生控制數(shù)據(jù)進(jìn)行修正。
[0043]本實(shí)用新型中，數(shù)字信號處理器DSP從PC控制端得到各個(gè)分量的目標(biāo)譜以及各個(gè)控制參數(shù)，DSP根據(jù)參數(shù)計(jì)算出所需要各個(gè)分量的驅(qū)動信號值，再將各正弦分量疊加，得到諧波信號；DSP再將諧波信號以及各通道參數(shù)發(fā)送給FPGA，F(xiàn)PGA—方面通過參數(shù)控制來配置各個(gè)輸入輸出通道參數(shù)(控制參數(shù)包括電壓/電流選擇、通道增益控制、AC/DC選擇、差分/單端選擇、采樣控制等)，另一方面將諧波信號送給模擬信號處理中的DA采樣芯片將數(shù)字信號轉(zhuǎn)換成模擬信號。
[0044]另外，AD采樣芯片將輸入信號轉(zhuǎn)換為數(shù)字信號送給FPGA，F(xiàn)PGA將信號送給DSP進(jìn)行運(yùn)算，DSP得到輸入端采集的時(shí)域數(shù)據(jù)經(jīng)過FFT及各種換算，得到各個(gè)分量的狀態(tài)值，一方面將狀態(tài)值進(jìn)行時(shí)域、FFT、自譜、幅值譜、頻響等分析，然后將分析結(jié)果送往PC機(jī)進(jìn)行顯示，另一方面將狀態(tài)值與開始設(shè)置分量的目標(biāo)幅值和頻率進(jìn)行比對，判斷每個(gè)分量的幅值是否符合要求，然后對輸出進(jìn)行調(diào)整，實(shí)現(xiàn)閉環(huán)反饋控制。
[0045]本實(shí)用新型中，PC接口處理電路采用接口管理芯片CY7C68013，接口管理芯片主要實(shí)現(xiàn)將HPI數(shù)據(jù)總線協(xié)議框架下的數(shù)據(jù)信息與PC機(jī)的USB2.0進(jìn)行通信，其中有源晶振給管理芯片提供時(shí)鐘頻率。
[0046]PC接口處理電路與DSP數(shù)據(jù)處理電路相連的信號線有:
[0047]HPI 數(shù)據(jù)總線=HD [O:15]；
[0048]HPI 控制線:HCNTL[0:1]、HCS、HDSU HRDY, HR/W、HHWIL ；
[0049]HPI 中斷線:HINT ；
[0050]REST_DSP,提供DSP處理器復(fù)位。
[0051]本實(shí)用新型中，DSP數(shù)據(jù)處理電路包括32位浮點(diǎn)型DSP處理器芯片，有源晶振，SDRAM存儲器，這部分電路實(shí)現(xiàn)DSP處理器進(jìn)行數(shù)字信號處理的工作平臺，其中有源晶振給DSP處理器芯片提供時(shí)鐘頻率，SDRAM存儲器給DSP處理器芯片提供外部存儲器資源。
[0052]DSP數(shù)據(jù)處理電路與PC接口處理電路相連的信號線有:
[0053]HPI 數(shù)據(jù)總線=HD [O:15]；
[0054]HPI 控制線:HCNTL[0:1]、HCS、HDSU HRDY, HR/W、HHWIL ；
[0055]HPI 中斷線:HINT ；
[0056]DSPREST，提供DSP處理器復(fù)位。
[0057]DSP數(shù)據(jù)處理電路與FPGA可編程邏輯電路相連的信號線有:
[0058]外部總線地址線:IEA [21:0]，并行傳輸?shù)刂罚?br> [0059]外部總線數(shù)據(jù)線:IED [31:0]，并行傳輸數(shù)據(jù)；
[0060]外部總線控制線:1AWE、1A0E、1CE2、1ARE、1ECLK0、ADINT和 1INT4，提供數(shù)據(jù)讀寫處理。
[0061]本實(shí)用新型中，F(xiàn)PGA可編程邏輯電路包括可編程邏輯芯片U700，有源晶振Z700、Z701，這部分電路主要實(shí)現(xiàn)外部噪聲數(shù)據(jù)信息預(yù)處理，并通過外部總線與DSP數(shù)據(jù)處理電路進(jìn)行通信；同時(shí)利用在線可編程，實(shí)現(xiàn)外圍硬件和外部試驗(yàn)裝置等試驗(yàn)設(shè)備的控制管理，其中，有源晶振提供時(shí)鐘頻率。
[0062]FPGA可編程邏輯電路與DSP數(shù)據(jù)處理電路相連的信號線有:
[0063]外部總線地址線:EA[21:0]，并行傳輸?shù)刂罚?br> [0064]外部總線數(shù)據(jù)線:ED[31:0]，并行傳輸數(shù)據(jù)；
[0065]外部總線控制線:AWE、A0E、CE2、ARE、ECLK0、ADINT、DAINT和 INT4，提供數(shù)據(jù)讀寫處理。
[0066]DSP 初始化控制線:ST0P、HD3、HD4、HD8，初始化 DSP。
[0067]FPGA可編程邏輯電路與模數(shù)轉(zhuǎn)換電路、數(shù)模轉(zhuǎn)換電路、模擬信號輸入調(diào)理電路、模擬信號輸出調(diào)理電路相連接的數(shù)據(jù)信號線有:
[0068]控制線與數(shù)據(jù)線:P10A[7:0]、P1B[7:0]、P1C[7:0]、P1D[7:0]，AD/DA 芯片采樣控制，模擬信號輸入輸出通道參數(shù)設(shè)置。
[0069]本實(shí)用新型中，模數(shù)轉(zhuǎn)換電路包括分辨率24bit、轉(zhuǎn)換率最高達(dá)192KHZ的模數(shù)轉(zhuǎn)換芯片CS5361，這部分電路實(shí)現(xiàn)模擬信號的數(shù)字轉(zhuǎn)換。
[0070]模數(shù)轉(zhuǎn)換電路與FPGA可編程邏輯電路相連接的數(shù)據(jù)信號線有:
[0071]控制線:/ADRST、ADLRCK、ADSCLK、ADMCLK、ADDFS[l:0]；
[0072]數(shù)據(jù)線:AD1SDATA。
[0073]模數(shù)轉(zhuǎn)換電路與模擬輸入調(diào)理電路相連的信號線有:
[0074]模擬差分信號線:CH1IN+，CHlIN-, CH2IN+，CH2IN-，給模數(shù)轉(zhuǎn)換芯片提供模擬輸入。
[0075]本實(shí)用新型中，模擬輸入調(diào)理電路主要實(shí)現(xiàn)對外部信號進(jìn)行調(diào)理，其包括模擬差分輸入信號調(diào)理電路、電壓電流信號輸入選擇、電壓跟隨電路、信號增益放大控制、單端信號轉(zhuǎn)差分信號電路和抗混疊濾波電路。
[0076]模擬輸入調(diào)理電路與模數(shù)轉(zhuǎn)換電路相連的信號線有:
[0077]模擬差分信號線:CH1IN+，CHlIN-,給模數(shù)轉(zhuǎn)換芯片提供模擬輸入。
[0078]本實(shí)用新型中，數(shù)模轉(zhuǎn)換電路包括分辨率24bit、轉(zhuǎn)換率最高達(dá)192KHZ的數(shù)模轉(zhuǎn)換芯片CS4398，這部分電路實(shí)現(xiàn)數(shù)字信號的模擬轉(zhuǎn)換。
[0079]數(shù)模轉(zhuǎn)換電路與FPGA可編程邏輯處理電路相連接的數(shù)據(jù)信號線有:
[0080]控制線:/DARST、DALRCK、DASCLK、DAMCLK、DAM2、DAM3、DAMUTEA、DAMUTEB；
[0081]數(shù)據(jù)線:DASDATA。
[0082]數(shù)模轉(zhuǎn)換電路與模擬輸出調(diào)理電路相連的信號線有:
[0083]模擬差分信號線:CH10UTL+，CH10UTL_、CH20UTR+，CH20UTR-,給模擬輸出調(diào)理電路提供模擬輸入。
[0084]本實(shí)用新型中，模擬輸出調(diào)理電路主要實(shí)現(xiàn)對輸出控制信號進(jìn)行調(diào)理，其包括模擬差分輸出信號調(diào)理電路、有源濾波電路、信號增益放大控制、差分信號轉(zhuǎn)單端信號電路和直流補(bǔ)償電路等。
[0085]模擬輸出調(diào)理電路與數(shù)模轉(zhuǎn)換電路相連的信號線有:
[0086]模擬差分信號線:CH10UTL+，CH10UTL-,給模數(shù)轉(zhuǎn)換芯片提供模擬輸入。
[0087]本實(shí)用新型采用人性化的人機(jī)交互界面，DSP數(shù)字信號處理芯片強(qiáng)大的計(jì)算分析能力，對信號進(jìn)行在線分析，極大地提高了信息的精度和處理的實(shí)時(shí)性，通過DSP算法，運(yùn)用掃頻技術(shù)，能發(fā)生多次諧波，更加真實(shí)地模擬電網(wǎng)現(xiàn)場環(huán)境，同時(shí)節(jié)省大量試驗(yàn)測試時(shí)間，另外，采集回來的信號通過DSP進(jìn)行分析，然后進(jìn)行反饋控制，實(shí)現(xiàn)實(shí)時(shí)監(jiān)控，提高儀器的安全性和可靠性。
[0088]本實(shí)用新型采用FPGA可編程邏輯控制模塊，使得控制更加精確，處理更加高效。
[0089]本實(shí)用新型在共享總線資源的基礎(chǔ)上，通過DSP外部總線對數(shù)字信號處理器DSP和FPGA可編程邏輯器件進(jìn)行協(xié)調(diào)處理，可以使信息計(jì)算處理與硬件控制資源最優(yōu)化，另外，采用高速精密的模數(shù)和數(shù)模轉(zhuǎn)換芯片，轉(zhuǎn)換數(shù)據(jù)更加精確。
[0090]本實(shí)用新型中，模擬信號輸入輸出調(diào)理電路具有低噪聲、測試幅值范圍寬、能測量電壓信號和電流信號的特點(diǎn)。
[0091]本實(shí)用新型的實(shí)現(xiàn)過程如下:
[0092]通過PC機(jī)進(jìn)行操作，發(fā)出諧波控制指令通過PC接口處理電路進(jìn)入到諧波發(fā)生裝置，然后通過DSP數(shù)據(jù)處理電路算法控制，將控制數(shù)據(jù)通過FPGA可編程邏輯電路送給數(shù)模轉(zhuǎn)換電路，信號通過數(shù)模轉(zhuǎn)換電路轉(zhuǎn)換為模擬信號，再通過模擬輸出調(diào)理電路將信號送出給外部試驗(yàn)裝置進(jìn)行控制；模擬輸入調(diào)理電路將外部試驗(yàn)裝置的信號進(jìn)行采集、處理送給模數(shù)轉(zhuǎn)換電路，模數(shù)轉(zhuǎn)換電路將信號轉(zhuǎn)化為數(shù)字信號再通過FPGA可編程邏輯電路送給DSP數(shù)據(jù)處理電路，DSP數(shù)據(jù)處理電路將采集回來的信號進(jìn)行分析，分析結(jié)果送往PC機(jī)進(jìn)行顯示，另一方面，DSP數(shù)據(jù)處理電路通過分析的結(jié)果，能夠重新對諧波控制指令進(jìn)行修正，通過這個(gè)反饋控制，保證外部試驗(yàn)裝置在一個(gè)安全可靠的參數(shù)下進(jìn)行。
[0093]本實(shí)用新型結(jié)合了數(shù)字信號處理器DSP、可編程邏輯器件和高速精密模數(shù)轉(zhuǎn)換芯片，并通過DSP算法，運(yùn)用掃頻技術(shù)，能發(fā)生多次諧波，能更加真實(shí)的模擬電網(wǎng)現(xiàn)場環(huán)境，同時(shí)節(jié)省大量試驗(yàn)測試時(shí)間，在可編程邏輯器件的硬件控制的基礎(chǔ)上，通過模數(shù)轉(zhuǎn)換芯片對外部信息進(jìn)行即時(shí)準(zhǔn)確的采集，經(jīng)由可編程邏輯器件進(jìn)行信號預(yù)處理，配合數(shù)字信號處理器DSP強(qiáng)大的數(shù)據(jù)實(shí)時(shí)處理能力，極大地提高了信息的精度和處理的實(shí)時(shí)性，同時(shí)對采集回來的信號通過DSP進(jìn)行分析，然后進(jìn)行反饋控制，實(shí)現(xiàn)實(shí)時(shí)監(jiān)控，提高儀器的安全性和可靠性，在共享總線資源的基礎(chǔ)上，通過DSP外部總線對數(shù)字處理器DSP和FPGA可編程邏輯器件進(jìn)行協(xié)調(diào)處理，可以使信息計(jì)算處理與硬件控制資源最優(yōu)化。
[0094]以上所述僅為本實(shí)用新型的較佳實(shí)施例，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍
【權(quán)利要求】
1.一種基于DSP的電力器件噪聲試驗(yàn)裝置，其特征在于，包括依次連接的PC機(jī)、DSP數(shù)據(jù)處理電路、FPGA可編程邏輯電路、信號輸入輸出電路、以及外部試驗(yàn)裝置，所述信號輸入輸出電路包括信號輸入電路和信號輸出電路，所述信號輸入電路包括順序連接的模擬輸入調(diào)理電路和模數(shù)轉(zhuǎn)換電路，所述信號輸出電路包括順序連接的數(shù)模轉(zhuǎn)換電路和模擬輸出調(diào)理電路。
2.如權(quán)利要求1所述的基于DSP的電力器件噪聲試驗(yàn)裝置，其特征在于，所述PC機(jī)與所述DSP數(shù)據(jù)處理電路之間連接有PC接口處理電路，所述PC接口處理電路分別與所述DSP數(shù)據(jù)處理電路的HPI接口和所述PC機(jī)的USB2.0接口連接。
3.如權(quán)利要求2所述的基于DSP的電力器件噪聲試驗(yàn)裝置，其特征在于，所述PC接口處理電路采用CY7C68013芯片。
4.如權(quán)利要求1所述的基于DSP的電力器件噪聲試驗(yàn)裝置，其特征在于，所述DSP數(shù)據(jù)處理電路采用TMS320C6713芯片。
5.如權(quán)利要求1所述的基于DSP的電力器件噪聲試驗(yàn)裝置，其特征在于，所述模數(shù)轉(zhuǎn)換電路采用CS5361芯片。
6.如權(quán)利要求1所述的基于DSP的電力器件噪聲試驗(yàn)裝置，其特征在于，所述數(shù)模轉(zhuǎn)換電路采用CS4398芯片。
【文檔編號】G05B19/042GK204065279SQ201420469645
【公開日】2014年12月31日 申請日期:2014年8月19日 優(yōu)先權(quán)日:2014年8月19日
【發(fā)明者】賀惠農(nóng), 魯佳 申請人:杭州億恒科技有限公司