一自適應(yīng)電流倍增電路及集成該電路的低壓差線性穩(wěn)壓器的制造方法
【專利摘要】本發(fā)明公開了一種自適應(yīng)電流倍增電路及集成該電路的低壓差線性穩(wěn)壓器，先通過恒定偏置電壓生成電路用于生成NMOS管和PMOS管的恒定偏置電壓，遲滯電流比較器再采集小部分負(fù)載電流，與恒定電流比較，當(dāng)負(fù)載輕載時，遲滯電流比較器關(guān)斷自適應(yīng)電流倍增生成電路，自適應(yīng)電流倍增電壓VBPA為升高，低壓差線性穩(wěn)壓器運算放大器偏置電流降低，從而保證穩(wěn)定并減小靜態(tài)功耗；當(dāng)負(fù)載由中載到重載時，遲滯電流比較器開啟自適應(yīng)電流倍增生成電路，自適應(yīng)電流倍增電壓VBPA降低，運算放大器偏置電流增加到輕載時的特定倍數(shù)，低壓差線性穩(wěn)壓器的增益帶寬積增加，瞬態(tài)響應(yīng)性能增強(qiáng)。
【專利說明】一自適應(yīng)電流倍增電路及集成該電路的低壓差線性穩(wěn)壓器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于電源管理【技術(shù)領(lǐng)域】，更為具體地講，涉及一種自適應(yīng)電流倍增電路及 集成該電路的低壓差線性穩(wěn)壓器。

【背景技術(shù)】
[0002] 低壓差線性穩(wěn)壓器是電源管理系統(tǒng)的重要組成部分，具有瞬態(tài)響應(yīng)速度快、靜態(tài) 電流低、結(jié)構(gòu)簡單等優(yōu)點，為一些噪聲敏感的電路，如醫(yī)療電子電路等，提供干凈、穩(wěn)定的能 源。
[0003] 常規(guī)低壓差線性穩(wěn)壓器在輸出端需要一個容值為0. 1?IOyF的片外濾波電容， 該電容使低壓差線性穩(wěn)壓器的主極點位于輸出端，保證低壓差線性穩(wěn)壓器穩(wěn)定，同時也可 以吸收瞬態(tài)轉(zhuǎn)換期間的輸出電壓過沖和下沖。然而，現(xiàn)有工藝無法集成大容值的濾波電容， 只能通過焊盤和焊線連接到板級電路，通過外加電容實現(xiàn)。然而，外加電容不僅增加了成 本，同時也增加了低壓差線性穩(wěn)壓器體積，在一些植入式醫(yī)療設(shè)備應(yīng)用中，系統(tǒng)體積被嚴(yán)格 限制，工業(yè)界需要無外加電容的低壓差線性穩(wěn)壓器。
[0004] 因此，無片外電容低壓差線性穩(wěn)壓器被提出，可以完全消除片外濾波電容。無片外 電容低壓差線性穩(wěn)壓器完全集成在芯片內(nèi)部，占用硅片面積小，因此在醫(yī)療電子領(lǐng)域廣泛 被應(yīng)用。然而，無片外電容低壓差線性穩(wěn)壓器由于沒有濾波電容吸收的輸出電壓的上沖和 下沖，瞬態(tài)性能是非常關(guān)鍵的。
[0005] 增加了運算放大器的偏置電流是優(yōu)化無片外電容低壓差線性穩(wěn)壓器的典型方法， 然而能源在低功耗醫(yī)療電子應(yīng)用中是很寶貴的資源，為了延長系統(tǒng)的待機(jī)時間，通常希望 輕載時偏置電流被最小化，同時無片外電容低壓差線性穩(wěn)壓器主極點位置和基于米勒補(bǔ)償 的運算放大器相似，位于調(diào)整管MP的柵極，次極點位于低壓差線性穩(wěn)壓器輸出。高偏置電 流會增加低壓差線性穩(wěn)壓器第一級，也就是運算放大器的跨導(dǎo)，低壓差線性穩(wěn)壓器的增益 帶寬積被拓寬，低壓差線性穩(wěn)壓器的次極點由調(diào)整管MP的跨導(dǎo)決定，當(dāng)?shù)蛪翰罹€性穩(wěn)壓器 負(fù)載電流較低時，次極點頻率通常較低，增加運算放大器的偏置電流會拓寬低壓差線性穩(wěn) 壓器的增益帶寬積導(dǎo)致低壓差線性穩(wěn)壓器的相位裕度降低，造成低壓差線性穩(wěn)壓器在輕載 時不穩(wěn)定。因此，只有引入額外的米勒電容，降低穩(wěn)壓器的增益帶寬積。這不僅增加了穩(wěn)壓 器的面積，同時米勒電容也會降低運算放大器的轉(zhuǎn)換速率，降低穩(wěn)壓器的瞬態(tài)響應(yīng)速度。
[0006] 文獻(xiàn)''Output-capacitor-free adaptively biased lowdropout regulator for system-on-chips"（IEEE Trans. Circuits Syst. I，2010, 57 (5) : 1017 - 1028)提出了一種 低壓差線性穩(wěn)壓器，采用了自適應(yīng)偏置電流技術(shù)，在輕載時，運算放大器偏置電流低，保證 了低壓差線性穩(wěn)壓器穩(wěn)定；重載時，通過PMOS管耦合調(diào)整管MP柵極電壓，采集小部分負(fù)載 電流增加運算放大器的靜態(tài)電流，拓展了低壓差線性穩(wěn)壓器帶寬，提高了運算放大器轉(zhuǎn)換 速率，增強(qiáng)了低壓差線性穩(wěn)壓器的瞬態(tài)響應(yīng)性能。然而，自適應(yīng)偏置電流技術(shù)只在低壓差線 性穩(wěn)壓器重載時有效果，在中載時，增加了偏置電流很小，對低壓差線性穩(wěn)壓器性能幾乎沒 有改善，同時，通過耦合調(diào)整管MP柵極電壓增加偏置電流的方法受工藝和溫度影響明顯， 降低了低壓差線性穩(wěn)壓器的魯棒性。


【發(fā)明內(nèi)容】

[0007] 本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種自適應(yīng)電流倍增電路及集成該 電路的低壓差線性穩(wěn)壓器，通過自適應(yīng)偏置電流技術(shù)來改善片上集成低壓差線性穩(wěn)壓器的 頻率特性和瞬態(tài)響應(yīng)性能。
[0008] 為實現(xiàn)上述發(fā)明目的，本發(fā)明一自適應(yīng)電流倍增電路，其特征在于，包括：
[0009] 一恒定偏置電壓生成電路，包括PMOS管MP4、PMOS管MP5和NMOS管MNl ;
[0010] PMOS管MP4和PMOS管MP5的源極接電源電壓VDD，PMOS管MP4的漏極、PMOS管 MP4的柵極、PMOS管MP5的柵極相連接入到外部恒定偏置電流源IB，用于生成PMOS管的恒 定偏置電壓VBP ;
[0011] PMOS管MP5的漏極、NMOS管麗1的柵極、漏極與遲滯電流比較器中的NMOS管麗2 的柵極相連接，接入到NMOS管的恒定偏置電壓VBN ;
[0012] NMOS管麗1的源極接地；
[0013] 一遲滯電流比較器，包括PMOS管MPl、PMOS管MP2和NMOS管MN2 ;
[0014] PMOS管MPl、PMOS管MP2的源極接電源電壓VDD，PMOS管MPl的柵極接電壓VG， PMOS管MPl的漏極、PMOS管MP2的漏極、NMOS管麗2的漏極以及自適應(yīng)電流倍增生成電路 中的NMOS管MM的柵極均相連接；
[0015] PMOS管MP2的柵極與自適應(yīng)電流倍增生成電路中的PMOS管MP3的柵極、漏極、 NMOS管MM的漏極均相連，接入到PMOS管的自適應(yīng)電流倍增電壓VBPA ;
[0016] NMOS管麗2的源極接地，NMOS管麗2的柵極接入到NMOS管恒定偏置電壓VBN ;
[0017] 一自適應(yīng)電流倍增生成電路，包括PMOS管MP3和NMOS管麗3、NMOS管MM ;
[0018] PMOS管MP3的源極接電源電壓VDD，PMOS管MP3的柵極、PMOS管MP3的漏極、NMOS 管MM的漏極均相連，接入到PMOS管的自適應(yīng)電流倍增電壓VBPA ;
[0019] NMOS管MN3的源極接地，NMOS管MN3的漏極連接NMOS管MM的源極；
[0020] NMOS管MM的柵極與遲滯電流比較器中的PMOS管MPl的漏極、PMOS管MP2的漏 極、NMOS管MN2的漏極均相連接。
[0021] 自適應(yīng)電流倍增電路包括恒定偏置電壓生成電路、遲滯電流比較器和自適應(yīng)電流 倍增生成電路；恒定偏置電壓生成電路用于生成NMOS管和PMOS管的恒定偏置電壓；遲滯 電流比較器先通過PMOS管MPl采集小部分負(fù)載電流，再與NMOS管MN2形成的恒定電流比 較，當(dāng)負(fù)載輕載時，NMOS管MM的柵極電壓為地電壓，遲滯電流比較器通過NMOS管MM關(guān)斷 自適應(yīng)電流倍增生成電路，自適應(yīng)電流倍增電壓VBPA為升高，低壓差線性穩(wěn)壓器運算放大 器偏置電流降低，從而保證穩(wěn)定并減小靜態(tài)功耗；當(dāng)負(fù)載由中載到重載時，通過PMOS管MPl 的電流增加，NMOS管MM的柵極電壓為電源電壓VDD，NMOS管MM完全導(dǎo)通，遲滯電流比較 器通過NMOS管MM開啟自適應(yīng)電流倍增生成電路，通過PMOS管MP3的電流增加，自適應(yīng)電 流倍增電壓VBPA降低，運算放大器偏置電流增加到輕載時的特定倍數(shù)，低壓差線性穩(wěn)壓器 的增益帶寬積增加，瞬態(tài)響應(yīng)性能增強(qiáng)；其中，PMOS管MP2用于產(chǎn)生遲滯。
[0022] 集成所述的自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器，其特征在于，包括：運算放 大器、調(diào)整管和分壓網(wǎng)絡(luò)；
[0023] 運算放大器、調(diào)整管和分壓網(wǎng)絡(luò)共同組成了負(fù)反饋系統(tǒng)，用于穩(wěn)定低壓差線性穩(wěn) 壓器的輸出電壓VOUT ;其中，運算放大器的反向輸入端連接外部基準(zhǔn)電壓VREF，同相輸入 端連接低壓差線性穩(wěn)壓器反饋電壓VFB，輸出端連接調(diào)整管MP的柵極；分壓電阻網(wǎng)絡(luò)輸入 端為低壓差線性穩(wěn)壓器輸出V0UT，輸出端為低壓差線性穩(wěn)壓器反饋電壓VFB ;調(diào)整管MP的 源極連接外部電源電壓VDD，調(diào)整管MP的漏極作為低壓差線性穩(wěn)壓器輸出V0UT。
[0024] 其中，所述的運算放大器，包括：PM0S管MP6、PMOS管MP7、PMOS管MP8、PMOS管 MP9、PMOS 管 MP10、PMOS 管 MP11、PMOS 管 MP12、PMOS 管 MP13 和 NMOS 管 MN6、NMOS 管 MN7、 NMOS 管 MN8、NMOS 管 MN9、NMOS 管 MN10、NMOS 管 MNl I、NMOS 管 MN12、NMOS 管 MN13 ;
[0025] PMOS 管 MP6、PMOS 管 MP7、PMOS 管 MP8、PMOS 管 MP9、PMOS 管 MP10、PMOS 管 MP11、 PMOS管MP12、PMOS管MP13的源極均連接到電源電壓VDD ;
[0026] PMOS管MP6的漏極、PMOS管MP8的漏極、NMOS管MN6的漏極、NMOS管MNlO的柵 極均相連接；
[0027] PMOS管MP6和PMOS管MP7的柵極分別連接到PMOS管的恒定偏置電壓VBP ;
[0028] PMOS管MP7的漏極、PMOS管MP9的漏極、NMOS管MN7的漏極、NMOS管MNl 1的柵 極均相連接；
[0029] PMOS管MP8和PMOS管MP9的柵極分別接入到PMOS管的自適應(yīng)電流倍增電壓 VBPA ；
[0030] PMOS管MPlO的漏極、PMOS管MPlO的柵極、PMOS管MP12的柵極、NMOS管MN8的 漏極均相連接；
[0031] PMOS管MPl 1的漏極、PMOS管MPl 1的柵極、PMOS管MP13的柵極、NMOS管MN9的 漏極均相連接；
[0032] PMOS管MP12的漏極、NMOS管MN12的漏極、NMOS管MN12的柵極、NMOS管MN13的 柵極均相連接；
[0033] PMOS管MP13的漏極、NMOS管麗13的漏極、調(diào)整管MP的柵極均相連，接電壓VG ;
[0034] NMOS管MN6、NM0S管MN8的柵極均接外部基準(zhǔn)電壓VREF，NMOS管MN6的源極、NMOS 管MN9的源極以及NMOS管麗10的漏極均相連接；
[0035] NMOS管MN7、NMOS管MN9的柵極均連接低壓差線性穩(wěn)壓器反饋電壓VFB，NMOS管 MN7的源極、NMOS管MN8的源極、NMOS管MNll的漏極均相連接；
[0036] NMOS 管 MN10、NMOS 管 MN11、NMOS 管 MN12、NMOS 管 MN13 的源極分別接地。
[0037] 所述的分壓網(wǎng)絡(luò)，包括：第一分壓電阻RFBl和第二分壓電阻RFB2 ;
[0038] 第一分壓電阻RFBl的一端連接到低壓差線性穩(wěn)壓器輸出V0UT，另外一端連接到 低壓差線性穩(wěn)壓器反饋電壓VFB ;第二分壓電阻RFB2的一端連接到低壓差線性穩(wěn)壓器反饋 電壓VFB，另一端連接到地。
[0039] 本發(fā)明的發(fā)明目的是這樣實現(xiàn)的：
[0040] 本發(fā)明自適應(yīng)電流倍增電路包括恒定偏置電壓生成電路、遲滯電流比較器和自適 應(yīng)電流倍增生成電路。恒定偏置電壓生成電路用于生成NMOS管和PMOS管的恒定偏置電壓； 遲滯電流比較器首先采集小部分負(fù)載電流，然后和恒定電流比較，輕載時，遲滯電流比較器 關(guān)斷自適應(yīng)電流倍增生成電路，自適應(yīng)電流倍增電壓VBPA為升高，低壓差線性穩(wěn)壓器運算 放大器偏置電流降低，從而保證穩(wěn)定并減小靜態(tài)功耗；中載到重載時，遲滯電流比較器開啟 自適應(yīng)電流倍增生成電路，自適應(yīng)電流倍增電壓VBPA降低，運算放大器偏置電流增加到輕 載時的特定倍數(shù)，低壓差線性穩(wěn)壓器的增益帶寬積增加，瞬態(tài)響應(yīng)性能增強(qiáng)。
[0041] 同時，本發(fā)明自適應(yīng)電流倍增電路及集成該電路的低壓差線性穩(wěn)壓器還具有以下 有益效果：
[0042] (1)、本發(fā)明一自適應(yīng)電流倍增電路，將穩(wěn)壓器在中載和重載時的靜態(tài)電流提升到 輕載時特定倍數(shù)，因此穩(wěn)壓器在中載和重載時的靜態(tài)電流不會受到負(fù)載條件、溫度和工藝 的影響，穩(wěn)定性和魯棒性明顯優(yōu)于傳統(tǒng)的自適應(yīng)偏置電流技術(shù)。
[0043] (2)、集成自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器的靜態(tài)電流低、響應(yīng)速度快， 適合于醫(yī)療電子應(yīng)用。

【專利附圖】

【附圖說明】
[0044] 圖1是本發(fā)明自適應(yīng)電流倍增電路及集成該電路的低壓差線性穩(wěn)壓器原理框圖；
[0045] 圖2是本發(fā)明自適應(yīng)電流倍增電路的一種實施電路圖；
[0046] 圖3是集成自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器的一種實施電路圖；
[0047] 圖4是集成輕載瞬態(tài)增強(qiáng)電路的低壓差線性穩(wěn)壓器結(jié)構(gòu)圖；
[0048] 圖5是集成自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器的頻率響應(yīng)驗證結(jié)果圖；
[0049] 圖6是集成自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器片外電容為0時，由輕載到 重載的負(fù)載瞬態(tài)響應(yīng)驗證結(jié)果圖；
[0050] 圖7是集成自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器片外電容為IOOpF時，由輕 載到重載的負(fù)載瞬態(tài)響應(yīng)驗證結(jié)果圖；
[0051] 圖8是集成自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器片外電容為IOOpF時，由中 載到重載的負(fù)載瞬態(tài)響應(yīng)驗證結(jié)果圖；

【具體實施方式】
[0052] 下面結(jié)合附圖對本發(fā)明的【具體實施方式】進(jìn)行描述，以便本領(lǐng)域的技術(shù)人員更好地 理解本發(fā)明。需要特別提醒注意的是，在以下的描述中，當(dāng)已知功能和設(shè)計的詳細(xì)描述也許 會淡化本發(fā)明的主要內(nèi)容時，這些描述在這里將被忽略。
[0053] 實施例
[0054] 圖1是本發(fā)明一自適應(yīng)電流倍增電路以及集成該的低壓差線性穩(wěn)壓器原理框圖。
[0055] 在本實施例中，如圖1所示，本發(fā)明主要包括自適應(yīng)電流倍增電路1和集成該電路 的低壓差線性穩(wěn)壓器2。其中，自適應(yīng)電流倍增電路1包括又包括：恒定偏置電壓生成電路 3、遲滯電流比較器4和自適應(yīng)電流倍增生成電路5 ;低壓差線性穩(wěn)壓器2又包括運算放大 器6、調(diào)整管7和電阻分壓網(wǎng)絡(luò)8。
[0056] 恒定偏置電壓生成電路3用于生成NMOS管和PMOS管的恒定偏置電壓，遲滯電流 比較器4首先先通過PMOS管MPl采集小部分負(fù)載電流，再與NMOS管麗2形成的恒定電流 比較，當(dāng)負(fù)載輕載時，NMOS管MM的柵極電壓為地電壓，遲滯電流比較器4通過NMOS管MM 關(guān)斷自適應(yīng)電流倍增生成電路1，自適應(yīng)電流倍增電壓VBPA升高，低壓差線性穩(wěn)壓器2中 的運算放大器6的偏置電流降低，從而保證穩(wěn)定并減小靜態(tài)功耗；當(dāng)負(fù)載由中載到重載時， 通過PMOS管MPl的電流增加，NMOS管MM的柵極電壓為電源電壓VDD，NMOS管MM完全導(dǎo) 通，遲滯電流比較器4通過NMOS管MM開啟自適應(yīng)電流倍增生成電路I，通過PMOS管MP3 的電流增加，自適應(yīng)電流倍增電壓VBPA降低，運算放大器6的偏置電流增加到輕載時的特 定倍數(shù)，低壓差線性穩(wěn)壓器2的增益帶寬積增加，瞬態(tài)響應(yīng)性能增強(qiáng)，其中，PMOS管MP2用 于產(chǎn)生遲滯，提升電路的魯棒性，自適應(yīng)電流倍增電路用于控制運算放大器6的偏置電流。
[0057] 運算放大器6、調(diào)整管7和分壓網(wǎng)絡(luò)8共同組成了負(fù)反饋系統(tǒng)，用于穩(wěn)定低壓差線 性穩(wěn)壓器2的輸出電壓VOUT ;運算放大器6的反向輸入端連接外部基準(zhǔn)電壓VREF，同相輸 入端連接低壓差線性穩(wěn)壓器2反饋電壓VFB，輸出端連接調(diào)整管7的柵極；分壓電阻網(wǎng)絡(luò)8 輸入端為低壓差線性穩(wěn)壓器2輸出V0UT，輸出端為低壓差線性穩(wěn)壓器2反饋電壓VFB ;調(diào) 整管7的源極連接外部電源電壓VDD，調(diào)整管7的漏極作為所述低壓差線性穩(wěn)壓器2輸出 VOUT0
[0058] 圖2是本發(fā)明自適應(yīng)電流倍增電路的一種實施電路圖。
[0059] 如圖2所示，在本實施例中，自適應(yīng)電流倍增電路包括：恒定偏置電壓生成電路、 遲滯電流比較器和自適應(yīng)電流倍增生成電路。
[0060] 恒定偏置電壓生成電路，包括PMOS管MP4、PMOS管MP5和NMOS管MNl ;
[0061] PMOS管MP4和PMOS管MP5的源極接電源電壓VDD，PMOS管MP4的漏極、PMOS管 MP4的柵極、PMOS管MP5的柵極相連接入到外部恒定偏置電流源IB，用于生成PMOS管的恒 定偏置電壓VBP ;
[0062] PMOS管MP5的漏極、NMOS管麗1的柵極、漏極與遲滯電流比較器中的NMOS管麗2 的柵極相連接，接入到NMOS管的恒定偏置電壓VBN ;
[0063] NMOS管麗1的源極接地；
[0064] 遲滯電流比較器，包括PMOS管MPl、PMOS管MP2和NMOS管MN2 ;
[0065] PMOS管MPl、PMOS管MP2的源極接電源電壓VDD，PMOS管MPl的柵極接電壓VG， PMOS管MPl的漏極、PMOS管MP2的漏極、NMOS管麗2的漏極以及自適應(yīng)電流倍增生成電路 中的NMOS管MM的柵極均相連接；
[0066] PMOS管MP2的柵極與自適應(yīng)電流倍增生成電路中的PMOS管MP3的柵極、漏極、 NMOS管MM的漏極均相連，接入到PMOS管的自適應(yīng)電流倍增電壓VBPA ;
[0067] NMOS管MN2的源極接地，NMOS管MN2的柵極接入到NMOS管恒定偏置電壓VBN ;
[0068] 自適應(yīng)電流倍增生成電路，包括PMOS管MP3和NMOS管MN3、NMOS管MM ;
[0069] PMOS管MP3的源極接電源電壓VDD，PMOS管MP3的柵極、PMOS管MP3的漏極、NMOS 管MM的漏極均相連，接入到PMOS管的自適應(yīng)電流倍增電壓VBPA ;
[0070] NMOS管MN3的源極接地，NMOS管MN3的漏極連接NMOS管MM的源極；
[0071] NMOS管MM的柵極與遲滯電流比較器中的PMOS管MPl的漏極、PMOS管MP2的漏 極、NMOS管MN2的漏極均相連接。
[0072] 圖3是集成自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器的一種實施電路圖。
[0073] 在本實施例中，如圖3所示，低壓差線性穩(wěn)壓器，包括：運算放大器、調(diào)整管和分壓 網(wǎng)絡(luò)。
[0074] 運算放大器，包括：PM0S 管 MP6、PMOS 管 MP7、PMOS 管 MP8、PMOS 管 MP9、PMOS 管 MP10、PMOS 管 MP11、PMOS 管 MP12、PMOS 管 MP13 和 NMOS 管 MN6、NMOS 管 MN7、NMOS 管 MN8、 NMOS 管 MN9、NMOS 管 MNlO、NMOS 管 MNl I、NMOS 管 MNl2、NMOS 管 MNl3 ;
[0075] PMOS 管 MP6、PMOS 管 MP7、PMOS 管 MP8、PMOS 管 MP9、PMOS 管 MP10、PMOS 管 MP11、 PMOS管MP12、PMOS管MP13的源極均連接到電源電壓VDD ;
[0076] PMOS管MP6的漏極、PMOS管MP8的漏極、NMOS管MN6的漏極、NMOS管MNlO的柵 極均相連接；
[0077] PMOS管MP6和PMOS管MP7的柵極分別連接到PMOS管的恒定偏置電壓VBP ;
[0078] PMOS管MP7的漏極、PMOS管MP9的漏極、NMOS管MN7的漏極、NMOS管MNl 1的柵 極均相連接；
[0079] PMOS管MP8和PMOS管MP9的柵極分別接入到PMOS管的自適應(yīng)電流倍增電壓 VBPA ；
[0080] PMOS管MPlO的漏極、PMOS管MPlO的柵極、PMOS管MP12的柵極、NMOS管MN8的 漏極均相連接；
[0081] PMOS管MPl 1的漏極、PMOS管MPl 1的柵極、PMOS管MP13的柵極、NMOS管MN9的 漏極均相連接；
[0082] PMOS管MP12的漏極、NMOS管MN12的漏極、NMOS管MN12的柵極、NMOS管MN13的 柵極均相連接；
[0083] PMOS管MP13的漏極、NMOS管麗13的漏極、調(diào)整管MP的柵極均相連，接電壓VG ;
[0084] 匪OS管麗6、匪OS管麗8的柵極均接外部基準(zhǔn)電壓VREF，匪OS管麗6的源極、匪OS 管MN9的源極以及NMOS管麗10的漏極均相連接；
[0085] NMOS管MN7、NMOS管MN9的柵極均連接低壓差線性穩(wěn)壓器反饋電壓VFB，NMOS管 MN7的源極、NMOS管MN8的源極、NMOS管MNll的漏極均相連接；
[0086] NMOS 管 MN10、NMOS 管 MN11、NMOS 管 MN12、NMOS 管 MN13 的源極分別接地。
[0087] 分壓網(wǎng)絡(luò)，包括：第一分壓電阻RFBl和第二分壓電阻RFB2 ;
[0088] 第一分壓電阻RFBl的一端連接到低壓差線性穩(wěn)壓器輸出V0UT，另外一端連接到 低壓差線性穩(wěn)壓器反饋電壓VFB ;第二分壓電阻RFB2的一端連接到低壓差線性穩(wěn)壓器反饋 電壓VFB，另一端連接到地。
[0089] 圖4是集成輕載瞬態(tài)增強(qiáng)電路的低壓差線性穩(wěn)壓器結(jié)構(gòu)圖。
[0090] 本實施例中，如圖4所示，集成自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器通過調(diào) 整管MP的柵漏電容Cgdp構(gòu)成的米勒電容實現(xiàn)極點分離，其傳遞函數(shù)可以表示為：

【權(quán)利要求】
1. 一自適應(yīng)電流倍增電路，其特征在于，包括： 一恒定偏置電壓生成電路，包括PMOS管MP4、PMOS管MP5和NMOS管MN1 ; PMOS管MP4和PMOS管MP5的源極接電源電壓VDD，PMOS管MP4的漏極、PMOS管MP4的 柵極、PMOS管MP5的柵極相連接入到外部恒定偏置電流源IB，用于生成PMOS管的恒定偏置 電壓VBP ; PMOS管MP5的漏極、NM0S管麗1的柵極、漏極與遲滯電流比較器中的NM0S管麗2的柵 極相連接，接入到NM0S管的恒定偏置電壓VBN ; NM0S管MN1的源極接地； 一遲滯電流比較，包括PMOS管MP1、PMOS管MP2和NM0S管MN2 ; PMOS管MP1、PMOS管MP2的源極接電源電壓VDD，PMOS管MP1的柵極接電壓VG，PMOS 管MP1的漏極、PMOS管MP2的漏極、NMOS管麗2的漏極W及自適應(yīng)電流倍增生成電路中的 NM0S管MN4的柵極均相連接； PMOS管MP2的柵極與自適應(yīng)電流倍增生成電路中的PMOS管MP3的柵極、漏極、NM0S管 MN4的漏極均相連，接入到PMOS管的自適應(yīng)電流倍增電壓VBPA ; NM0S管MN2的源極接地，NM0S管MN2的柵極接入到NM0S管恒定偏置電壓VBN ; 一自適應(yīng)電流倍增生成電路，包括PMOS管MP3和NM0S管MN3、NM0S管MN4 ; PMOS管MP3的源極接電源電壓VDD，PMOS管MP3的柵極、PMOS管MP3的漏極、NM0S管 MN4的漏極均相連，接入到PMOS管的自適應(yīng)電流倍增電壓VBPA ; NM0S管MN3的源極接地，NM0S管MN3的漏極連接NM0S管MN4的源極； NM0S管MN4的柵極與遲滯電流比較器中的PMOS管MP1的漏極、PMOS管MP2的漏極、 NM0S管MN2的漏極均相連接。 自適應(yīng)電流倍增電路包括恒定偏置電壓生成電路、遲滯電流比較器和自適應(yīng)電流倍增 生成電路；恒定偏置電壓生成電路用于生成NM0S管和PMOS管的恒定偏置電壓；遲滯電流 比較器先通過PMOS管MP1采集小部分負(fù)載電流，再與NM0S管MN2形成的恒定電流比較，當(dāng) 負(fù)載輕載時，NM0S管MN4的柵極電壓為地電壓，遲滯電流比較器通過NM0S管MN4關(guān)斷自適 應(yīng)電流倍增生成電路，自適應(yīng)電流倍增電壓VBPA為升高，低壓差線性穩(wěn)壓器運算放大器偏 置電流降低降低，從而保證穩(wěn)定并減小靜態(tài)功耗；當(dāng)負(fù)載由中載到重載時，通過PMOS管MP1 的電流增加，NM0S管MN4的柵極電壓為電源電壓V孤，NM0S管MN4完全導(dǎo)通，遲滯電流比較 器通過NM0S管MN4開啟自適應(yīng)電流倍增生成電路，通過PMOS管MP3的電流增加，自適應(yīng)電 流倍增電壓VBPA降低，運算放大器偏置電流增加到輕載時的特定倍數(shù)，低壓差線性穩(wěn)壓器 的增益帶寬積增加，瞬態(tài)響應(yīng)性能增強(qiáng)；其中，PMOS管MP2用于產(chǎn)生遲滯。
2. -種集成了權(quán)利要求1所述的自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器，其特征在 于，包括；運算放大器、調(diào)整管和分壓網(wǎng)絡(luò)； 運算放大器、調(diào)整管和分壓網(wǎng)絡(luò)共同組成了負(fù)反饋系統(tǒng)，用于穩(wěn)定低壓差線性穩(wěn)壓器 的輸出電壓V0UT ;其中，運算放大器的反向輸入端連接外部基準(zhǔn)電壓VREF，同相輸入端連 接低壓差線性穩(wěn)壓器反饋電壓VFB，輸出端連接調(diào)整管MP的柵極；分壓電阻網(wǎng)絡(luò)輸入端為 低壓差線性穩(wěn)壓器輸入V0UT，輸出端為低壓差線性穩(wěn)壓器反饋電壓VFB ;調(diào)整管MP的源極 連接外部電源電壓VDD，調(diào)整管MP的漏極作為低壓差線性穩(wěn)壓器輸出V0UT。
3. 根據(jù)權(quán)利2所述的集成自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器，其特征在于，所 述的運算放大器，包括；PMOS 管 MP6、PMOS 管 MP7、PMOS 管 MP8、PMOS 管 MP9、PMOS 管 MPIO、 PM0S 管 MP1UPM0S 管 MP12、PM0S 管 MP13 和 NM0S 管 MN6、NM0S 管 MN7、NM0S 管 MN8、NM0S 管 MN9、NM0S 管 MN10、NM0S 管 MN11、NM0S 管 MN12、NM0S 管 MN13 ; PMOS 管 MP6、PMOS 管 MP7、PMOS 管 MP8、PMOS 管 MP9、PMOS 管 MP10、PMOS 管 MP11、PMOS 管MP12、PM0S管MP13的源極均連接到電源電壓VDD ; PMOS管MP6的漏極、PMOS管MP8的漏極、NM0S管MN6的漏極、NM0S管MN10的柵極均 相連接； PMOS管MP6和PMOS管MP7的柵極分別連接到PMOS管的恒定偏置電壓VBP ; PMOS管MP7的漏極、PMOS管MP9的漏極、NM0S管MN7的漏極、NM0S管MN11的柵極均 相連接； PMOS管MP8和PMOS管MP9的柵極分別接入到PMOS管的自適應(yīng)電流倍增電壓VBPA ; PMOS管MP10的漏極、PMOS管MP10的柵極、PMOS管MP12的柵極、NM0S管MN8的漏極 均相連接； PMOS管MP11的漏極、PMOS管MP11的柵極、PMOS管MP13的柵極、NM0S管MN9的漏極 均相連接； PMOS管MP12的漏極、NM0S管麗12的漏極、NM0S管麗12的柵極、NM0S管麗13的柵極 均相連接； PMOS管MP13的漏極、NM0S管麗13的漏極、調(diào)整管MP的柵極均相連，接電壓VG ; NM0S管MN6、NM0S管MN8的柵極均接外部基準(zhǔn)電壓VREF，NM0S管MN6的源極、NM0S管 MN9的源極W及NM0S管麗10的漏極均相連接； NM0S管MN7、NM0S管MN9的柵極均連接低壓差線性穩(wěn)壓器反饋電壓VFB，NM0S管MN7 的源極、NM0S管MN8的源極、NM0S管麗11的漏極均相連接； NM0S 管 MN10、NM0S 管 MN11、NM0S 管 MN12、NM0S 管 MN13 的源極分別接地。
4.根據(jù)權(quán)利2所述的集成自適應(yīng)電流倍增電路的低壓差線性穩(wěn)壓器，其特征在于，所 述的分壓網(wǎng)絡(luò)，包括；第一分壓電阻RFB1和第二分壓電阻RFB2 ; 第一分壓電阻RFB1的一端連接到低壓差線性穩(wěn)壓器輸出V0UT，另外一端連接到低壓 差線性穩(wěn)壓器反饋電壓VFB ;第二分壓電阻RFB2的一端連接到低壓差線性穩(wěn)壓器反饋電壓 VFB，另一端連接到地。
【文檔編號】G05F1/56GK104460802SQ201410708937
【公開日】2015年3月25日 申請日期:2014年11月27日 優(yōu)先權(quán)日:2014年11月27日
【發(fā)明者】鄭文鋒, 屈熹, 劉珊, 楊波, 林鵬, 李曉璐, 郝志莉 申請人:電子科技大學(xué)