一種高電源抑制比ldo電路的制作方法
【專利摘要】本發(fā)明公開了一種高電源抑制比LDO電路，其特征在于采用電源噪聲前饋通路結(jié)構(gòu)和適用于該前饋通路結(jié)構(gòu)的反向嵌套密勒補(bǔ)償結(jié)構(gòu)。本發(fā)明采用了前饋通路結(jié)構(gòu)和反向嵌套密勒補(bǔ)償結(jié)構(gòu)，通過引入電源紋波分量，通過處理疊加到功率管柵端，實(shí)現(xiàn)較好的電源抑制比性能，且結(jié)構(gòu)簡單，成本相對較低。
【專利說明】—種高電源抑制比LDO電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電源電路，特別涉及一種具有高電源抑制比的LDO電路。

【背景技術(shù)】
[0002]電源抑制比反映的是輸入電源紋波經(jīng)過功率管以及其它支路傳遞到達(dá)輸出端后紋波的大小。LDO的輸入和輸出頻率一般是相同的，相比于輸入電源電壓紋波，若輸出電壓紋波有較大幅度的抑制，則說明輸入電源紋波對輸出影響越小，即LDO的電源抑制比越高。
[0003]傳統(tǒng)的LDO因具有大的片外輸出電容，高頻時(shí)LDO的輸出電容相當(dāng)于短路，LDO的電源抑制比直接取決于電容寄生電阻與LDO輸出電阻的比值，因此傳統(tǒng)的LDO電源抑制比性能較好。而且對于傳統(tǒng)LD0，輸出端作為環(huán)路的主極點(diǎn)，可以利用輸出極點(diǎn)的低通特性有效抑制LDO輸出電壓的波動，在使用電源抑制結(jié)構(gòu)后也不影響電路的穩(wěn)定性，中低頻下的電源抑制比較高。但對于全集成LD0，由于沒有片外大電容且主極點(diǎn)不在輸出端，在中高頻時(shí)電源抑制比性能比傳統(tǒng)LDO差。而且，全集成LDO因系統(tǒng)穩(wěn)定要求不太適合使用電源抑制電路結(jié)構(gòu)，中低頻電源抑制比性能較差?，F(xiàn)有的技術(shù)往往采用以下兩種方式實(shí)現(xiàn)來提高全集成LDO的電源抑制比:
[0004]方法1，對于全集成LDO通過采用了增加單位增益通路結(jié)構(gòu)以實(shí)現(xiàn)高電源抑制比。傳統(tǒng)全集成LDO實(shí)現(xiàn)高電源抑制比的結(jié)構(gòu)，該結(jié)構(gòu)電源紋波傳輸?shù)焦β使軚哦耍狗糯笙禂?shù)為1，電源紋波通過前饋通路引入到功率管的柵極后，可用來抵消功率管的源端的電源紋波，以此增加LDO的電源抑制比性能。但是，該LDO結(jié)構(gòu)的電源抑制比性能不是特別理想，因?yàn)槁┰措娮璧闹凳怯邢薜模膊皇菬o窮大的，使傳輸增益略小于I ;前饋?zhàn)饔檬构β使軚艠O節(jié)點(diǎn)對電源的增益也略小于I。這兩個(gè)因素使LDO的電源抑制比性能達(dá)不到理想狀態(tài)，不能夠最大限度的提高LDO的電源抑制比性能。
[0005]方法2，類似于傳統(tǒng)片外電容LD0，通過前饋抵消電源紋波以提高電源抑制比。該方案利用電阻分壓產(chǎn)生電源分量，通過引入一定量的電源分量作用在功率管柵端，可以使LDO的低頻電源抑制比達(dá)到理論上的理想狀態(tài)。但是，該結(jié)構(gòu)的頻率特性補(bǔ)償困難，需要采用片外ESR電容進(jìn)行補(bǔ)償，增加了電路的成本和復(fù)雜度。


【發(fā)明內(nèi)容】

[0006]針對以上缺陷，本發(fā)明目的在于如何在不需要采用大的片外ESR電容進(jìn)行補(bǔ)償?shù)那疤嵯拢岣唠娫匆种票?，提供一種較低成本的電源。
[0007]為了解決以上問題本發(fā)明提出了一種高電源抑制比LDO電路，其特征在于采用電源噪聲前饋通路和適用于該前饋通路的反向嵌套密勒補(bǔ)償結(jié)構(gòu)。
[0008]所述的高電源抑制比LDO電路，其特征在于:通過前饋通路引入和處理電源紋波分量，通過疊加方式作用在功率管柵端，通過精確控制疊加在功率管柵端的電源紋波分量的大小，在功率管柵端進(jìn)行線性疊加，大幅消除LDO輸出電壓中電源噪聲引入的紋波。
[0009]所述的高電源抑制比LDO電路，其特征在于電源分量精確引入采用了通過電阻引入電源紋波分量的改進(jìn)結(jié)構(gòu)，電源分量的精確處理采用固定偏置尾電流差分電路并結(jié)合對共模噪聲的失配感應(yīng)控制，獲得所需的電源感應(yīng)分量，采用的晶體管工作點(diǎn)不隨電源電壓的變化，輸出端是兩個(gè)支路電源紋波分量的差值，可以精確控制。
[0010]本發(fā)明采用了前饋通路結(jié)構(gòu)和反向嵌套密勒補(bǔ)償結(jié)構(gòu)，通過引入電源紋波分量，通過處理疊加到功率管柵端，實(shí)現(xiàn)較好的電源抑制比性能，且結(jié)構(gòu)簡單，成本相對較低。

【專利附圖】

【附圖說明】
[0011]圖1是高電源抑制LDO具體電路結(jié)構(gòu)；
[0012]圖2是如饋通路/[目號處理不意圖；
[0013]圖3是反向嵌套密勒補(bǔ)償結(jié)構(gòu)。

【具體實(shí)施方式】
[0014]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0015]圖2為前饋通路信號處理示意圖，在電路結(jié)構(gòu)中，跨導(dǎo)放大器Gm2提供電源紋波到達(dá)功率管柵結(jié)點(diǎn)的前向通路，通過分壓電阻Rfl和Rf2將輸出信號的電壓紋波分量引入誤差放大器，轉(zhuǎn)化為電流信號，經(jīng)過前向通路的電源紋波與經(jīng)過誤差放大器輸出電源紋波以電流方式疊加。電源紋波主要通過功率管跨導(dǎo)放大和功率管漏源電阻分壓兩種方式影響輸出端。在功率管跨導(dǎo)路徑，前向跨導(dǎo)結(jié)構(gòu)將電源紋波以電壓的形式轉(zhuǎn)化為電流的形式，經(jīng)過誤差放大器的輸出阻抗轉(zhuǎn)化為同向的電壓變化，然后再經(jīng)過一個(gè)Buffer將同向的電壓變化傳輸?shù)焦β使艿臇哦?。?dāng)輸入端具有電源紋波時(shí)，若經(jīng)過功率管的柵源電壓Vsg路徑的紋波與經(jīng)過功率管漏源電阻Rdsp的紋波能夠相互抵消，可以大幅消除輸出電壓中電源噪聲引入的紋波。
[0016]前向通路模塊需要能夠精確控制電源紋波分量，且該電源紋波分量在一定范圍內(nèi)保持恒定。在引入電源分量與原信號進(jìn)行疊加時(shí)，需要保持在較廣的頻率范圍內(nèi)都近似為定值，這樣可以在較廣的頻率范圍內(nèi)LDO具有較高的電源抑制。如果引入電源分量以高阻的形式疊加到功率管柵極，疊加信號隨頻率變化較大，會造成電源抑制性能惡化。比較成熟的方法是通過線性運(yùn)算放大器完成，好處是可以精確控制電源分量的比例，但也存在工作點(diǎn)不容易確定以及瞬態(tài)速度較慢等問題。本具體實(shí)施例采用的是將電源分量疊加到單位增益的Buffer上，這樣可以保持兩個(gè)信號疊加值在較廣的頻率范圍內(nèi)近似為定值。
[0017]本具體實(shí)施例設(shè)計(jì)有前向通路模塊，應(yīng)用Buffer驅(qū)動功率管柵端，而且考慮LDO需要較高的環(huán)路增益和系統(tǒng)穩(wěn)定性，在此條件下應(yīng)用反向嵌套密勒補(bǔ)償。圖3是反向嵌套密勒補(bǔ)償結(jié)構(gòu)，反向嵌套密勒補(bǔ)償是在三級放大器單電容密勒補(bǔ)償基礎(chǔ)上，在輸出級增加密勒補(bǔ)償電容Cm2，通過將第三增益級設(shè)計(jì)為同相增益級來保證內(nèi)部的負(fù)反饋性質(zhì)。Cml為反向嵌套密勒補(bǔ)償中第一級輸出與第三級輸出的反饋電容，主要用于分離第一級與輸出級的極點(diǎn)，使第一級輸出極點(diǎn)成為系統(tǒng)主極點(diǎn)；Cm2為第一級與第二級的反饋電容，該電容改變第一級與第二級極點(diǎn)的性質(zhì)，以分離第一級與第二級的極點(diǎn)。
[0018]圖1所示為高電源抑制LDO具體電路結(jié)構(gòu)。在電路中，第一級增益級gml由MOS管MO、Ml和MlO組成；第二級增益級gm2由MOS管Mb和MbO組成；第三級增益級gm3由Buffer緩沖器和功率管MP組成，其中Buffer緩沖器由M4和M5組成。此外，電容Cml和Cm2為LDO的反饋密勒補(bǔ)償電容。
[0019]以上所揭露的僅為本發(fā)明一種實(shí)施例而已，當(dāng)然不能以此來限定本之權(quán)利范圍，本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例的全部或部分流程，并依本發(fā)明權(quán)利要求所作的等同變化，仍屬于本發(fā)明所涵蓋的范圍。
【權(quán)利要求】
1.一種高電源抑制比LDO電路，其特征在于采用電源噪聲前饋通路和適用于該前饋通路的反向嵌套密勒補(bǔ)償結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的高電源抑制比LDO電路，其特征在于:通過前饋通路引入和處理電源紋波分量，通過疊加方式作用在功率管柵端，通過精確控制疊加在功率管柵端的電源紋波分量的大小，在功率管柵端進(jìn)行線性疊加，大幅消除LDO輸出電壓中電源噪聲引入的紋波。
3.根據(jù)權(quán)利要求2所述的高電源抑制比LDO電路，其特征在于電源分量精確引入采用了通過電阻引入電源紋波分量的改進(jìn)結(jié)構(gòu)，電源分量的精確處理采用固定偏置尾電流差分電路并結(jié)合對共模噪聲的失配感應(yīng)控制，獲得所需的電源感應(yīng)分量，采用的晶體管工作點(diǎn)不隨電源電壓的變化，輸出端是兩個(gè)支路電源紋波分量的差值，可以精確控制。
【文檔編號】G05F1/56GK104391533SQ201410637701
【公開日】2015年3月4日 申請日期:2014年11月12日 優(yōu)先權(quán)日:2014年11月12日
【發(fā)明者】張薇薇, 卞興中, 周振宇 申請人:記憶科技(深圳)有限公司