基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡、系統(tǒng)及方法
【專利摘要】本發(fā)明公開了基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡、系統(tǒng)及方法，包括FPGA、光耦隔離電路、PCIE接口和電源，光耦隔離電路將數(shù)據(jù)信號(hào)輸入FPGA中，PCIE接口連接FPGA，電源連接FPGA；方法包括FPGA直接采集運(yùn)動(dòng)板卡運(yùn)動(dòng)過程中實(shí)際輸出信號(hào)，存儲(chǔ)于開辟在FPGA內(nèi)部的FIFO中；FPGA通過PCIE接口將所采集的實(shí)際輸出信號(hào)上傳至主機(jī)內(nèi)存；確定誤差；對(duì)比并修正，通過多次修改運(yùn)算并檢驗(yàn)，逐次逼近的過程；通過對(duì)運(yùn)動(dòng)板卡的實(shí)際輸出進(jìn)行采樣，對(duì)采樣數(shù)據(jù)進(jìn)行處理，獲得實(shí)際輸出的速度擬合曲線，將該擬合曲線同用戶要求的速度模式進(jìn)行量化分析，方便的檢查出是否存在“跳變”現(xiàn)象，提醒用戶修正算法上的漏洞。
【專利說明】基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡、系統(tǒng)及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及自動(dòng)控制【技術(shù)領(lǐng)域】，具體的說，是基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡及方法。

【背景技術(shù)】
[0002]目前控制系統(tǒng)中對(duì)于運(yùn)動(dòng)軌跡經(jīng)處理器處理后輸出“加工數(shù)據(jù)”直接對(duì)工件進(jìn)行加工，由于實(shí)際工況中所處理的軌跡多樣，加工軌跡可能會(huì)因?yàn)椴豢芍囊蛩爻霈F(xiàn)跳變，影響加工效果，造成廢品。
[0003]另外目前市面上中高端通用控制卡基本架構(gòu)為DSP+FPGA方式實(shí)現(xiàn)，DSP負(fù)責(zé)加工圖案的解析和速度規(guī)劃，F(xiàn)PGA負(fù)責(zé)將DSP的運(yùn)動(dòng)數(shù)據(jù)轉(zhuǎn)化為實(shí)際脈沖輸出。由于對(duì)數(shù)字信號(hào)的處理誤差和各線路板的差異，會(huì)造成實(shí)際輸出的脈沖波頻率與用戶設(shè)定的理想曲線誤差太大，也即用戶設(shè)定加工速度有出入，尤其是在變速運(yùn)動(dòng)中，由于數(shù)據(jù)預(yù)處理計(jì)算誤差，會(huì)導(dǎo)致在運(yùn)動(dòng)過程中加速度及速度拐點(diǎn)出現(xiàn)跳變，反應(yīng)到最終驅(qū)動(dòng)會(huì)在運(yùn)動(dòng)過程中產(chǎn)生沖擊，影響加工效果。
[0004]目前常采用加工軌跡偵測(cè)系統(tǒng)在實(shí)際對(duì)工件加工前收集“加工數(shù)據(jù)”，判斷是否出現(xiàn)跳變，避免直接在工件上試加工造成浪費(fèi)，但現(xiàn)有技術(shù)所使用的加工軌跡偵測(cè)系統(tǒng)是采用專門的設(shè)置設(shè)備從控制卡中讀取相關(guān)數(shù)據(jù)，需要專門的外部檢驗(yàn)設(shè)備，通過示波器進(jìn)行檢驗(yàn)，需要憑借人眼分辨運(yùn)行曲線的優(yōu)劣，準(zhǔn)確性不高。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡、系統(tǒng)及方法，通過對(duì)運(yùn)動(dòng)板卡的實(shí)際輸出進(jìn)行采樣，對(duì)采樣數(shù)據(jù)進(jìn)行處理，獲得實(shí)際輸出的速度擬合曲線，將該擬合曲線同用戶要求的速度模式進(jìn)行量化分析，可以方便的檢查出是否存在“跳變”現(xiàn)象，提醒用戶修正算法上的漏洞或其他問題。
[0006]本發(fā)明通過下述技術(shù)方案實(shí)現(xiàn):基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡，包括FPGA、光耦隔離電路、PCIE接口和電源，所述光耦隔離電路將待測(cè)試的運(yùn)動(dòng)板卡的數(shù)據(jù)信號(hào)采用光耦合隔離輸入的方式輸入FPGA中，所述PCIE接口連接FPGA，所述電源連接FPGA。
[0007]進(jìn)一步的，為更好的實(shí)現(xiàn)本發(fā)明，還包括指示燈，所述指示燈連接FPGA。
[0008]進(jìn)一步的，為更好的實(shí)現(xiàn)本發(fā)明，所述FPGA內(nèi)設(shè)置有輸入濾波電路、脈沖采集電路、數(shù)據(jù)存儲(chǔ)器、數(shù)據(jù)交互電路、RAM，所述光耦隔離電路連接輸入濾波電路，所述輸入濾波電路連接脈沖采集電路，所述脈沖采集電路分別連接數(shù)據(jù)存儲(chǔ)器和數(shù)據(jù)交互電路，所述RAM分別連接數(shù)據(jù)存儲(chǔ)器和數(shù)據(jù)交互電路，所述數(shù)據(jù)交互電路連接PCIE接口。
[0009]進(jìn)一步的，為更好的實(shí)現(xiàn)本發(fā)明，所述FPGA的主芯片采用XC6SLX45T。
[0010]基于PCIe的軌跡偵測(cè)系統(tǒng)，包括基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡、主機(jī)、運(yùn)動(dòng)板卡和原始數(shù)據(jù)來源，所述主機(jī)通過PCIE接口連接數(shù)據(jù)交互電路，所述運(yùn)動(dòng)板卡分別連接主機(jī)，所述運(yùn)動(dòng)板卡通過光耦隔離電路將待測(cè)試的輸出脈沖輸入到FPGA中，所述主機(jī)內(nèi)加載有數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)轉(zhuǎn)換系統(tǒng)、數(shù)據(jù)仿真系統(tǒng)和數(shù)據(jù)分析系統(tǒng)，所述原始數(shù)據(jù)來源將原始數(shù)據(jù)加載到主機(jī)內(nèi)。
[0011]基于PCIe的軌跡偵測(cè)比較的方法，包括以下步驟:
步驟A、FPGA直接采集運(yùn)動(dòng)板卡運(yùn)動(dòng)過程中實(shí)際輸出信號(hào)，存儲(chǔ)于開辟在FPGA內(nèi)部的FIFO 中；
步驟B、FPGA通過PCIE接口上的PCIE總線將步驟A所采集的實(shí)際輸出信號(hào)上傳至主機(jī)內(nèi)存；
步驟C、在主機(jī)內(nèi)的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中，將存儲(chǔ)在主機(jī)內(nèi)存中的數(shù)據(jù)轉(zhuǎn)換為采集樣本的速度-時(shí)間值表，并且由原始數(shù)據(jù)來源所提供的原始數(shù)據(jù)實(shí)際計(jì)算出完備運(yùn)行的速度-時(shí)間值表，采集樣本的速度-時(shí)間值表同完備運(yùn)行的速度-時(shí)間值表在主機(jī)中的數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)轉(zhuǎn)換系統(tǒng)、數(shù)據(jù)仿真系統(tǒng)、數(shù)據(jù)分析系統(tǒng)內(nèi)進(jìn)行對(duì)比確定誤差；
步驟D、確定誤差后重新調(diào)整運(yùn)動(dòng)板卡的速度，并重復(fù)步驟A、步驟B、步驟C，進(jìn)行采樣對(duì)比并修正，通過多次修改運(yùn)算并檢驗(yàn)，逐次逼近的過程，最終達(dá)到所采樣本數(shù)據(jù)與原始數(shù)據(jù)相同，極力降低誤差，保證運(yùn)動(dòng)板卡完美運(yùn)行。
[0012]進(jìn)一步的，為更好的實(shí)現(xiàn)本發(fā)明所述方法，包括以下步驟:
1)、FPGA直接采集運(yùn)動(dòng)板卡運(yùn)動(dòng)過程中實(shí)際輸出脈沖的脈寬和周期參數(shù)，存儲(chǔ)于開辟在FPGA內(nèi)部的FIFO中；
2)、FPGA通過PCIE接口上的PCIE總線將運(yùn)動(dòng)過程中采集的脈寬和周期數(shù)據(jù)上傳至主機(jī)內(nèi)存；
3)、在主機(jī)內(nèi)的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中，將存儲(chǔ)在主機(jī)內(nèi)存中的數(shù)據(jù)轉(zhuǎn)換為采集樣本的速度-時(shí)間值表，并且由原始數(shù)據(jù)來源所提供的原始數(shù)據(jù)實(shí)際計(jì)算出完備運(yùn)行的速度-時(shí)間值表，采集樣本的速度-時(shí)間值表同完備運(yùn)行的速度-時(shí)間值表在主機(jī)中的數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)轉(zhuǎn)換系統(tǒng)、數(shù)據(jù)仿真系統(tǒng)、數(shù)據(jù)分析系統(tǒng)內(nèi)進(jìn)行對(duì)比確定誤差；
4)、確定誤差后重新調(diào)整運(yùn)動(dòng)板卡的速度，并重復(fù)步驟I)、步驟2)、步驟3)，進(jìn)行采樣對(duì)比并修正，通過多次修改運(yùn)算并檢驗(yàn)，逐次逼近的過程，最終達(dá)到所采樣本數(shù)據(jù)與原始數(shù)據(jù)相同，極力降低誤差，保證運(yùn)動(dòng)板卡完美運(yùn)行。
[0013]進(jìn)一步的，為更好的實(shí)現(xiàn)本發(fā)明所述方法，所述步驟3)的實(shí)現(xiàn)具體分如下兩種方式:
3.1)、對(duì)采集樣本的速度-時(shí)間值表和完備運(yùn)行的速度-時(shí)間值表兩組數(shù)據(jù)在時(shí)間軸相同點(diǎn)上描點(diǎn)，繪制出兩條運(yùn)動(dòng)曲線；
3.2)、通過對(duì)比同一時(shí)刻運(yùn)動(dòng)點(diǎn)的原始數(shù)據(jù)的速度值與采集樣本的速度值大小，當(dāng)超過設(shè)定范圍后指示出出現(xiàn)“誤差”之處，具體方法如下:設(shè)置測(cè)試數(shù)據(jù)與基準(zhǔn)數(shù)據(jù)的誤差閥值，在時(shí)間軸上，當(dāng)某點(diǎn)誤差超過此閥值時(shí)，標(biāo)出此運(yùn)動(dòng)點(diǎn)的位置及速度信息。
[0014]進(jìn)一步的，為更好的實(shí)現(xiàn)本發(fā)明所述方法，所述步驟C的實(shí)現(xiàn)具體分如下兩種方式:
C.1)、對(duì)采集樣本的速度-時(shí)間值表和完備運(yùn)行的速度-時(shí)間值表兩組數(shù)據(jù)在時(shí)間軸相同點(diǎn)上描點(diǎn)，繪制出兩條運(yùn)動(dòng)曲線；
C.2)、通過對(duì)比同一時(shí)刻運(yùn)動(dòng)點(diǎn)的原始數(shù)據(jù)中的速度值與采集樣本的速度值大小，當(dāng)超過設(shè)定范圍后指示出出現(xiàn)“誤差”之處，具體方法如下:設(shè)置測(cè)試數(shù)據(jù)與基準(zhǔn)數(shù)據(jù)的誤差閥值，在時(shí)間軸上，當(dāng)某點(diǎn)誤差超過此閥值時(shí)，標(biāo)出此運(yùn)動(dòng)點(diǎn)的位置及速度信息。
[0015]本發(fā)明與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)及有益效果:
(I)本發(fā)明通過對(duì)運(yùn)動(dòng)板卡的實(shí)際輸出進(jìn)行采樣，對(duì)采樣數(shù)據(jù)進(jìn)行處理，獲得實(shí)際輸出的速度擬合曲線，將該擬合曲線同用戶要求的速度模式進(jìn)行量化分析，可以方便的檢查出是否存在“跳變”現(xiàn)象，提醒用戶修正算法上的漏洞或其他問題。
[0016](2)本發(fā)明所述基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡，采用FPGA進(jìn)行采集數(shù)據(jù)緩存處理，由于FPGA的高速、高可靠性與PCIe通信，提高本發(fā)明所述基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡的速度和可靠性。
[0017](3)本發(fā)明所述配置電路，進(jìn)一步增大FPGA芯片的資源數(shù)，從而提高數(shù)據(jù)處理量。
[0018](4)本發(fā)明采用PCIE通信能提供更高的傳輸數(shù)據(jù)和質(zhì)量。
[0019](5)本發(fā)明所述基于PCIe的軌跡偵測(cè)系統(tǒng)，完成對(duì)采樣數(shù)據(jù)的處理，獲得實(shí)際輸出的速度擬合曲線，將該擬合曲線同用戶要求的速度模式進(jìn)行量化分析；對(duì)多組預(yù)處理信號(hào)和實(shí)際采集信號(hào)的軌跡擬合、分析。
[0020](6)本發(fā)明所述基于PCIe的軌跡偵測(cè)比較的方法，采用仿真處理技術(shù)、自動(dòng)采集、轉(zhuǎn)換、分析技術(shù)，對(duì)多組預(yù)處理信號(hào)和實(shí)際采集信號(hào)的軌跡擬合、分析，達(dá)到直觀準(zhǔn)確判斷的目的，并自動(dòng)提醒用戶修正算法上的漏洞或其他問題。

【專利附圖】

【附圖說明】
[0021]圖1本發(fā)明所述基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡的電路圖。
[0022]圖2為本發(fā)明所述基于PCIe的軌跡偵測(cè)系統(tǒng)的電路圖。
[0023]圖3為圓弧狀的軌跡比較圖。
[0024]圖4為直線狀的軌跡比較圖。
[0025]圖5為采樣誤差分析示圖。

【具體實(shí)施方式】
[0026]本 申請(qǐng)人:自認(rèn)為【技術(shù)領(lǐng)域】?jī)?nèi)技術(shù)員結(jié)合現(xiàn)有公知技術(shù)，并根據(jù)本申請(qǐng)文件所公開的內(nèi)容即可實(shí)現(xiàn)本發(fā)明。
[0027]下面結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)一步地詳細(xì)說明，但本發(fā)明的實(shí)施方式不限于此。
[0028]實(shí)施例1:
基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡，如圖1、圖2所示，包括FPGA、光耦隔離電路、PCIE接口和電源，所述光耦隔離電路將待測(cè)試的運(yùn)動(dòng)板卡的數(shù)據(jù)信號(hào)采用光耦合隔離輸入的方式輸入FPGA中，所述PCIE接口連接FPGA，所述電源連接FPGA。
[0029]待測(cè)試的運(yùn)動(dòng)板卡在進(jìn)行工作過程中，形成實(shí)際輸出信號(hào)(軸脈沖輸入以及軸方向輸入)，實(shí)際輸出信號(hào)通過光電隔離電路進(jìn)行I禹合輸入到FPGA中，在FPGA中完成濾波、數(shù)據(jù)采集、數(shù)據(jù)存儲(chǔ)，RAM滿時(shí)產(chǎn)生中斷通知PC，PC機(jī)通過PCIe協(xié)議讀取RAM里的數(shù)據(jù)，后經(jīng)PCIE接口通過PCIE數(shù)據(jù)通信協(xié)議將PCIe數(shù)據(jù)信號(hào)傳輸出去以備后期處理。
[0030]實(shí)施例2:
本實(shí)施例是在實(shí)施例1的基礎(chǔ)上進(jìn)一步優(yōu)化，結(jié)合圖1、圖2所示，包括FPGA、光耦隔離電路、PCIE接口和電源，所述光耦隔離電路將待測(cè)試的運(yùn)動(dòng)板卡的數(shù)據(jù)信號(hào)采用光耦合隔離輸入的方式輸入FPGA中，所述PCIE接口連接FPGA，所述電源連接FPGA，還包括連接在FPGA上的指示燈，指示燈優(yōu)選采用LED燈。
[0031]待測(cè)試的運(yùn)動(dòng)板卡在進(jìn)行工作過程中，形成實(shí)際輸出信號(hào)(軸脈沖輸入所代表的軸脈沖數(shù)據(jù)，軸方向輸入的軸方向數(shù)據(jù))，實(shí)際輸出信號(hào)通過光電隔離電路進(jìn)行耦合輸入到FPGA中，在FPGA中進(jìn)行采樣和數(shù)據(jù)存儲(chǔ)，后經(jīng)PCIE接口通過PCIE數(shù)據(jù)通信協(xié)議將PCIe數(shù)據(jù)信號(hào)傳輸出去以備后期處理，LED燈用于狀態(tài)指示，至少設(shè)置兩個(gè)紅綠雙色燈，用于指示一些常見通信狀態(tài)，一個(gè)為電源指示燈，正常電壓時(shí)為綠燈，過壓或欠壓時(shí)為紅燈，一個(gè)為PCIe工作指示燈，PCIe正常通信時(shí)為綠燈，有異常為紅燈。
[0032]實(shí)施例3:
本實(shí)施例是在上述實(shí)施例的基礎(chǔ)上進(jìn)一步優(yōu)化，結(jié)合圖1、圖2所示，包括FPGA、光耦隔離電路、PCIE接口和電源，所述光耦隔離電路將待測(cè)試的運(yùn)動(dòng)板卡的數(shù)據(jù)信號(hào)采用光耦合隔離輸入的方式輸入FPGA中，所述PCIE接口連接FPGA，所述電源連接FPGAjy^iS FPGA的主芯片采用XC6SLX45T。
[0033]待測(cè)試的運(yùn)動(dòng)板卡在進(jìn)行工作過程中，形成實(shí)際輸出信號(hào)(軸脈沖輸入所代表的軸脈沖數(shù)據(jù)，軸方向輸入的軸方向數(shù)據(jù))，實(shí)際輸出信號(hào)通過光電隔離電路進(jìn)行耦合輸入到FPGA中，在FPGA中完成濾波、數(shù)據(jù)采集、數(shù)據(jù)存儲(chǔ)，RAM滿時(shí)產(chǎn)生中斷通知PC，PC機(jī)通過PCIe協(xié)議讀取RAM里的數(shù)據(jù)，后經(jīng)PCIE接口通過PCIE數(shù)據(jù)通信協(xié)議將PCIe數(shù)據(jù)信號(hào)傳輸出去以備后期處理，所述FPGA的主芯片采用xiIinx公司的XC6SLX45T，其具有4萬多個(gè)邏輯單元，包含27萬個(gè)6輸入查找表、54萬個(gè)觸發(fā)器。
[0034]實(shí)施例4:
本實(shí)施例是在上述任一實(shí)施例的基礎(chǔ)上進(jìn)一步優(yōu)化，所述FPGA內(nèi)設(shè)置有輸入濾波電路、脈沖采集電路、數(shù)據(jù)存儲(chǔ)器、數(shù)據(jù)交互電路、RAM，所述光耦隔離電路連接輸入濾波電路，所述輸入濾波電路連接脈沖采集電路，所述脈沖采集電路分別連接數(shù)據(jù)存儲(chǔ)器和數(shù)據(jù)交互電路，所述RAM分別連接數(shù)據(jù)存儲(chǔ)器和數(shù)據(jù)交互電路，所述數(shù)據(jù)交互電路連接PCIE接口。
[0035]在使用時(shí)，F(xiàn)PGA采集的實(shí)際輸出信號(hào)為脈沖的高電平時(shí)間值和整個(gè)脈沖周期值，為32bit數(shù)據(jù)，在FPGA內(nèi)部進(jìn)行濾波、數(shù)據(jù)采集、數(shù)據(jù)存儲(chǔ)等操作，一個(gè)脈沖結(jié)束后將此兩個(gè)數(shù)據(jù)存儲(chǔ)至內(nèi)部RAM中，RAM存滿后通知主機(jī)通過PCIe進(jìn)行讀取，主機(jī)將此數(shù)據(jù)轉(zhuǎn)化為速度值進(jìn)行分析。
[0036]實(shí)施例5:
基于PCIe的軌跡偵測(cè)系統(tǒng)，包括基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡、主機(jī)、運(yùn)動(dòng)板卡和原始數(shù)據(jù)來源，所述主機(jī)通過PCIE接口連接數(shù)據(jù)交互電路，所述運(yùn)動(dòng)板卡分別連接主機(jī),所述運(yùn)動(dòng)板卡通過光耦隔離電路將待測(cè)試的輸出脈沖輸入到FPGA中，所述主機(jī)內(nèi)加載有數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)轉(zhuǎn)換系統(tǒng)、數(shù)據(jù)仿真系統(tǒng)和數(shù)據(jù)分析系統(tǒng)，所述原始數(shù)據(jù)來源將原始數(shù)據(jù)加載到主機(jī)內(nèi)。
[0037]運(yùn)動(dòng)板卡在工作過程中所發(fā)出的實(shí)際輸出信號(hào)(軸脈沖輸入所代表的軸脈沖數(shù)據(jù)，軸方向輸入的軸方向數(shù)據(jù))，所采集的信號(hào)以脈寬和周期數(shù)據(jù)為主，經(jīng)FPGA-PCIE板卡(基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡)采集處理后，通過PCIE接口利用PCIE數(shù)據(jù)通信協(xié)議將PCIe數(shù)據(jù)信號(hào)傳輸?shù)街鳈C(jī)內(nèi)，在主機(jī)中，主機(jī)的數(shù)據(jù)采集系統(tǒng)通過PCIe從FPGA的RAM中讀取數(shù)據(jù)到PC內(nèi)存；數(shù)據(jù)轉(zhuǎn)換系統(tǒng)將讀取到的脈寬數(shù)據(jù)和高電平數(shù)據(jù)轉(zhuǎn)化為速度頻率；數(shù)據(jù)仿真系統(tǒng)即由采集數(shù)據(jù)數(shù)據(jù)繪制出實(shí)際運(yùn)動(dòng)曲線和由原始完備數(shù)據(jù)繪制出完備運(yùn)動(dòng)曲線；數(shù)據(jù)分析系統(tǒng)將兩條曲線按照一定的誤差標(biāo)準(zhǔn)進(jìn)行對(duì)比和標(biāo)注；原始數(shù)據(jù)主要為加工文件解析數(shù)據(jù)、速度前瞻處理數(shù)據(jù)、DSP寫入FPGA的數(shù)據(jù)等，通過原始數(shù)據(jù)來源加載于主機(jī)內(nèi)，所述各類數(shù)據(jù)在主機(jī)內(nèi)通過軟件系統(tǒng)完成描點(diǎn)，畫出其軌跡圖形，而所采集的實(shí)際輸出信號(hào)類數(shù)據(jù)也將完成描點(diǎn)，畫出其軌跡圖形，兩者進(jìn)行對(duì)比后即可分析各組數(shù)據(jù)偏差，以方便的檢查出是否存在“跳變”現(xiàn)象，提醒用戶修正算法上的漏洞或其他問題；用戶針對(duì)某段速度某個(gè)速度拐點(diǎn)進(jìn)行調(diào)整之后可再次下載至運(yùn)動(dòng)板卡中重新運(yùn)動(dòng)，再次分析，直到與設(shè)定值逼近；其中主機(jī)可選用設(shè)備上使用的上位機(jī)，也可以是外部用于軌跡偵測(cè)比較的其他PC機(jī)，PC機(jī)可以包括PC、手提電腦。
[0038]實(shí)施例6:
基于PCIe的軌跡偵測(cè)比較的方法，包括以下步驟:
步驟A、FPGA直接采集運(yùn)動(dòng)板卡運(yùn)動(dòng)過程中實(shí)際輸出信號(hào)，存儲(chǔ)于開辟在FPGA內(nèi)部的FIFO 中；
步驟B、FPGA通過PCIE接口上的PCIE總線將步驟A所采集的實(shí)際輸出信號(hào)上傳至主機(jī)內(nèi)存；
步驟C、在主機(jī)內(nèi)的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中，將存儲(chǔ)在主機(jī)內(nèi)存中的數(shù)據(jù)轉(zhuǎn)換為采集樣本的速度-時(shí)間值表，并且由原始數(shù)據(jù)來源所提供的原始數(shù)據(jù)實(shí)際計(jì)算出完備運(yùn)行的速度-時(shí)間值表，米集樣本的速度-時(shí)間值表同完備運(yùn)行的速度-時(shí)間值表在主機(jī)中利用加載在主機(jī)內(nèi)的數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)轉(zhuǎn)換系統(tǒng)、數(shù)據(jù)仿真系統(tǒng)、數(shù)據(jù)分析系統(tǒng)中的軌跡分析軌跡進(jìn)行對(duì)比確定誤差(即樣本速度和完備運(yùn)行速度所形成的速度曲線對(duì)應(yīng)點(diǎn)的速度差值);
步驟D、確定誤差后重新調(diào)整運(yùn)動(dòng)板卡的速度，并重復(fù)步驟A、步驟B、步驟C，進(jìn)行采樣對(duì)比并修正，通過多次修改運(yùn)算并檢驗(yàn)，逐次逼近的過程，最終達(dá)到所采樣本數(shù)據(jù)與原始數(shù)據(jù)相同，極力降低誤差，保證運(yùn)動(dòng)板卡完美運(yùn)行。
[0039]采樣頻率與采樣精度:
如圖5所示，當(dāng)基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡的最高頻率為2MHz，采樣信號(hào)按照控制器脈沖頻率極限2MHz為目標(biāo)，在該頻率下誤差暫定位為10%，以40M頻率Fl去采2M頻率F2，A點(diǎn)上升沿采到為低電平，但之后馬上實(shí)際變成高電平，但此高電平只有到C點(diǎn)才被真正記錄，對(duì)此會(huì)使采樣到的高電平比實(shí)際值少一個(gè)40M的周期時(shí)間，同樣在B點(diǎn)不會(huì)計(jì)數(shù)高電平，會(huì)使高電平計(jì)數(shù)值比實(shí)際值再少一個(gè)40M周期，極端情況下的誤差即為這兩個(gè)時(shí)鐘周期，即2 * 1/40M = 0.05us。
[0040]采樣后數(shù)據(jù)存儲(chǔ)與分次采樣:
采樣后的數(shù)據(jù)用TL來表示高電平或者低電平持續(xù)的采樣周期計(jì)數(shù)值；
設(shè)采樣頻率為40MHz，則在2MHz脈沖頻率下，以40M的頻率去采樣2M的脈沖，每個(gè)40M時(shí)鐘上升沿處，判斷2M為高電平則計(jì)數(shù)值加I，這樣，當(dāng)2M脈沖的占空比為50%時(shí)，即高電平為250ns，低電平250ns，而40M周期為25ns，這樣在I個(gè)2M的高電平時(shí)間內(nèi)總共需計(jì)數(shù)250/25=10次，10為此TL值，計(jì)算公式為TL=采樣頻率/ (被采樣頻率*2)；
若脈沖頻率降低到100K，則TL=40M/200K = 200 ；
若脈沖頻率降低到1Hz，則TL=40M/2 = 20,000,000 ；
即用一個(gè)32位數(shù)據(jù)存儲(chǔ)器保存此時(shí)間值； 當(dāng)采集完一個(gè)2M脈寬后記一次數(shù)同時(shí)存儲(chǔ)數(shù)據(jù)，此數(shù)據(jù)為兩個(gè)32bit，一個(gè)為高電平持續(xù)時(shí)間值，一個(gè)位總周期值，故數(shù)據(jù)量為2*4/(1/待測(cè)頻率)=8*待測(cè)頻率(MB/s)=2*4Byte/ (1/2M)= 16MB/s ；
若實(shí)際加工平均脈沖頻率為200K，則平均數(shù)據(jù)傳輸率為200*2*4=1.6MB/s ;1分鐘的數(shù)據(jù)量為:1.6MB/s*60s=96MB ;數(shù)據(jù)傳輸速率為 8 * 200K = 1.6MB/s ；
在實(shí)際應(yīng)用中，I分鐘的數(shù)據(jù)量可以滿足我們分析軌跡和速度的需要，而對(duì)于超過I分鐘的加工文件，我們分段進(jìn)行采樣分析；
即若加工文件為2分鐘，第一次存儲(chǔ)采樣第I分鐘的運(yùn)行數(shù)據(jù)；第二次采樣第二分鐘的運(yùn)行數(shù)據(jù)；FPGA的采樣時(shí)間和運(yùn)動(dòng)開始時(shí)間和運(yùn)動(dòng)板卡的DSP設(shè)置同步；
FPGA開辟1KB的數(shù)據(jù)量，按照1.6MB/s的平均值，共存儲(chǔ)6.25ms的數(shù)據(jù)，當(dāng)前控制卡硬件條件下，軟件兩次讀取的周期低于1ms。若按峰值2MHz的脈沖頻率計(jì)算數(shù)據(jù)量，16MB/S，共存儲(chǔ)0.625ms的數(shù)據(jù)，軟件讀取周期低于500us ;軟件將讀取的數(shù)據(jù)轉(zhuǎn)存到內(nèi)存中，按I分鐘數(shù)據(jù)量96MB，目前的主機(jī)為其開辟預(yù)留的內(nèi)存為128M，可存儲(chǔ)下I分鐘的數(shù)據(jù)量；脈沖頻率達(dá)到400K，可以保存至少30s的數(shù)據(jù)。
[0041]實(shí)施例7:
本實(shí)施例是在上述實(shí)施例的基礎(chǔ)上進(jìn)一步優(yōu)化，包括以下步驟:
1)、FPGA直接采集運(yùn)動(dòng)板卡運(yùn)動(dòng)過程中實(shí)際輸出脈沖的脈寬和周期參數(shù)，存儲(chǔ)于開辟在FPGA內(nèi)部的FIFO中；
2)、FPGA通過PCIE接口上的PCIE總線將運(yùn)動(dòng)過程中采集的脈寬和周期數(shù)據(jù)上傳至主機(jī)內(nèi)存；
3)、在主機(jī)內(nèi)的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中，將存儲(chǔ)在主機(jī)內(nèi)存中的數(shù)據(jù)轉(zhuǎn)換為采集樣本的速度-時(shí)間值表，并且由原始數(shù)據(jù)來源所提供的原始數(shù)據(jù)實(shí)際計(jì)算出完備運(yùn)行的速度-時(shí)間值表，米集樣本的速度-時(shí)間值表同完備運(yùn)行的速度-時(shí)間值表在主機(jī)中利用加載在主機(jī)內(nèi)的數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)轉(zhuǎn)換系統(tǒng)、數(shù)據(jù)仿真系統(tǒng)、數(shù)據(jù)分析系統(tǒng)中的軌跡分析軌跡進(jìn)行對(duì)比確定誤差；
4)、確定誤差后重新調(diào)整運(yùn)動(dòng)板卡的速度，并重復(fù)步驟I)、步驟2)、步驟3)，進(jìn)行采樣對(duì)比并修正，通過多次修改運(yùn)算并檢驗(yàn)，逐次逼近的過程，相同的時(shí)間值處運(yùn)動(dòng)的實(shí)際速度與完備速度曲線對(duì)應(yīng)點(diǎn)的速度誤差在一個(gè)標(biāo)準(zhǔn)范圍內(nèi)(+/_10%，可根據(jù)需要調(diào)整)，最終達(dá)到所采樣本數(shù)據(jù)與原始數(shù)據(jù)相同，極力降低誤差，保證運(yùn)動(dòng)板卡完美運(yùn)行。
[0042]實(shí)施例8:
本實(shí)施例是在上述實(shí)施例的基礎(chǔ)上進(jìn)一步優(yōu)化，所述步驟3)的實(shí)現(xiàn)具體分如下兩種方式:
3.1)、對(duì)采集樣本的速度-時(shí)間值表和完備運(yùn)行的速度-時(shí)間值表兩組數(shù)據(jù)在時(shí)間軸相同點(diǎn)上描點(diǎn)，繪制出兩條運(yùn)動(dòng)曲線，達(dá)到直觀判斷出現(xiàn)誤差之處；
3.2)、通過對(duì)比同一時(shí)刻運(yùn)動(dòng)點(diǎn)的原始數(shù)據(jù)的速度值與采集樣本的速度值大小，當(dāng)超過速度差設(shè)定范圍(采集后擬合的速度與完備速度曲線對(duì)應(yīng)時(shí)間點(diǎn)上的速度差)后指示出出現(xiàn)“誤差”之處，具體方法如下:設(shè)置測(cè)試數(shù)據(jù)與基準(zhǔn)數(shù)據(jù)的誤差閥值，在時(shí)間軸上，當(dāng)某點(diǎn)誤差超過此閥值時(shí)，標(biāo)出此運(yùn)動(dòng)點(diǎn)(對(duì)應(yīng)時(shí)間點(diǎn)上的運(yùn)動(dòng)速度)的位置及速度信息。
[0043]如圖3為圓弧狀的軌跡比較圖、圖4為直線狀的軌跡比較圖所示，對(duì)比軌跡(原始數(shù)據(jù)軌跡)與急轉(zhuǎn)軌跡(采樣數(shù)據(jù)軌跡)之間的差值，即采樣數(shù)據(jù)與原始數(shù)據(jù)之間的誤差閥值Λ S，當(dāng)Λ S大于設(shè)定值(設(shè)定值為完備值的10%，可根據(jù)需要調(diào)整)即標(biāo)示出，表示此處運(yùn)動(dòng)數(shù)據(jù)誤差過大，以待調(diào)整。
[0044]實(shí)施例9:
本實(shí)施例是在實(shí)施例6的基礎(chǔ)上進(jìn)一步優(yōu)化，所述步驟C的實(shí)現(xiàn)具體分如下兩種方式:
C.1)、對(duì)采集樣本的速度-時(shí)間值表和完備運(yùn)行的速度-時(shí)間值表兩組數(shù)據(jù)在時(shí)間軸相同點(diǎn)上描點(diǎn)，繪制出兩條運(yùn)動(dòng)曲線，達(dá)到直觀判斷出現(xiàn)誤差之處；
C.2)、通過對(duì)比同一時(shí)刻運(yùn)動(dòng)點(diǎn)的原始數(shù)據(jù)的速度值與采集樣本的速度值大小，當(dāng)超過速度差設(shè)定范圍(采集后擬合的速度與完備速度曲線對(duì)應(yīng)時(shí)間點(diǎn)上的速度差)后指示出出現(xiàn)“誤差”之處，具體方法如下:設(shè)置測(cè)試數(shù)據(jù)與基準(zhǔn)數(shù)據(jù)的誤差閥值，在時(shí)間軸上，當(dāng)某點(diǎn)誤差超過此閥值時(shí)，標(biāo)出此運(yùn)動(dòng)點(diǎn)(對(duì)應(yīng)時(shí)間點(diǎn)上的運(yùn)動(dòng)速度)的位置及速度信息。
[0045]如圖3、圓弧狀的軌跡比較圖、圖4為直線狀的軌跡比較圖所示，對(duì)比軌跡(原始數(shù)據(jù)軌跡)與急轉(zhuǎn)軌跡(采樣數(shù)據(jù)軌跡)之間的差值，即采樣數(shù)據(jù)與原始數(shù)據(jù)之間的誤差閥值Λ S，當(dāng)Λ S大于設(shè)定值(設(shè)定值為完備值的10%，可根據(jù)需要調(diào)整)即標(biāo)示出，表示此處運(yùn)動(dòng)數(shù)據(jù)誤差過大，以待調(diào)整。
[0046]本發(fā)明通過對(duì)運(yùn)動(dòng)板卡的實(shí)際輸出進(jìn)行采樣，對(duì)采樣數(shù)據(jù)進(jìn)行處理，獲得實(shí)際輸出的速度擬合曲線，將該擬合曲線同用戶要求的速度模式進(jìn)行量化分析，可以方便的檢查出是否存在“跳變”現(xiàn)象，提醒用戶修正算法上的漏洞或其他問題。
[0047]以上所述，僅是本發(fā)明的較佳實(shí)施例，并非對(duì)本發(fā)明做任何形式上的限制，凡是依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化，均落入本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡，其特征在于:包括FPGA、光耦隔離電路、PCIE接口和電源，所述光耦隔離電路將待測(cè)試的運(yùn)動(dòng)板卡的數(shù)據(jù)信號(hào)采用光耦合隔離輸入的方式輸入FPGA中，所述PCIE接口連接FPGA，所述電源連接FPGA。
2.根據(jù)權(quán)利要求1所述的基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡，其特征在于:還包括指示燈，所述指示燈連接FPGA。
3.根據(jù)權(quán)利要求1或2所述的基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡，其特征在于:所述FPGA內(nèi)設(shè)置有輸入濾波電路、脈沖采集電路、數(shù)據(jù)存儲(chǔ)器、數(shù)據(jù)交互電路、RAM，所述光耦隔離電路連接輸入濾波電路，所述輸入濾波電路連接脈沖采集電路，所述脈沖采集電路分別連接數(shù)據(jù)存儲(chǔ)器和數(shù)據(jù)交互電路，所述RAM分別連接數(shù)據(jù)存儲(chǔ)器和數(shù)據(jù)交互電路，所述數(shù)據(jù)交互電路連接PCIE接口。
4.根據(jù)權(quán)利要求1或2所述的基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡，其特征在于:所述FPGA的主芯片采用XC6SLX45T。
5.基于PCIe的軌跡偵測(cè)系統(tǒng)，其特征在于:包括基于PCIe的軌跡偵測(cè)比較的運(yùn)動(dòng)控制卡、主機(jī)、運(yùn)動(dòng)板卡和原始數(shù)據(jù)來源,所述主機(jī)通過PCIE接口連接數(shù)據(jù)交互電路，所述運(yùn)動(dòng)板卡分別連接主機(jī)，所述運(yùn)動(dòng)板卡通過光耦隔離電路將待測(cè)試的輸出脈沖輸入到FPGA中，所述主機(jī)內(nèi)加載有數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)轉(zhuǎn)換系統(tǒng)、數(shù)據(jù)仿真系統(tǒng)和數(shù)據(jù)分析系統(tǒng)，所述原始數(shù)據(jù)來源將原始數(shù)據(jù)加載到主機(jī)內(nèi)。
6.基于PCIe的軌跡偵測(cè)比較的方法，其特征在于:包括以下步驟: 步驟A、FPGA直接采集運(yùn)動(dòng)板卡運(yùn)動(dòng)過程中實(shí)際輸出信號(hào)，存儲(chǔ)于開辟在FPGA內(nèi)部的FIFO 中； 步驟B、FPGA通過PCIE接口上的PCIE總線將步驟A所采集的實(shí)際輸出信號(hào)上傳至主機(jī)內(nèi)存； 步驟C、在主機(jī)內(nèi)的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中，將存儲(chǔ)在主機(jī)內(nèi)存中的數(shù)據(jù)轉(zhuǎn)換為采集樣本的速度-時(shí)間值表，并且由原始數(shù)據(jù)來源所提供的原始數(shù)據(jù)實(shí)際計(jì)算出完備運(yùn)行的速度-時(shí)間值表，采集樣本的速度-時(shí)間值表同完備運(yùn)行的速度-時(shí)間值表在主機(jī)中的數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)轉(zhuǎn)換系統(tǒng)、數(shù)據(jù)仿真系統(tǒng)、數(shù)據(jù)分析系統(tǒng)內(nèi)進(jìn)行對(duì)比確定誤差； 步驟D、確定誤差后重新調(diào)整運(yùn)動(dòng)板卡的速度，并重復(fù)步驟A、步驟B、步驟C，進(jìn)行采樣對(duì)比并修正，通過多次修改運(yùn)算并檢驗(yàn)，逐次逼近的過程，最終達(dá)到所采樣本數(shù)據(jù)與原始數(shù)據(jù)相同，極力降低誤差，保證運(yùn)動(dòng)板卡完美運(yùn)行。
7.根據(jù)權(quán)利要求6所述的基于PCIe的軌跡偵測(cè)比較的方法，其特征在于:包括以下步驟: 1)、FPGA直接采集運(yùn)動(dòng)板卡運(yùn)動(dòng)過程中實(shí)際輸出脈沖的脈寬和周期參數(shù)，存儲(chǔ)于開辟在FPGA內(nèi)部的FIFO中； 2)、FPGA通過PCIE接口上的PCIE總線將運(yùn)動(dòng)過程中采集的脈寬和周期數(shù)據(jù)上傳至主機(jī)內(nèi)存； 3)、在主機(jī)內(nèi)的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中，將存儲(chǔ)在主機(jī)內(nèi)存中的數(shù)據(jù)轉(zhuǎn)換為采集樣本的速度-時(shí)間值表，并且由原始數(shù)據(jù)來源所提供的原始數(shù)據(jù)實(shí)際計(jì)算出完備運(yùn)行的速度-時(shí)間值表，采集樣本的速度-時(shí)間值表同完備運(yùn)行的速度-時(shí)間值表在主機(jī)中的數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)轉(zhuǎn)換系統(tǒng)、數(shù)據(jù)仿真系統(tǒng)、數(shù)據(jù)分析系統(tǒng)內(nèi)進(jìn)行對(duì)比確定誤差； 4)、確定誤差后重新調(diào)整運(yùn)動(dòng)板卡的速度，并重復(fù)步驟I)、步驟2)、步驟3)，進(jìn)行采樣對(duì)比并修正，通過多次修改運(yùn)算并檢驗(yàn)，逐次逼近的過程，最終達(dá)到所采樣本數(shù)據(jù)與原始數(shù)據(jù)相同，極力降低誤差，保證運(yùn)動(dòng)板卡完美運(yùn)行。
8.根據(jù)權(quán)利要求7所述的基于PCIe的軌跡偵測(cè)比較的方法，其特征在于:所述步驟3)的實(shí)現(xiàn)具體分如下兩種方式: 3.1)、對(duì)采集樣本的速度-時(shí)間值表和完備運(yùn)行的速度-時(shí)間值表兩組數(shù)據(jù)在時(shí)間軸相同點(diǎn)上描點(diǎn)，繪制出兩條運(yùn)動(dòng)曲線； 3.2)、通過對(duì)比同一時(shí)刻運(yùn)動(dòng)點(diǎn)的原始數(shù)據(jù)的速度值與采集樣本的速度值大小，當(dāng)超過設(shè)定范圍后指示出出現(xiàn)“誤差”之處，具體方法如下:設(shè)置測(cè)試數(shù)據(jù)與基準(zhǔn)數(shù)據(jù)的誤差閥值，在時(shí)間軸上，當(dāng)某點(diǎn)誤差超過此閥值時(shí)，標(biāo)出此運(yùn)動(dòng)點(diǎn)的位置及速度信息。
9.根據(jù)權(quán)利要求6所述的基于PCIe的軌跡偵測(cè)比較的方法，其特征在于:所述步驟C的實(shí)現(xiàn)具體分如下兩種方式: C.1)、對(duì)采集樣本的速度-時(shí)間值表和完備運(yùn)行的速度-時(shí)間值表兩組數(shù)據(jù)在時(shí)間軸相同點(diǎn)上描點(diǎn)，繪制出兩條運(yùn)動(dòng)曲線； C.2)、通過對(duì)比同一時(shí)刻運(yùn)動(dòng)點(diǎn)的原始數(shù)據(jù)中的速度值與采集樣本的速度值大小，當(dāng)超過設(shè)定范圍后指示出出現(xiàn)“誤差”之處，具體方法如下:設(shè)置測(cè)試數(shù)據(jù)與基準(zhǔn)數(shù)據(jù)的誤差閥值，在時(shí)間軸上，當(dāng)某點(diǎn)誤差超過此閥值時(shí)，標(biāo)出此運(yùn)動(dòng)點(diǎn)的位置及速度信息。
【文檔編號(hào)】G05B19/414GK104298174SQ201410502309
【公開日】2015年1月21日 申請(qǐng)日期:2014年9月26日 優(yōu)先權(quán)日:2014年9月26日
【發(fā)明者】鄒爽 申請(qǐng)人:成都樂創(chuàng)自動(dòng)化技術(shù)股份有限公司