基于avr單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)，包括AVR控制芯片以及與AVR控制芯片連接的TCP/IP網(wǎng)絡(luò)通訊電路、可編程邏輯門器件電路、控制總線接口I/O電路、采樣接口I/O電路、時(shí)鐘電路、芯片仿真器及下載接口、電源及復(fù)位電路、外擴(kuò)RAM電路、SD卡數(shù)據(jù)儲(chǔ)存電路、備用電源電池電路以及外擴(kuò)EEPROM電路；可編程邏輯門器件電路與IP地址定義撥碼電路連接，可編程邏輯門器件電路用于控制外部控制總線，定義控制總線的輸入/輸出方向、時(shí)序，實(shí)現(xiàn)對(duì)外部器件控制的多樣性；所述的AVR控制芯片通過(guò)所述的采樣接口I/O電路與A/D采樣器連接，通過(guò)A/D采樣器采集所測(cè)試器件的電流、電壓值，并且與時(shí)間精確對(duì)應(yīng)；所述的IP地址定義撥碼電路用于定義單塊控制平臺(tái)的IP地址。
【專利說(shuō)明】基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)，屬于單片機(jī)控制【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]分立器件在電子領(lǐng)域應(yīng)用十分廣泛，在分立器件出廠前要對(duì)其進(jìn)行老化測(cè)試，充分保證器件的良品率，而且分立器件的質(zhì)量直接影響了一個(gè)電子系統(tǒng)的穩(wěn)定性。
[0003]現(xiàn)在分立器件老化測(cè)試系統(tǒng)多數(shù)采用的是RS232與上位機(jī)進(jìn)行通訊，通訊速度慢，器件的測(cè)試數(shù)據(jù)不能及時(shí)的反饋到上位機(jī)進(jìn)行分析，記錄時(shí)間多半由上位機(jī)進(jìn)行寫入，這樣就引起了數(shù)據(jù)與時(shí)間的較大偏差，而且一旦與上位機(jī)連接斷開(kāi)，中間的測(cè)試數(shù)據(jù)將會(huì)斷檔，導(dǎo)致之前的測(cè)試做的是無(wú)用功，得不到數(shù)據(jù)分析。而且測(cè)試對(duì)象單一，沒(méi)有一個(gè)很好的兼容性。因此希望能有一個(gè)控制平臺(tái)能夠和上位機(jī)進(jìn)行更快地通訊，在與上位機(jī)連接斷開(kāi)的時(shí)候能夠自己保存數(shù)據(jù)，并進(jìn)行獨(dú)立的控制，能夠極大地提升測(cè)試設(shè)備的穩(wěn)定性和便利性，而且數(shù)據(jù)的完整性和數(shù)據(jù)與時(shí)間的對(duì)應(yīng)關(guān)系也能夠有進(jìn)一步的提升。


【發(fā)明內(nèi)容】

[0004]為了克服現(xiàn)有分立器件老化測(cè)試系統(tǒng)存在的測(cè)試對(duì)象單一、測(cè)試數(shù)據(jù)偏差大、測(cè)試連貫性差且兼容性差等的缺點(diǎn)，本發(fā)明提供一種能夠更加快速地和上位機(jī)進(jìn)行通訊，保存測(cè)試流程于控制平臺(tái)上，能夠獨(dú)立的完成測(cè)試內(nèi)容和數(shù)據(jù)記錄，能夠通過(guò)網(wǎng)絡(luò)接口對(duì)控制平臺(tái)進(jìn)行軟件升級(jí)，可以在O?255范圍內(nèi)自定義單個(gè)控制平臺(tái)的IP地址的基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)。
[0005]本發(fā)明采用的技術(shù)方案是:
[0006]基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)，其特征在于:包括AVR控制芯片以及與AVR控制芯片連接的TCP/IP網(wǎng)絡(luò)通訊電路、可編程邏輯門器件電路、控制總線接口 I/O電路、采樣接口 I/O電路、時(shí)鐘電路、芯片仿真器及下載接口、電源及復(fù)位電路、外擴(kuò)RAM電路、SD卡數(shù)據(jù)儲(chǔ)存電路、備用電源電池電路以及外擴(kuò)EEPROM電路；其中，所述的可編程邏輯門器件電路與IP地址定義撥碼電路連接，所述的可編程邏輯門器件電路用于控制外部控制總線，定義控制總線的輸入/輸出方向、時(shí)序，實(shí)現(xiàn)對(duì)外部器件控制的多樣性，保持了實(shí)驗(yàn)平臺(tái)的擴(kuò)展性；
[0007]所述的AVR控制芯片通過(guò)所述的采樣接口 I/O電路與A/D采樣器連接，通過(guò)A/D采樣器采集所測(cè)試器件的電流、電壓值，并且與時(shí)間精確對(duì)應(yīng)，最高精確度控制在0.1秒以內(nèi)；
[0008]所述的IP地址定義撥碼電路通過(guò)所述的可編程邏輯門器件電路與AVR控制芯片連接，用于定義單塊控制平臺(tái)的IP地址；
[0009]所述的TCP/IP網(wǎng)絡(luò)通訊電路與PC機(jī)進(jìn)行通訊，上傳實(shí)驗(yàn)數(shù)據(jù)至PC機(jī)，所述的AVR控制芯片取得來(lái)自PC機(jī)的二進(jìn)制程序源碼轉(zhuǎn)存在外擴(kuò)RAM電路中，按順序讀取RAM中數(shù)據(jù)并燒入AVR控制芯片的FLASH區(qū)，實(shí)現(xiàn)通過(guò)網(wǎng)絡(luò)接口對(duì)控制芯片進(jìn)行程序燒寫的功能；
[0010]所述的SD卡數(shù)據(jù)儲(chǔ)存電路通過(guò)SPI接口與AVR控制芯片連接，用于脫離PC機(jī)連接時(shí)控制平臺(tái)自動(dòng)轉(zhuǎn)入獨(dú)立的數(shù)據(jù)記錄狀態(tài)，實(shí)驗(yàn)數(shù)據(jù)自動(dòng)保存于SD卡中，并且在連接恢復(fù)時(shí)能夠自動(dòng)上傳斷檔數(shù)據(jù)至PC機(jī)上；SD卡模塊的加入，配合軟件功能，使得控制平臺(tái)能能夠在脫離PC機(jī)連接到時(shí)候自動(dòng)轉(zhuǎn)入獨(dú)立的進(jìn)行數(shù)據(jù)記錄狀態(tài)，保存測(cè)試數(shù)據(jù)在SD卡中，連接恢復(fù)的時(shí)候自動(dòng)上傳所記錄的數(shù)據(jù)；
[0011]所述的外擴(kuò)RAM電路用于在收到來(lái)自PC機(jī)的測(cè)試流程信息之后，獨(dú)立保存測(cè)試流程信息，并且能夠在完全脫離PC機(jī)控制的情況下獨(dú)立完成剩余的測(cè)試流程；
[0012]所述的備用電源電池電路用于系統(tǒng)在斷電之后，仍能保存流程信息，在重新通電之后還能夠繼續(xù)按照之前的流程信息執(zhí)行實(shí)驗(yàn)測(cè)試；所述的時(shí)鐘電路通過(guò)備用電源供電，保證了 AVR控制芯片能夠獨(dú)立走時(shí)，單片機(jī)通過(guò)1 口讀取時(shí)間信息，并且與所采集到的電壓電流值進(jìn)行關(guān)聯(lián)；
[0013]所述的外擴(kuò)EEPROM電路用于儲(chǔ)存系統(tǒng)的校準(zhǔn)數(shù)據(jù)，在控制平臺(tái)采集到外部A/D的采樣數(shù)據(jù)之后，會(huì)調(diào)用外擴(kuò)EEPROM電路的芯片內(nèi)的校準(zhǔn)數(shù)據(jù)形成最終的數(shù)據(jù)測(cè)量結(jié)果，并記錄。
[0014]進(jìn)一步，所述的AVR控制芯片采用Atmegal 128單片機(jī)芯片，所述的TCP/IP網(wǎng)絡(luò)通訊電路采用W5100芯片，所述的W5100芯片與單片機(jī)并行總線相連，實(shí)現(xiàn)單片機(jī)與PC機(jī)的網(wǎng)絡(luò)通訊功能。
[0015]進(jìn)一步，所述的可編程邏輯門器件電路采用可編程邏輯門器件EPM3128，進(jìn)行復(fù)雜的外部I/o邏輯順序編程。
[0016]進(jìn)一步，所述的時(shí)鐘電路采用DS1390時(shí)鐘芯片。
[0017]進(jìn)一步，所述的IP地址定義撥碼電路采用8位8421撥碼開(kāi)關(guān)?？刂菩酒x用ATMEL公司的Atmegal28單片機(jī)芯片，選用集成TCP/IP協(xié)議的W5100芯片，與單片機(jī)并行總線相連，實(shí)現(xiàn)了單片機(jī)與PC機(jī)進(jìn)行網(wǎng)絡(luò)通訊的功能。
[0018]本發(fā)明PC機(jī)用于編輯測(cè)試條件和記錄相關(guān)實(shí)驗(yàn)數(shù)據(jù)提供查看，所有實(shí)驗(yàn)控制參數(shù)機(jī)下發(fā)之后由該平臺(tái)負(fù)責(zé)保存并且執(zhí)行，發(fā)送控制參數(shù)之后，即使脫離了 PC機(jī)的連接，控制平臺(tái)依然能夠進(jìn)行精確的實(shí)驗(yàn)控制。在實(shí)驗(yàn)過(guò)程中如果脫離了 PC機(jī)的網(wǎng)絡(luò)連接，控制平臺(tái)會(huì)自動(dòng)轉(zhuǎn)存實(shí)驗(yàn)數(shù)據(jù)到平臺(tái)上的SD卡之中，保存數(shù)據(jù)量由SD卡容量決定?？刂破脚_(tái)的IP地址可以通過(guò)撥碼開(kāi)關(guān)進(jìn)行自定義，控制平臺(tái)自帶8位撥碼開(kāi)關(guān)，可以進(jìn)行2~8即0-255的IP地址自定義。由于采用TCP/IP協(xié)議通訊，一臺(tái)PC機(jī)最多可以同時(shí)對(duì)256控制平臺(tái)進(jìn)行同時(shí)互不干擾控制；該平臺(tái)可以通過(guò)TCP/IP協(xié)議通訊對(duì)控制芯片AVR進(jìn)行編程，對(duì)于平臺(tái)后期的軟功能進(jìn)行升級(jí)，并且能夠同時(shí)對(duì)256個(gè)控制平臺(tái)進(jìn)行編程。
[0019]本發(fā)明的有益效果體現(xiàn)在:
[0020]1、能夠?qū)ν獠坎杉貋?lái)的測(cè)試數(shù)據(jù)進(jìn)行偏差累加，偏差數(shù)據(jù)可以利用相關(guān)的校準(zhǔn)設(shè)備得到，達(dá)到更加精確的數(shù)據(jù)采集和反饋的目的。
[0021]2、該控制平臺(tái)擁有TCP/TP通訊協(xié)議，SD卡數(shù)據(jù)保存功能，獨(dú)立時(shí)鐘走時(shí)，掉電數(shù)據(jù)保存與恢復(fù)，外部控制總線接口，A/D采樣器通訊接口，可編程邏輯門器件模塊。
[0022]3、通過(guò)外部控制總線接口，可以實(shí)現(xiàn)對(duì)可控模塊的精確控制。
[0023]4、通過(guò)A/D采樣器采集所測(cè)試器件的電流，電壓值，并且與時(shí)間精確對(duì)應(yīng)，最高精確度控制在0.1秒以內(nèi)。
[0024]5、控制平臺(tái)自帶撥碼開(kāi)關(guān)，可以用于定義單塊控制平臺(tái)的IP地址定義，平通能夠通過(guò)TCP/IP協(xié)議與PC機(jī)進(jìn)行通訊，并且上傳實(shí)驗(yàn)數(shù)據(jù)到PC機(jī)上。
[0025]6、SD卡數(shù)據(jù)保存功能工作于丟失網(wǎng)絡(luò)連接的時(shí)候，測(cè)試過(guò)程中如果遇到PC機(jī)死機(jī)、卡死等問(wèn)題，實(shí)驗(yàn)數(shù)據(jù)自動(dòng)保存于SD卡中，并且在連接恢復(fù)的時(shí)候能夠自動(dòng)上傳斷檔數(shù)據(jù)至PC機(jī)上。
[0026]7、平臺(tái)還提供了通過(guò)TCP/IP協(xié)議通訊燒寫控制程序的功能，拋棄了傳統(tǒng)且麻煩的燒寫器燒寫程序，并且設(shè)有燒寫保護(hù)功能，如果遇到燒寫中途斷電等突發(fā)情況，上電之后能夠自動(dòng)啟動(dòng)燒寫程序并與PC機(jī)重新握手通訊。

【專利附圖】

【附圖說(shuō)明】
[0027]圖1為本發(fā)明系統(tǒng)原理框圖。
[0028]圖2為本發(fā)明Atmegal28接口電路。
[0029]圖3為本發(fā)明EPM3128接口電路。
[0030]圖4為本發(fā)明外擴(kuò)RAM接口電路。
[0031]圖5為本發(fā)明W5100接口電路。
[0032]圖6為本發(fā)明電源及復(fù)位電路。

【具體實(shí)施方式】
[0033]參照?qǐng)D1至圖6，基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)，包括AVR控制芯片以及與AVR控制芯片連接的TCP/IP網(wǎng)絡(luò)通訊電路、可編程邏輯門器件電路、控制總線接口 I/O電路、采樣接口 I/O電路、時(shí)鐘電路、芯片仿真器及下載接口、電源及復(fù)位電路、外擴(kuò)RAM電路、SD卡數(shù)據(jù)儲(chǔ)存電路、備用電源電池電路以及外擴(kuò)EEPROM電路；
[0034]其中，所述的可編程邏輯門器件電路與IP地址定義撥碼電路連接，所述的可編程邏輯門器件電路用于控制外部控制總線，定義控制總線的輸入/輸出方向、時(shí)序，實(shí)現(xiàn)對(duì)外部器件控制的多樣性，保持了實(shí)驗(yàn)平臺(tái)的擴(kuò)展性；
[0035]所述的AVR控制芯片通過(guò)所述的采樣接口 I/O電路與A/D采樣器連接，通過(guò)A/D采樣器采集所測(cè)試器件的電流、電壓值，并且與時(shí)間精確對(duì)應(yīng)，最高精確度控制在0.1秒以內(nèi)；
[0036]所述的IP地址定義撥碼電路通過(guò)所述的可編程邏輯門器件電路與AVR控制芯片連接，用于定義單塊控制平臺(tái)的IP地址；
[0037]所述的TCP/IP網(wǎng)絡(luò)通訊電路與PC機(jī)進(jìn)行通訊，上傳實(shí)驗(yàn)數(shù)據(jù)至PC機(jī)，所述的AVR控制芯片取得來(lái)自PC機(jī)的二進(jìn)制程序源碼轉(zhuǎn)存在外擴(kuò)RAM電路中，按順序讀取RAM中數(shù)據(jù)并燒入AVR控制芯片的FLASH區(qū)，實(shí)現(xiàn)通過(guò)網(wǎng)絡(luò)接口對(duì)控制芯片進(jìn)行程序燒寫的功能；
[0038]所述的SD卡數(shù)據(jù)儲(chǔ)存電路通過(guò)SPI接口與AVR控制芯片連接，用于脫離PC機(jī)連接時(shí)控制平臺(tái)自動(dòng)轉(zhuǎn)入獨(dú)立的數(shù)據(jù)記錄狀態(tài)，實(shí)驗(yàn)數(shù)據(jù)自動(dòng)保存于SD卡中，并且在連接恢復(fù)時(shí)能夠自動(dòng)上傳斷檔數(shù)據(jù)至PC機(jī)上；SD卡模塊的加入，配合軟件功能，使得控制平臺(tái)能能夠在脫離PC機(jī)連接到時(shí)候自動(dòng)轉(zhuǎn)入獨(dú)立的進(jìn)行數(shù)據(jù)記錄狀態(tài)，保存測(cè)試數(shù)據(jù)在SD卡中，連接恢復(fù)的時(shí)候自動(dòng)上傳所記錄的數(shù)據(jù)；
[0039]所述的外擴(kuò)RAM電路用于在收到來(lái)自PC機(jī)的測(cè)試流程信息之后，獨(dú)立保存測(cè)試流程信息，并且能夠在完全脫離PC機(jī)控制的情況下獨(dú)立完成剩余的測(cè)試流程；
[0040]所述的備用電源電池電路用于系統(tǒng)在斷電之后，仍能保存流程信息，在重新通電之后還能夠繼續(xù)按照之前的流程信息執(zhí)行實(shí)驗(yàn)測(cè)試；所述的時(shí)鐘電路通過(guò)備用電源供電，保證了 AVR控制芯片能夠獨(dú)立走時(shí)，單片機(jī)通過(guò)1 口讀取時(shí)間信息，并且與所采集到的電壓電流值進(jìn)行關(guān)聯(lián)；
[0041]所述的外擴(kuò)EEPROM電路用于儲(chǔ)存系統(tǒng)的校準(zhǔn)數(shù)據(jù)，在控制平臺(tái)采集到外部A/D的采樣數(shù)據(jù)之后，會(huì)調(diào)用外擴(kuò)EEPROM電路的芯片內(nèi)的校準(zhǔn)數(shù)據(jù)形成最終的數(shù)據(jù)測(cè)量結(jié)果，并記錄。
[0042]進(jìn)一步，所述的AVR控制芯片采用Atmegal 128單片機(jī)芯片，所述的TCP/IP網(wǎng)絡(luò)通訊電路采用W5100芯片，所述的W5100芯片與單片機(jī)并行總線相連，實(shí)現(xiàn)單片機(jī)與PC機(jī)的網(wǎng)絡(luò)通訊功能。
[0043]進(jìn)一步，所述的可編程邏輯門器件電路采用可編程邏輯門器件EPM3128，進(jìn)行復(fù)雜的外部I/o邏輯順序編程。
[0044]進(jìn)一步，所述的時(shí)鐘電路采用DS1390時(shí)鐘芯片。
[0045]進(jìn)一步，所述的IP地址定義撥碼電路采用8位8421撥碼開(kāi)關(guān)?？刂菩酒x用ATMEL公司的Atmegal28單片機(jī)芯片，選用集成TCP/IP協(xié)議的W5100芯片，與單片機(jī)并行總線相連，實(shí)現(xiàn)了單片機(jī)與PC機(jī)進(jìn)行網(wǎng)絡(luò)通訊的功能。
[0046]本發(fā)明PC機(jī)用于編輯測(cè)試條件和記錄相關(guān)實(shí)驗(yàn)數(shù)據(jù)提供查看，所有實(shí)驗(yàn)控制參數(shù)機(jī)下發(fā)之后由該平臺(tái)負(fù)責(zé)保存并且執(zhí)行，發(fā)送控制參數(shù)之后，即使脫離了 PC機(jī)的連接，控制平臺(tái)依然能夠進(jìn)行精確的實(shí)驗(yàn)控制。在實(shí)驗(yàn)過(guò)程中如果脫離了 PC機(jī)的網(wǎng)絡(luò)連接，控制平臺(tái)會(huì)自動(dòng)轉(zhuǎn)存實(shí)驗(yàn)數(shù)據(jù)到平臺(tái)上的SD卡之中，保存數(shù)據(jù)量由SD卡容量決定?？刂破脚_(tái)的IP地址可以通過(guò)撥碼開(kāi)關(guān)進(jìn)行自定義，控制平臺(tái)自帶8位撥碼開(kāi)關(guān)，可以進(jìn)行2~8即0-255的IP地址自定義。由于采用TCP/IP協(xié)議通訊，一臺(tái)PC機(jī)最多可以同時(shí)對(duì)256控制平臺(tái)進(jìn)行同時(shí)互不干擾控制；該平臺(tái)可以通過(guò)TCP/IP協(xié)議通訊對(duì)控制芯片AVR進(jìn)行編程，對(duì)于平臺(tái)后期的軟功能進(jìn)行升級(jí)，并且能夠同時(shí)對(duì)256個(gè)控制平臺(tái)進(jìn)行編程。
[0047]本發(fā)明使用Atmegal28芯片的Rffff自編程技術(shù)，配合W5100芯片取得來(lái)自PC機(jī)的二進(jìn)制程序源碼轉(zhuǎn)存在外部擴(kuò)展的32K RAM中，按順序讀取RAM中數(shù)據(jù)并燒入芯片F(xiàn)LASH區(qū)，實(shí)現(xiàn)了通過(guò)網(wǎng)絡(luò)接口對(duì)控制芯片進(jìn)行程序燒寫的功能。劃定程序的儲(chǔ)存區(qū)域，并設(shè)置特定的標(biāo)志位，實(shí)現(xiàn)了 Bootloader程序和APP的分區(qū)儲(chǔ)存，兩個(gè)程序區(qū)互不干擾，在網(wǎng)絡(luò)燒寫失敗的情況下，平臺(tái)依舊能夠轉(zhuǎn)入Bootloader程序區(qū)域重新執(zhí)行。負(fù)責(zé)網(wǎng)絡(luò)燒寫的軟件代碼部分，采用分頁(yè)燒寫，單次接收來(lái)自PC機(jī)N個(gè)字節(jié)數(shù)據(jù)，其中前N-1字節(jié)為程序的二進(jìn)制代碼，最后一個(gè)字節(jié)為進(jìn)度參數(shù)，控制平臺(tái)接收到數(shù)據(jù)之后再返回?cái)?shù)據(jù)給PC機(jī)，兩次數(shù)據(jù)進(jìn)行比較無(wú)誤之后PC機(jī)再發(fā)送燒寫指令，保證了燒入程序的正確性。
[0048]該控制平臺(tái)供電由一塊電壓轉(zhuǎn)換芯片輸出3.3V電壓統(tǒng)一供電。如圖2、3、4、5所示，器件連接方式采用并行總線連接，其中A0-A15為地址總線，D0-D7為數(shù)據(jù)總線，地址總線中的A0-A7由EPM3128鎖存得出。與SD卡和外部采樣A/D的通訊都是由SPI接口來(lái)完成，選擇哪個(gè)模塊由外部片選SD_CS、AD_EN決定，兩個(gè)引腳不能同時(shí)為低。外部撥碼開(kāi)關(guān)接入EPM3128，EPM3128根據(jù)MCU所發(fā)送的地址總線數(shù)據(jù)來(lái)決定是否向數(shù)據(jù)總線輸出撥碼信息。備用電池和3.3V供電同時(shí)接入電源管理芯片中，當(dāng)3.3V供電失效時(shí)，管理芯片自動(dòng)切換到電池輸出對(duì)SRM和DS1390進(jìn)行供電，確保數(shù)據(jù)在掉電時(shí)候不消失，時(shí)鐘走時(shí)正常。
[0049]以下是對(duì)一步正常測(cè)試流程的描述:
[0050]PC機(jī)通過(guò)TCP/IP協(xié)議進(jìn)行與控制平臺(tái)的通訊，下發(fā)實(shí)驗(yàn)流程相關(guān)信息至W5100芯片，W5100芯片接收到數(shù)據(jù)之后對(duì)控制芯片Atmegal28產(chǎn)生傳輸數(shù)據(jù)請(qǐng)求，控制芯片收到傳輸數(shù)據(jù)請(qǐng)求之后跳入數(shù)據(jù)接收函數(shù)，并且接受相關(guān)數(shù)據(jù)，轉(zhuǎn)存到外擴(kuò)SRAM中?？刂破脚_(tái)計(jì)算相關(guān)參數(shù)之后，對(duì)某個(gè)地址寫入數(shù)據(jù)，EPM3128會(huì)根據(jù)地址鎖存出相應(yīng)的信號(hào)，并送至外部擴(kuò)展1/0，對(duì)外部可控器件進(jìn)行控制?？刂破脚_(tái)開(kāi)始獨(dú)立控制整個(gè)實(shí)驗(yàn)流程，并記錄測(cè)試數(shù)據(jù)，通過(guò)W5100發(fā)送至PC機(jī)。當(dāng)與PC機(jī)的連接失效的時(shí)候，控制平臺(tái)通過(guò)軟件程序判斷連接失效，自動(dòng)啟用脫機(jī)模式，通過(guò)SPI接口將數(shù)據(jù)寫入SD卡中進(jìn)行保存；連接回復(fù)正常的時(shí)候，通過(guò)SPI接口讀取SD卡中數(shù)據(jù)，并且上傳至PC機(jī)進(jìn)行保存。整個(gè)測(cè)試流程中，如果PC機(jī)保持著與控制平臺(tái)的連接，可以發(fā)送相關(guān)指令，控制和更改實(shí)驗(yàn)的測(cè)試流程。
[0051]以下是對(duì)于燒寫控制平臺(tái)流程的描述:
[0052]控制平臺(tái)收到來(lái)自PC機(jī)的燒寫指令——2.程序轉(zhuǎn)入BOOTLOADER區(qū)運(yùn)行——3.PC機(jī)發(fā)送燒寫數(shù)據(jù)——4.程序接收數(shù)據(jù)——5.轉(zhuǎn)存接收到的數(shù)據(jù)到RAM——6.返回接收的數(shù)據(jù)——7.PC機(jī)校驗(yàn)返回?cái)?shù)據(jù)準(zhǔn)確性——8.校驗(yàn)無(wú)錯(cuò)誤則發(fā)送燒寫指令，錯(cuò)誤則返回第三步——9.控制平臺(tái)接收燒寫指令，設(shè)置燒寫標(biāo)志位，開(kāi)始寫入程序，返回成功與否——10.返回第三步，根據(jù)第9步返回?cái)?shù)據(jù)，成功則發(fā)送下一頁(yè)數(shù)據(jù)，不成功則重發(fā)當(dāng)前數(shù)據(jù)，直到燒寫完成。一11.PC機(jī)發(fā)送退出燒寫程序指令一12.程序設(shè)置燒寫標(biāo)志位，跳回APP區(qū)。
[0053]對(duì)于平臺(tái)開(kāi)機(jī)的流程描述:
[0054]平臺(tái)上電之后首先對(duì)燒寫標(biāo)志位進(jìn)行檢測(cè)，如果燒寫標(biāo)志位指示燒寫異常退出，則程序自動(dòng)跳轉(zhuǎn)至BOOTLOADER區(qū)，如果標(biāo)志位指示燒寫完成。則程序繼續(xù)在APP區(qū)運(yùn)行。
[0055]本說(shuō)明書實(shí)施例所述的內(nèi)容僅僅是對(duì)發(fā)明構(gòu)思的實(shí)現(xiàn)形式的列舉，本發(fā)明的保護(hù)范圍不應(yīng)當(dāng)被視為僅限于實(shí)施例所陳述的具體形式，本發(fā)明的保護(hù)范圍也及于本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明構(gòu)思所能夠想到的等同技術(shù)手段。
【權(quán)利要求】
1.基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)，其特征在于:包括AVR控制芯片以及與AVR控制芯片連接的TCP/IP網(wǎng)絡(luò)通訊電路、可編程邏輯門器件電路、控制總線接口 I/O電路、采樣接口 I/O電路、時(shí)鐘電路、芯片仿真器及下載接口、電源及復(fù)位電路、外擴(kuò)RAM電路、SD卡數(shù)據(jù)儲(chǔ)存電路、備用電源電池電路以及外擴(kuò)EEPROM電路； 其中，所述的可編程邏輯門器件電路與IP地址定義撥碼電路連接，所述的可編程邏輯門器件電路用于控制外部控制總線，定義控制總線的輸入/輸出方向、時(shí)序，實(shí)現(xiàn)對(duì)外部器件控制的多樣性； 所述的AVR控制芯片通過(guò)所述的采樣接口 I/O電路與A/D采樣器連接，通過(guò)A/D采樣器采集所測(cè)試器件的電流、電壓值，并且與時(shí)間精確對(duì)應(yīng)； 所述的IP地址定義撥碼電路通過(guò)所述的可編程邏輯門器件電路與AVR控制芯片連接，用于定義單塊控制平臺(tái)的IP地址； 所述的TCP/IP網(wǎng)絡(luò)通訊電路與PC機(jī)進(jìn)行通訊，上傳實(shí)驗(yàn)數(shù)據(jù)至PC機(jī)，所述的AVR控制芯片取得來(lái)自PC機(jī)的二進(jìn)制程序源碼轉(zhuǎn)存在外擴(kuò)RAM電路中，按順序讀取RAM中數(shù)據(jù)并燒入AVR控制芯片的FLASH區(qū)，實(shí)現(xiàn)通過(guò)網(wǎng)絡(luò)接口對(duì)控制芯片進(jìn)行程序燒寫的功能； 所述的SD卡數(shù)據(jù)儲(chǔ)存電路通過(guò)SPI接口與AVR控制芯片連接，用于脫離PC機(jī)連接時(shí)控制平臺(tái)自動(dòng)轉(zhuǎn)入獨(dú)立的數(shù)據(jù)記錄狀態(tài)，實(shí)驗(yàn)數(shù)據(jù)自動(dòng)保存于SD卡中，并且在連接恢復(fù)時(shí)能夠自動(dòng)上傳斷檔數(shù)據(jù)至PC機(jī)上； 所述的外擴(kuò)RAM電路用于在收到來(lái)自PC機(jī)的測(cè)試流程信息之后，獨(dú)立保存測(cè)試流程信息，并且能夠在完全脫離PC機(jī)控制的情況下獨(dú)立完成剩余的測(cè)試流程； 所述的備用電源電池電路用于系統(tǒng)在斷電之后，仍能保存流程信息，在重新通電之后還能夠繼續(xù)按照之前的流程信息執(zhí)行實(shí)驗(yàn)測(cè)試；所述的時(shí)鐘電路通過(guò)備用電源供電，保證了 AVR控制芯片能夠獨(dú)立走時(shí)，單片機(jī)通過(guò)1 口讀取時(shí)間信息，并且與所采集到的電壓電流值進(jìn)行關(guān)聯(lián)； 所述的外擴(kuò)EEPROM電路用于儲(chǔ)存系統(tǒng)的校準(zhǔn)數(shù)據(jù)，在控制平臺(tái)采集到外部A/D的采樣數(shù)據(jù)之后，會(huì)調(diào)用外擴(kuò)EEPROM電路的芯片內(nèi)的校準(zhǔn)數(shù)據(jù)形成最終的數(shù)據(jù)測(cè)量結(jié)果，并記錄。
2.如權(quán)利要求1所述的基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)，其特征在于:所述的AVR控制芯片采用Atmegal 128單片機(jī)芯片，所述的TCP/IP網(wǎng)絡(luò)通訊電路采用W5100芯片，所述的W5100芯片與單片機(jī)并行總線相連，實(shí)現(xiàn)單片機(jī)與PC機(jī)的網(wǎng)絡(luò)通訊功能。
3.如權(quán)利要求2所述的基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)，其特征在于:所述的可編程邏輯門器件電路采用可編程邏輯門器件EPM3128，進(jìn)行復(fù)雜的外部I/O邏輯順序編程。
4.如權(quán)利要求3所述的基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)，其特征在于:所述的時(shí)鐘電路采用DS1390時(shí)鐘芯片。
5.如權(quán)利要求4所述的一種基于AVR單片機(jī)的多功能測(cè)試系統(tǒng)的控制平臺(tái)，其特征在于:所述的IP地址定義撥碼電路采用8位8421撥碼開(kāi)關(guān)。
【文檔編號(hào)】G05B19/042GK104360610SQ201410401880
【公開(kāi)日】2015年2月18日 申請(qǐng)日期:2014年8月15日 優(yōu)先權(quán)日:2014年8月15日
【發(fā)明者】曹驥, 葉民偉 申請(qǐng)人:杭州可靠性儀器廠