電容放大電路及采用該電容放大電路的電壓調節(jié)電路的制作方法
【專利摘要】本發(fā)明提供一種電容放大電路及采用該電容放大電路的電壓調節(jié)電路，電容放大電路包括：補償電容和補償電阻；第一場效應晶體管和第二場效應晶體管，其中第一場效應晶體管的源級與第二場效應晶體管的源級均與第一電源端相連，第一場效應晶體管的柵級經(jīng)由補償電阻與第二場效應晶體管的柵級相連，第一場效應晶體管的柵級與第一場效應晶體管的漏極相連，第二場效應晶體管的柵極經(jīng)由補償電容與第二場效應晶體管的漏極相連；第一電流源，其連接于第一場效應晶體管的漏極和第二電源端之間；第二電流源，其連接于第二場效應晶體管的漏極和第二電源端之間。與現(xiàn)有技術相比，本發(fā)明的電容放大電路可以減小所需的補償電容的面積。
【專利說明】電容放大電路及采用該電容放大電路的電壓調節(jié)電路 【【技術領域】】
[0001] 本發(fā)明涉及一種集成電路領域，特別是涉及一種電容放大電路及采用該電容放大 電路的電壓調節(jié)電路。 【【背景技術】】
[0002] 在集成電路中經(jīng)常采用信號放大電路，為了保證信號輸出穩(wěn)定，通常需要加入補 償電容以環(huán)路穩(wěn)定性補償。集成電路制造工藝中，20uM*20uM面積可以制造的電容大小大約 為：PIP (Poly-Insulation-Poly)類型的 300fF ;M0S (Metal-Oxide-Semiconductor)類型的 800fF ;MIM(Metal-Insulation-Metal)類型的 800fF，而同樣 20uM*20uM 的面積制造的高阻 值電阻可達500K歐姆以上。
[0003] 由于受電路每級最大增益以及匹配性的限制，一般信號放大電路中的補償電容需 要10pF?20pF以上（lpF= 1000fF)，因此補償電容占據(jù)了很大的面積，尤其PIP類型的電 容占據(jù)面積更大。為了減少補償電容的面積，同時也能達到補償?shù)男Ч?，現(xiàn)有技術中可以采 用電容放大器（Capacitor Larger)進行環(huán)路補償，這樣可以大大減小補償電容的面積。
[0004] 然而，即便是利用電容放大器進行環(huán)路補償，其需要的電容仍然還是占用了較大 的芯片面積，因此有必要進一步減小補償電容在集成電路中占用的面積。 【
【發(fā)明內(nèi)容】
】
[0005] 本發(fā)明的目的在于提供一種電容放大電路，其可以對補償電容進行更高倍數(shù)的放 大，這樣在滿足補償要求的情況下，進一步減小了補償電容的面積。
[0006] 本發(fā)明的目的在于提供一種電壓調節(jié)器，其采用上述電容放大電路進行環(huán)路補 償，這樣在滿足補償要求的情況下，進一步減小了補償電容的面積。
[0007] 根據(jù)本發(fā)明的一個方面，本發(fā)明提出一種電容放大電路，其包括：補償電容和補償 電阻；第一場效應晶體管，其包括漏極、源級和柵極；第二場效應晶體管，其包括漏極、源級 和柵極，其中第一場效應晶體管的源級與第二場效應晶體管的源級均與第一電源端相連， 第一場效應晶體管的柵級經(jīng)由補償電阻與第二場效應晶體管的柵級相連，第一場效應晶體 管的柵級與第一場效應晶體管的漏極相連，第二場效應晶體管的柵極經(jīng)由補償電容與第二 場效應晶體管的漏極相連；第一電流源，其具有與第一場效應晶體管的漏極相連的第一連 接端和與第二電源端相連的第二連接端；第二電流源，其具有與第二場效應晶體管的漏極 相連的第一連接端和與第二電源端相連的第二連接端。
[0008] 進一步的，第二場效應晶體管的寬長比與第一場效應晶體管的寬長比之比為K，K 為正整數(shù)，第二電流源提供的電流與第一電流源提供的電流的比為K。
[0009] 進一步的,第一場效應晶體管和第二場效應晶體管為PM0S場效應晶體管,此時第 一電源端為輸入電壓端，第二電源端為接地端，第一電流源的第一連接端為電流輸入端，第 二連接端為電流輸出端；第二電流源的第一連接端為電流輸入端，第二連接端為電流輸出 端。
[0010] 進一步的,第一場效應晶體管和第二場效應晶體管為NM0S場效應晶體管，
[0011] 此時第一電源端為接地端，第二電源端為輸入電壓端，第一電流源的第一連接端 為電流輸出端，第二連接端為電流輸入端；第二電流源的第一連接端為電流輸出端，第二連 接端為電流輸入端。
[0012] 根據(jù)本發(fā)明的一個方面，本發(fā)明提出另一種電容放大電路，其包括：補償電容、補 償電阻和放大器；第一場效應晶體管，其包括漏極、源級和柵極；第二場效應晶體管，其包 括漏極、源級和柵極，其中第一場效應晶體管的源級與第二場效應晶體管的源級均與第一 電源端相連，第一場效應晶體管的柵級經(jīng)由補償電阻與第二場效應晶體管的柵級相連，第 一場效應晶體管的柵級與第一場效應晶體管的漏極相連，所述放大器的輸入端與第二場效 應晶體管的漏極相連，所述放大器的輸出端與補償電容的一端相連，補償電容的另一端與 第二場效應晶體管的柵極相連；第一電流源，其具有與第一場效應晶體管的漏極相連的第 一連接端和與第二電源端相連的第二連接端；第二電流源，其具有與第二場效應晶體管的 漏極相連的第一連接端和與第二電源端相連的第二連接端。
[0013] 進一步的，第二場效應晶體管的寬長比與第一場效應晶體管的寬長比之比為K，K 為正整數(shù)，第二電流源提供的電流與第一電流源提供的電流的比為K。
[0014] 進一步的,第一場效應晶體管和第二場效應晶體管為PM0S場效應晶體管，
[0015] 此時第一電源端為輸入電壓端，第二電源端為接地端，第一電流源的第一連接端 為電流輸入端，第二連接端為電流輸出端；第二電流源的第一連接端為電流輸入端，第二連 接端為電流輸出端。
[0016] 進一步的，第一場效應晶體管和第_場效應晶體管為NM0S場效應晶體管，
[0017] 此時第一電源端為接地端，第二電源端為輸入電壓端，第一電流源的第一連接端 為電流輸出端，第二連接端為電流輸入端；第二電流源的第一連接端為電流輸輸出端，第二 連接端為電流輸入端。
[0018] 根據(jù)本發(fā)明的另一個方面，本發(fā)明提出一種電壓調節(jié)電路，其包括電容放大電路， 所述電容放大電路包括：補償電容和補償電阻；第一場效應晶體管，其包括漏極、源級和柵 極；第二場效應晶體管，其包括漏極、源級和柵極，其中第一場效應晶體管的源級與第二場 效應晶體管的源級均與第一電源端相連，第一場效應晶體管的柵級經(jīng)由補償電阻與第二場 效應晶體管的柵級相連，第一場效應晶體管的柵級與第一場效應晶體管的漏極相連，第二 場效應晶體管的柵極經(jīng)由補償電容與第二場效應晶體管的漏極相連；第一電流源，其具有 與第一場效應晶體管的漏極相連的第一連接端和與第二電源端相連的第二連接端；第二電 流源，其具有與第二場效應晶體管的漏極相連的第一連接端和與第二電源端相連的第二連 接端。
[0019] 進一步的，所述電壓調節(jié)電路為低壓差穩(wěn)壓器或DC-DC電壓調節(jié)器。
[0020] 與現(xiàn)有技術相比，本發(fā)明的電容放大電路通過增加一個補償電阻，就可以大大增 加補償電容的放大倍數(shù)，使得采用較小的補償電容就可以達到補償要求，減小了所需的補 償電容的面積。 【【專利附圖】

【附圖說明】】
[0021] 為了更清楚地說明本發(fā)明實施例的技術方案，下面將對實施例描述中所需要使用 的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本 領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它 的附圖。其中：
[0022] 圖1A為現(xiàn)有技術中的電容放大電路在一個示例中的電路示意圖；
[0023] 圖1B為現(xiàn)有技術中的電容放大電路在另一個示例中的電路示意圖；
[0024] 圖2A為本發(fā)明中的電容放大電路在第一個實施例的電路示意圖；
[0025] 圖2B為本發(fā)明中的電容放大電路在第二個實施例的電路示意圖；
[0026] 圖3A為本發(fā)明中的電容放大電路在第三個實施例的電路示意圖；
[0027] 圖3B為本發(fā)明中的電容放大電路在第四個實施例的電路示意圖；
[0028] 圖4為采用圖3A所示的電容放大電路的低壓差穩(wěn)壓器的電路示意圖。 【【具體實施方式】】
[0029] 本發(fā)明的詳細描述主要通過程序、步驟、邏輯塊、過程或其他象征性的描述來直接 或間接地模擬本發(fā)明技術方案的運作。為透徹的理解本發(fā)明，在接下來的描述中陳述了很 多特定細節(jié)。而在沒有這些特定細節(jié)時，本發(fā)明則可能仍可實現(xiàn)。所屬領域內(nèi)的技術人員 使用此處的這些描述和陳述向所屬領域內(nèi)的其他技術人員有效的介紹他們的工作本質。換 句話說，為避免混淆本發(fā)明的目的，由于熟知的方法和程序已經(jīng)容易理解，因此它們并未被 詳細描述。在本說明書中不同地方出現(xiàn)的"在一個實施例中"并非均指同一個實施例，也不 是單獨的或選擇性的與其他實施例互相排斥的實施例。
[0030] 圖1A為現(xiàn)有技術中的電容放大電路在一個示例中的電路示意圖。所述電容放大 電路包括補償電容Cx、第一 NM0S場效應晶體管M0、第二NM0S場效應晶體管Ml、第一電流源 lb、第二電流源Ib*K。
[0031] 晶體管M0和Ml的源級均與接地端相連，晶體管M0的柵級與晶體管Ml的柵級相 連，晶體管M0的柵級與晶體管M0的漏極相連，晶體管Ml的柵極經(jīng)由補償電容與晶體管Ml 的漏極相連。第一電流源lb具有與晶體管M0的漏極相連的第一連接端和與輸入電壓端 VCC相連的第二連接端，其中第一連接端為電流輸出端，第二連接端為電流輸入端。第二電 流源Ib*K具有與晶體管Ml的漏極相連的第一連接端和與輸入電壓端VCC相連的第二連接 端，其中第一連接端為電流輸出端，第二連接端為電流輸入端。
[0032] 晶體管Ml的寬長比與晶體管M0的寬長比之比為Κ,Κ為正整數(shù)，換句話說，晶體管 Ml由Κ個晶體管Μ0并聯(lián)組成，第二電流源Ib*K提供的電流與第一電流源lb提供的電流的 比為K。
[0033] 圖1B為現(xiàn)有技術中的電容放大電路在另一個示例中的電路示意圖。圖1B所示的 電容放大電路相對于圖1A所示的電容放大電路的區(qū)別在于：圖1B所示的電容放大電路中 的晶體管M0和Ml都是PM0S場效應晶體管；圖1B中的晶體管M0和Ml的源級均與輸入電 壓端VCC相連；圖1B中的第一電流源lb的第二連接端與接地端相連，其第一連接端為電流 輸入端，第二連接端為電流輸出端；圖1B中的第二電流源Ib*K的第二連接端與接地端相 連，其第一連接端為電流輸入端，第二連接端為電流輸出端。
[0034] 參看圖1A和圖1B所示，從節(jié)點IN0UT處（晶體管Ml的漏極處）得到的輸入阻抗 為Zin = (l+S*CX/gmV(S*CX*(l+K))，其中Cx為補償電容的電容值，gm為晶體管M0的跨 導，晶體管Ml的跨導為K*gm，可以看出，從節(jié)點INOUT處得到的等效電容為Cx* (1+K)，相當 于增加了 Κ倍。
[0035] 圖2Α為本發(fā)明中的電容放大電路在第一個實施例的電路示意圖。圖2Α所示的電 容放大電路與圖1Α所示的電容放大電路的區(qū)別在于：圖2Α中增加了補償電阻Ra，該補償 電阻Ra連接在晶體管M0和Ml的柵極之間，晶體管Ml的柵極經(jīng)由補償電容Cxx與晶體管 Ml的漏極相連。
[0036] 圖2B為本發(fā)明中的電容放大電路在第二個實施例的電路示意圖。圖2B所示的電 容放大電路與圖1B所示的電容放大電路的區(qū)別在于：圖2B中增加了補償電阻Ra，該補償 電阻Ra連接在晶體管M0和Ml的柵極之間，晶體管Ml的柵極經(jīng)由補償電容Cxx與晶體管 Ml的漏極相連。
[0037] 參看圖2A和圖2B所示，從節(jié)點IN0UT處（晶體管Ml的漏極處）得到的輸入阻抗 為：
[0038] Zin_l = (l+s*Cxx* (Ra+l/gm) / (s*Cxx* (1+K) * (l+Ac*Kc))，其中 Ac = gm*Ra，Kc =V(l+K)，Ra為補償電阻的電阻值，Cxx為圖2A和2B中的補償電容的電容值，可以看出， 從節(jié)點IN0UT處得到的等效電容為Cxx*(l+K)*(l+Ac*Kc)。如果圖2A和2B的電容放大 電路形成的等效電容與圖1A和1B的電容放大電路形成的等效電容相等，則Cxx/Cx = 1/ (l+Ac*Kc)，很顯然Cxx的電容減小了，所占用的面積也減少了。
[0039] 在一個具體的示例中，假設gm = 40uS，K = 20, Cx = 20pF(面積為20uM*20uM的 MOS電容25個）；采用本發(fā)明的圖2A和2B后，如果Ra = 500Kohm，則Cxx = lpF，加上Ra 電阻，總共占據(jù)2. 5個20uM*20uM，減小了 22. 5個20uM*20uM面積。
[0040] 圖3A為本發(fā)明中的電容放大電路在第三個實施例的電路示意圖。圖3A所示的電 容放大電路與圖2A所示的電容放大電路的區(qū)別在于：圖3A所示的電容放大電路中增加了 增益為A的放大器AMP，該放大器AMP的輸入端接晶體管Ml的漏極，輸出端連接補償電容 Cxx的一端，補償電容Cxx的另一端連接晶體管Ml的柵極。
[0041] 圖3B為本發(fā)明中的電容放大電路在第三個實施例的電路示意圖。圖3B所示的電 容放大電路與圖2B所示的電容放大電路的區(qū)別在于：圖3B所示的電容放大電路中增加了 增益為A的放大器AMP，該放大器AMP的輸入端接晶體管Ml的漏極，輸出端連接補償電容 Cxx的一端，補償電容Cxx的另一端連接晶體管Ml的柵極。
[0042] 參看圖3A和圖3B所示，從節(jié)點IN0UT處（晶體管Ml的漏極處）得到的輸入阻抗 為：
[0043] Zin_l = (l+s*Cxx* (Ra+l/gm) / (s*Cxx*K*A* (1+Ac))，其中 Ac = gm*Ra，從節(jié)點 INOUT處得到的等效電容為Cxx*K*A* (1+Ac)，可以看出，在圖2A和2B的基礎上等效電容又 增大了將近A倍。這種方案在需要等效補償電容較大的場合更適合，比如DC-DC電壓調節(jié) 器等。
[0044] 圖4為采用圖3A所示的電容放大電路的低壓差穩(wěn)壓器的電路示意圖。如圖4所 示，電流源lb和晶體管M2形成圖3A中的電容放大器的第一電流源，晶體管M7以及相關的 電路形成圖3A中的電容放大器的第二電流源，晶體管M6和MPASS形成增益為A的放大器。
[0045] 從另一個角度來看，如圖4所示，所述低壓差穩(wěn)壓器包括功率管MPASS、分壓電阻 RF1和RF2、輸出電容Cout和誤差放大器。所述誤差放大器包括晶體管M0-M8、電流源lb和 13、補償電阻Ra和補償電容Cxx。如上文分析，由于電容放大電路可以補償電容Cxx放大得 到很大的等效電容，從而實現(xiàn)環(huán)路補償。如圖4所示，在整個0?100mA負載范圍內(nèi)輸出均 穩(wěn)定，它需要的補償電容Cxx為16pF，輸出電容可兼容0?2. 2uF ;通過加入補償電阻Ra， 在輸出電容2. 2uF并且空載時，仍有足夠的相位余度。
[0046] 上述說明已經(jīng)充分揭露了本發(fā)明的【具體實施方式】。需要指出的是，熟悉該領域的 技術人員對本發(fā)明的【具體實施方式】所做的任何改動均不脫離本發(fā)明的權利要求書的范圍。 相應地，本發(fā)明的權利要求的范圍也并不僅僅局限于前述【具體實施方式】。
【權利要求】
1. 一種電容放大電路，其特征在于，其包括： 補償電容和補償電阻； 第一場效應晶體管，其包括漏極、源級和柵極； 第二場效應晶體管，其包括漏極、源級和柵極，其中第一場效應晶體管的源級與第二場 效應晶體管的源級均與第一電源端相連，第一場效應晶體管的柵級經(jīng)由補償電阻與第二場 效應晶體管的柵級相連，第一場效應晶體管的柵級與第一場效應晶體管的漏極相連，第二 場效應晶體管的柵極經(jīng)由補償電容與第二場效應晶體管的漏極相連； 第一電流源，其具有與第一場效應晶體管的漏極相連的第一連接端和與第二電源端相 連的第二連接端； 第二電流源，其具有與第二場效應晶體管的漏極相連的第一連接端和與第二電源端相 連的第二連接端。
2. 根據(jù)權利要求1所述的電容放大電路，其特征在于，第二場效應晶體管的寬長比與 第一場效應晶體管的寬長比之比為κ, K為正整數(shù)， 第二電流源提供的電流與第一電流源提供的電流的比為K。
3. 根據(jù)權利要求1所述的電容放大電路，其特征在于，第一場效應晶體管和第二場效 應晶體管為PMOS場效應晶體管， 此時第一電源端為輸入電壓端，第二電源端為接地端， 第一電流源的第一連接端為電流輸入端，第二連接端為電流輸出端； 第二電流源的第一連接端為電流輸入端，第二連接端為電流輸出端。
4. 根據(jù)權利要求1所述的電容放大電路，其特征在于，第一場效應晶體管和第二場效 應晶體管為NMOS場效應晶體管， 此時第一電源端為接地端，第二電源端為輸入電壓端， 第一電流源的第一連接端為電流輸出端，第二連接端為電流輸入端； 第二電流源的第一連接端為電流輸輸出端，第二連接端為電流輸入端。
5. -種電容放大電路，其特征在于，其包括： 補償電容、補償電阻和放大器； 第一場效應晶體管，其包括漏極、源級和柵極； 第二場效應晶體管，其包括漏極、源級和柵極，其中第一場效應晶體管的源級與第二場 效應晶體管的源級均與第一電源端相連，第一場效應晶體管的柵級經(jīng)由補償電阻與第二場 效應晶體管的柵級相連，第一場效應晶體管的柵級與第一場效應晶體管的漏極相連，所述 放大器的輸入端與第二場效應晶體管的漏極相連，所述放大器的輸出端與補償電容的一端 相連，補償電容的另一端與第二場效應晶體管的柵極相連； 第一電流源，其具有與第一場效應晶體管的漏極相連的第一連接端和與第二電源端相 連的第二連接端； 第二電流源，其具有與第二場效應晶體管的漏極相連的第一連接端和與第二電源端相 連的第二連接端。
6. 根據(jù)權利要求5所述的電容放大電路，其特征在于，第二場效應晶體管的寬長比與 第一場效應晶體管的寬長比之比為K, K為正整數(shù)， 第二電流源提供的電流與第一電流源提供的電流的比為K。
7. 根據(jù)權利要求5所述的電容放大電路，其特征在于，第一場效應晶體管和第二場效 應晶體管為PMOS場效應晶體管， 此時第一電源端為輸入電壓端，第二電源端為接地端， 第一電流源的第一連接端為電流輸入端，第二連接端為電流輸出端； 第二電流源的第一連接端為電流輸入端，第二連接端為電流輸出端。
8. 根據(jù)權利要求5所述的電容放大電路，其特征在于，第一場效應晶體管和第二場效 應晶體管為NMOS場效應晶體管， 此時第一電源端為接地端，第二電源端為輸入電壓端， 第一電流源的第一連接端為電流輸出端，第二連接端為電流輸入端； 第二電流源的第一連接端為電流輸輸出端，第二連接端為電流輸入端。
9. 一種電壓調節(jié)電路，特征在在于，其包括如權利要求1-8任一所述的電容放大電路。
10. 根據(jù)權利要求9所述的電壓調節(jié)電路，其特征在于，所述電壓調節(jié)電路為低壓差穩(wěn) 壓器或DC-DC電壓調節(jié)器。
【文檔編號】G05F1/56GK104049665SQ201410247724
【公開日】2014年9月17日 申請日期:2014年6月5日 優(yōu)先權日:2014年6月5日
【發(fā)明者】王才寶, 王釗 申請人:無錫中星微電子有限公司