一種標準總線控制器的制造方法
【專利摘要】一種標準總線控制器，其包括指令接口、總線輸出接口、總線輸入接口、數(shù)據(jù)接口、接點配置和使能接口、配置寄存器接口、時鐘輸入接口，與所述指令接口、總線輸出接口、總線輸入接口、數(shù)據(jù)接口、節(jié)點配置和使能接口、配置寄存器接口、時鐘輸入接口對應(yīng)連接的IFU模塊、TXU模塊、RXU模塊、LSU模塊、CTU模塊、REG模塊、CKU模塊；通過使用本發(fā)明提供的總線控制器，可設(shè)計具備基于ARINC659容錯總線架構(gòu)的計算機，或其他電子系統(tǒng)；本發(fā)明可移植到不同的平臺，特別是各種可滿足空間抗輻特性的平臺，如高可靠性等級的反熔絲FPGA、SOC芯片等，滿足星載計算機或其他星載電子系統(tǒng)的設(shè)計和使用要求。
【專利說明】一種標準總線控制器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及星載系統(tǒng)總線架構(gòu),特別是一種符合《ARINC Backplane Data Bus,ARINC Specification 659 [S].1993.》標準的總線控制器。
【背景技術(shù)】
[0002]傳統(tǒng)的星載系統(tǒng)一般采用“多模冗余+結(jié)果仲裁”的架構(gòu)來提高可靠性，這種架構(gòu)雖然簡單易行，但各個功能的分布高度集中，由此帶來了以下問題:布線管理復(fù)雜，且對于不同的功能模塊必須采用不同的布線，設(shè)計難度增大；由于功能分布集中且共用時鐘、外圍電路等，導(dǎo)致故障檢測、故障隔離和重構(gòu)的難度極大；功能模塊之間的控制相互關(guān)聯(lián)，任意局部的修改都會影響很大范圍的其他功能模塊，不利于后續(xù)產(chǎn)品的軟硬件升級。
[0003]在這種背景下，星載系統(tǒng)架構(gòu)需要采用新的“分布式”的容錯架構(gòu)，來有效解決上述問題。
[0004]ARINC 659是一種應(yīng)用于航空電子模塊化設(shè)計的串行總線標準，具有分布式處理能力和高處理速率的特點?；裟犴f爾(Honeywell)公司根據(jù)ARINC 659標準設(shè)計的產(chǎn)品成為SAFEbus，最初用于波音777的航空電子系統(tǒng)中，經(jīng)過多年的應(yīng)用，已成為成熟的航空電子系統(tǒng)的標準背板總線，其安全性和實時性被業(yè)界高度認可。
[0005]目前國內(nèi)ARINC 659總線控制的實現(xiàn)方法有:
中航工業(yè)第六三一研究所，HK659型ARINC 659總線協(xié)議處理芯片。
[0006]缺點:雖然可較完整地實現(xiàn)ARINC 659通信協(xié)議的功能，但其芯片產(chǎn)品沒有抗輻加固指標，因此無法應(yīng)用在航天電子設(shè)備中應(yīng)用；又因為HK659為硬核產(chǎn)品，不具有可移植性，因此不能通過移植到高等級器件上的方式來滿足航天的應(yīng)用需求。
[0007]綜上所述，需要一款可移植到航天級的器件中的ARINC 659總線控制器，應(yīng)用于航天產(chǎn)品的可靠性架構(gòu)設(shè)計中。

【發(fā)明內(nèi)容】

[0008]本發(fā)明提供了一種標準總線控制器，其包括指令接口、總線輸出接口、總線輸入接口、數(shù)據(jù)接口、接點配置和使能接口、配置寄存器接口、時鐘輸入接口，與所述指令接口、總線輸出接口、總線輸入接口、數(shù)據(jù)接口、節(jié)點配置和使能接口、配置寄存器接口、時鐘輸入接口對應(yīng)連接的IFU模塊、TXU模塊、RXU模塊、LSU模塊、CTU模塊、REG模塊、CKU模塊；
所述指令接口控制所述IFU模塊讀取指令，所述LSU模塊通過所述數(shù)據(jù)接口接收數(shù)據(jù)，所述TXU模塊按IFU傳遞來的所述指令將所述LSU模塊傳遞來的數(shù)據(jù)組成幀并通過所述總線輸出接口發(fā)送到總線上；
所述TXU用于通過所述總線輸入接口接收所述總線上的數(shù)據(jù)，所述CTU模塊通過所述節(jié)點配置和使能接口獲取配置信息和使能信號并監(jiān)控節(jié)點的當(dāng)前工作狀態(tài)，所述配置寄存器接口通過讀寫所述REG模塊中的寄存器的方式，對當(dāng)前節(jié)點的總線控制器進行操作并可對節(jié)點的當(dāng)前狀態(tài)進行查詢，所述CKU模塊通過所述時鐘輸入接口接收已基準時鐘信號經(jīng)過分頻處理，產(chǎn)生一個總線時鐘。
[0009]較佳地，所述的RXU模塊，接收總線上發(fā)來的數(shù)據(jù)，解碼后比對數(shù)據(jù)的有效性，若滿足協(xié)議規(guī)定的有效性，則將數(shù)據(jù)傳給LSU模塊；當(dāng)節(jié)點發(fā)送數(shù)據(jù)時，RXU模塊同時監(jiān)視TXU模塊發(fā)出的數(shù)據(jù)，出現(xiàn)發(fā)送錯誤，RXU模塊將禁止TXU模塊繼續(xù)發(fā)送；當(dāng)總線運行到同步窗口時，RXU模塊會根據(jù)收到的同步信息通知TXU模塊調(diào)整時鐘，以達到與總線上其他節(jié)點的同步。
[0010]較佳地，所述總線輸入接口具有16個輸入信號，所述總線輸出接口具有6個輸出接口 ；
當(dāng)前總線控制器為接收節(jié)點時，內(nèi)部的RXU模塊通過這12個輸入信號接收總線數(shù)據(jù)； 當(dāng)前總線控制器為發(fā)送節(jié)點時，內(nèi)部的TXU模塊通過這6個輸出信號向總線上發(fā)送數(shù)據(jù)。
[0011]較佳地，所述節(jié)點的態(tài)包括同步狀態(tài)、失同步狀態(tài)、進入同步狀態(tài)、調(diào)試狀態(tài)。
[0012]較佳地，所述的LSU模塊，在數(shù)據(jù)窗口中:當(dāng)前節(jié)點為發(fā)送節(jié)點時，LSU模塊將按IFU發(fā)來的指令從數(shù)據(jù)接口讀取數(shù)據(jù)并傳遞給TXU，此時LSU還會判斷當(dāng)前的數(shù)據(jù)是否已更新，并據(jù)此決定是否將數(shù)據(jù)傳遞給TXU發(fā)送；當(dāng)前節(jié)點為接收節(jié)點時，將RXU傳遞來的接收數(shù)據(jù)按IFU發(fā)來的指令通過數(shù)據(jù)接口存入相應(yīng)地址中。
[0013]較佳地，外部輸入的120MHz基準時鐘信號經(jīng)過分頻處理，產(chǎn)生一個30MHz的時鐘作為總線時鐘。CKU模塊會將總線時鐘和基準時鐘一起輸出給其他工作模塊，CKU模塊會根據(jù)當(dāng)前節(jié)點的工作狀態(tài)調(diào)整時鐘的輸出:在進入同步狀態(tài)時，通過向30MHz的總線時鐘內(nèi)插入120MHz基準時鐘周期長度的低電平來調(diào)整當(dāng)前節(jié)點時間，使當(dāng)前節(jié)點的時鐘上升沿與總線上的時鐘上升沿對齊，以達到節(jié)點時間與總線時間的同步。
[0014]較佳地，在所述的REG模塊中，主機可操作、查詢的寄存器包括:發(fā)送數(shù)據(jù)狀態(tài)寄存器、指令表常量寄存器、總線時間因子寄存器、調(diào)試寄存器、節(jié)點狀態(tài)與控制寄存器、中斷地址寄存器、中斷時間寄存器、長同步使能寄存器。
[0015]本發(fā)明具有以下有益效果:
1.通過使用本總線控制器，可設(shè)計具備基于ARINC659容錯總線架構(gòu)的計算機，或其他電子系統(tǒng)；
2.可移植到不同的平臺，特別是各種可滿足空間抗輻特性的平臺，如高可靠性等級的反熔絲FPGA、SOC芯片等，滿足星載計算機或其他星載電子系統(tǒng)的設(shè)計和使用要求。
[0016]當(dāng)然，實施本發(fā)明的任一產(chǎn)品并不一定需要同時達到以上所述的所有優(yōu)點。
【專利附圖】

【附圖說明】
[0017]圖1為本發(fā)明實施例提供的標準總線控制器結(jié)構(gòu)示意圖；
圖2為本發(fā)明提供的標準總線控制器的SoC應(yīng)用實例。
具體實施例
[0018]如圖1所示，本發(fā)明包括一種標準總線控制器，其包括指令接口 107、總線輸出接口 102、總線輸入接口 101、數(shù)據(jù)接口 109、接點配置和使能接口 105、配置寄存器接口 111、時鐘輸入接口 113，與指令接口 107、總線輸出接口 102、總線輸入接口 101、數(shù)據(jù)接口 109、節(jié)點配置和使能接口 105、配置寄存器接口 111、時鐘輸入接口 113對應(yīng)連接的IFU模塊108、TXU 模塊 104、RXU 模塊 103、LSU 模塊 110、CTU 模塊 106、REG 模塊 112、CKU 模塊 114 ；
指令接口 107控制所述IFU模塊108讀取指令，LSU模塊110通過數(shù)據(jù)接口 109接收數(shù)據(jù)，TXU模塊104按IFU108傳遞來的所述指令將LSU模塊110傳遞來的數(shù)據(jù)組成幀并通過總線輸出接口 659發(fā)送到總線上；
RXU103用于通過所述總線輸入接口接收所述總線上的數(shù)據(jù)，CTU模塊106通過節(jié)點配置和使能接口 105獲取配置信息和使能信號并監(jiān)控節(jié)點的當(dāng)前工作狀態(tài)，配置寄存器接口111通過讀寫REG模塊112中的寄存器的方式，對當(dāng)前節(jié)點的總線控制器進行操作并可對節(jié)點的當(dāng)前狀態(tài)進行查詢，CKU模塊114通過時鐘輸入接口 113接收已基準時鐘信號經(jīng)過分頻處理，產(chǎn)生一個總線時鐘。
[0019]本實施例提供的總線輸入接口符合《ARINC Backplane Data Bus, ARINCSpecification 659 [S], 1993.》標準的ARINC 659總線接口，信號組成包括:12個輸入信號:axck、axdO、axdl、ayck、aydO、aydl、bxck、bxdO、bxdl、byck、byd0> bydl ；6 個輸出信號[102]:oack、oadO、oadl、obck、obdO、obdl。
[0020]當(dāng)前總線控制器為接收節(jié)點時，內(nèi)部的RXU模塊103通過這12個輸入信號接收總線數(shù)據(jù)；
所述的RXU模塊103，接收總線上發(fā)來的數(shù)據(jù)，解碼后比對數(shù)據(jù)的有效性，若滿足協(xié)議規(guī)定的有效性，則將數(shù)據(jù)傳給LSU模塊；當(dāng)節(jié)點發(fā)送數(shù)據(jù)時，RXU模塊同時監(jiān)視TXU模塊發(fā)出的數(shù)據(jù)，出現(xiàn)發(fā)送錯誤，RXU模塊將禁止TXU模塊繼續(xù)發(fā)送；當(dāng)總線運行到同步窗口時，RXU模塊會根據(jù)收到的同步信息通知TXU模塊調(diào)整時鐘，以達到與總線上其他節(jié)點的同步。
[0021]當(dāng)前總線控制器為發(fā)送節(jié)點時，內(nèi)部的TXU模塊104通過這6個輸出信號向總線上發(fā)送數(shù)據(jù)；
TXU模塊104，將按IFU傳遞來的當(dāng)前指令將LSU傳遞來的數(shù)據(jù)組成幀發(fā)送到總線上；若當(dāng)前指令為長同步或短同步，TXU模塊還負責(zé)發(fā)送同步脈沖。
[0022]總線節(jié)點配置和使能接口 105符合《ARINC Backplane Data Bus, ARINCSpecification 659 [S], 1993.》標準協(xié)議的配置信息接口和使能信號接口，信號組成如下:
配置信息:xysel> lrm_id、lrm_id_odd、cabpos_pin、cabpos_pin_odd ；
使能信號:cross_stb、cross_stb—p0
[0023]CTU模塊106負責(zé)根據(jù)配置信息和使能信號監(jiān)控節(jié)點的當(dāng)前工作狀態(tài)。
[0024]本發(fā)明實施例提供的節(jié)點狀態(tài)包括同步狀態(tài)、失同步狀態(tài)、進入同步狀態(tài)、調(diào)試狀態(tài)。
[0025]指令接口 107按AMBA 2.0標準片上總線主機設(shè)計，用于總線控制器內(nèi)部的IFU模塊108讀取指令；
IFU模塊108在當(dāng)前節(jié)點處于同步狀態(tài)下，通過指令接口將指令取出并轉(zhuǎn)發(fā)給總線控制器內(nèi)部的相應(yīng)的其他模塊；
數(shù)據(jù)接口 109按AMBA 2.0標準片上總線主機設(shè)計，用于總線控制器內(nèi)部的LSU模塊110通過存取數(shù)據(jù)和總線狀態(tài)；
LSU模塊110在數(shù)據(jù)窗口中，當(dāng)前節(jié)點為發(fā)送節(jié)點時，LSU模塊110將按IFU發(fā)來的指令從數(shù)據(jù)接口讀取數(shù)據(jù)并傳遞給TXU，此時LSU還會判斷當(dāng)前的數(shù)據(jù)是否已更新，并據(jù)此決定是否將數(shù)據(jù)傳遞給TXU發(fā)送；當(dāng)前節(jié)點為接收節(jié)點時，將RXU傳遞來的接收數(shù)據(jù)按IFU發(fā)來的指令通過數(shù)據(jù)接口存入相應(yīng)地址中。
[0026]配置寄存器接口 111按AMBA 2.0 (APB)設(shè)計，可由主機在總線運行中通過讀寫REG模塊112中的寄存器的方式，對當(dāng)前節(jié)點的總線控制器進行操作，并可對節(jié)點的當(dāng)前狀態(tài)進行查詢。
[0027]所述的REG模塊中，主機可操作、查詢的寄存器包括:發(fā)送數(shù)據(jù)狀態(tài)寄存器、指令表常量寄存器、總線時間因子寄存器、調(diào)試寄存器、節(jié)點狀態(tài)與控制寄存器、中斷地址寄存器、中斷時間寄存器、長同步使能寄存器。
[0028]本發(fā)明實施例包括:
用于保存節(jié)點即將發(fā)送的數(shù)據(jù)的狀態(tài)信息和節(jié)點已接收的數(shù)據(jù)的狀態(tài)信息的寄存器:數(shù)據(jù)新鮮性寄存器、數(shù)據(jù)正確性寄存器、發(fā)送節(jié)點主從狀態(tài)寄存器、發(fā)送時間寄存器。
[0029]其中本實施例提供的指令表常量寄存器包括:
保存指令表中規(guī)定的常量，用于總線數(shù)據(jù)組幀和數(shù)據(jù)正確性比對:主版本號寄存器、次版本號寄存器、DELTA值寄存器、GAP值寄存器、LRM號寄存器。
[0030]本實施例提供的總線時間因子寄存器，包括:
用于保存與總線時間相關(guān)的參數(shù)的寄存器:總線時間寄存器、時間速率計數(shù)器、比特計數(shù)器、中斷中使用的時間速率計數(shù)器、中斷中使用的比特計數(shù)器。
[0031]調(diào)試寄存器包括:
主機通過操作以下寄存器完成節(jié)點的調(diào)試功能:調(diào)試狀態(tài)使能寄存器、主機繼續(xù)指令寄存器、主機中斷指令寄存器、時間中斷寄存器、單步中斷寄存器。
[0032]節(jié)點狀態(tài)與控制寄存器包括:
中斷使能寄存器、同步中斷發(fā)生時的同步碼寄存器、中斷類型寄存器、總線數(shù)據(jù)有效性寄存器、節(jié)點當(dāng)前狀態(tài)寄存器、進入當(dāng)前狀態(tài)的原因寄存器、初始化命令寄存器、兼容模式選擇寄存器、數(shù)據(jù)完整性與可用性選擇寄存器、激活命令寄存器、關(guān)閉命令寄存器。
[0033]120MHz的基準時鐘通過時鐘輸入接口 113輸入總線控制器內(nèi)部的CKU模塊114中，通過CKU模塊處理成30MHz的總線時鐘。
[0034]外部輸入的120MHz基準時鐘信號經(jīng)過分頻處理，產(chǎn)生一個30MHz的時鐘作為總線時鐘；CKU模塊114會將總線時鐘和基準時鐘一起輸出給其他工作模塊。CKU模塊會根據(jù)當(dāng)前節(jié)點的工作狀態(tài)調(diào)整時鐘的輸出:在進入同步狀態(tài)時，通過向30MHz的總線時鐘內(nèi)插入120MHz基準時鐘周期長度的低電平來調(diào)整當(dāng)前節(jié)點時間，使當(dāng)前節(jié)點的時鐘上升沿與總線上的時鐘上升沿對齊，以達到節(jié)點時間與總線時間的同步。
[0035]如圖2所示，電子設(shè)備為基于ARINC 659總線容錯架構(gòu)設(shè)計，該SoC芯片可應(yīng)用于除處理器之外的各個功能板，對功能板之間外總線多冗余的數(shù)據(jù)通信進行監(jiān)控，并可提供具體的功能接口到計算機內(nèi)總線的數(shù)據(jù)橋接。片上集成可編程的處理器和DMA，適應(yīng)多種應(yīng)用環(huán)境。從可靠性需求出發(fā)，整個SoC使用“指令一數(shù)據(jù)”雙總線結(jié)構(gòu)，從而避免了各個可編程模塊指令地址寄存器故障引起的功能異常。
[0036]ARINC 659總線控制器集成在該SoC芯片中，作為電子設(shè)備多冗余架構(gòu)的外總線控制器?？偩€控制器通過指令A(yù)HB總線讀取保存在PROM中的指令表，并根據(jù)指令表通過數(shù)據(jù)AHB總線從SRAM中存取數(shù)據(jù)；SoC內(nèi)集成的可編程處理器和DMA通過APB總線對ARINC659總線控制器進行配置和控制，完成外總線上的數(shù)據(jù)通信功能。
[0037]本發(fā)明具有以下有益效果:
1.通過使用本總線控制器，可設(shè)計具備基于ARINC659容錯總線架構(gòu)的計算機，或其他電子系統(tǒng)；
2.可移植到不同的平臺，特別是各種可滿足空間抗輻特性的平臺，如高可靠性等級的反熔絲FPGA、SOC芯片等，滿足星載計算機或其他星載電子系統(tǒng)的設(shè)計和使用要求。
[0038]以上公開的本發(fā)明優(yōu)選實施例只是用于幫助闡述本發(fā)明。優(yōu)選實施例并沒有詳盡敘述所有的細節(jié)，也不限制該發(fā)明僅為所述的【具體實施方式】。顯然，根據(jù)本說明書的內(nèi)容，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本發(fā)明的原理和實際應(yīng)用，從而使所屬【技術(shù)領(lǐng)域】技術(shù)人員能很好地理解和利用本發(fā)明。本發(fā)明僅受權(quán)利要求書及其全部范圍和等效物的限制。
【權(quán)利要求】
1.一種標準總線控制器，其特征在于，包括指令接口、總線輸出接口、總線輸入接口、數(shù)據(jù)接口、接點配置和使能接口、配置寄存器接口、時鐘輸入接口，與所述指令接口、總線輸出接口、總線輸入接口、數(shù)據(jù)接口、節(jié)點配置和使能接口、配置寄存器接口、時鐘輸入接口對應(yīng)連接的IFU模塊、TXU模塊、RXU模塊、LSU模塊、CTU模塊、REG模塊、CKU模塊； 所述指令接口控制所述IFU模塊讀取指令，所述LSU模塊通過所述數(shù)據(jù)接口接收數(shù)據(jù)，所述TXU模塊按IFU傳遞來的所述指令將所述LSU模塊傳遞來的數(shù)據(jù)組成幀并通過所述總線輸出接口發(fā)送到總線上； 所述RXU用于通過所述總線輸入接口接收所述總線上的數(shù)據(jù)，所述CTU模塊通過所述節(jié)點配置和使能接口獲取配置信息和使能信號并監(jiān)控節(jié)點的當(dāng)前工作狀態(tài)，所述配置寄存器接口通過讀寫所述REG模塊中的寄存器的方式，對當(dāng)前節(jié)點的總線控制器進行操作并可對節(jié)點的當(dāng)前狀態(tài)進行查詢，所述CKU模塊通過所述時鐘輸入接口接收已基準時鐘信號經(jīng)過分頻處理，產(chǎn)生一個總線時鐘。
2.如權(quán)利要求1所述的標準總線控制器，其特征在于，所述的RXU模塊，接收總線上發(fā)來的數(shù)據(jù)，解碼后比對數(shù)據(jù)的有效性，若滿足協(xié)議規(guī)定的有效性，則將數(shù)據(jù)傳給LSU模塊；當(dāng)節(jié)點發(fā)送數(shù)據(jù)時，RXU模塊同時監(jiān)視TXU模塊發(fā)出的數(shù)據(jù)，出現(xiàn)發(fā)送錯誤，RXU模塊將禁止TXU模塊繼續(xù)發(fā)送；當(dāng)總線運行到同步窗口時，RXU模塊會根據(jù)收到的同步信息通知TXU模塊調(diào)整時鐘，以達到與總線上其他節(jié)點的同步。
3.如權(quán)利要求1所述的標準總線控制器，其特征在于，所述總線輸入接口具有16個輸入信號，所述總線輸出接口具有6個輸出接口 ； 當(dāng)前總線控制器為接收節(jié)點時，內(nèi)部的RXU模塊通過這12個輸入信號接收總線數(shù)據(jù)； 當(dāng)前總線控制器為發(fā)送節(jié)點時，內(nèi)部的TXU模塊通過這6個輸出信號向總線上發(fā)送數(shù)據(jù)。
4.如權(quán)利要求1所述的標準總線控制器，其特征在于，所述節(jié)點的狀態(tài)包括同步狀態(tài)、失同步狀態(tài)、進入同步狀態(tài)、調(diào)試狀態(tài)。
5.如權(quán)利要求1所述的標準總線控制器，其特征在于，所述的LSU模塊，在數(shù)據(jù)窗口中:當(dāng)前節(jié)點為發(fā)送節(jié)點時，LSU模塊將按IFU發(fā)來的指令從數(shù)據(jù)接口讀取數(shù)據(jù)并傳遞給TXU，此時LSU還會判斷當(dāng)前的數(shù)據(jù)是否已更新，并據(jù)此決定是否將數(shù)據(jù)傳遞給TXU發(fā)送；當(dāng)前節(jié)點為接收節(jié)點時，將RXU傳遞來的接收數(shù)據(jù)按IFU發(fā)來的指令通過數(shù)據(jù)接口存入相應(yīng)地址中。
6.如權(quán)利要求1所述的標準總線控制器，其特征在于，外部輸入的120MHz基準時鐘信號經(jīng)過分頻處理，產(chǎn)生一個30MHz的時鐘作為總線時鐘；CKU模塊會將總線時鐘和基準時鐘一起輸出給其他工作模塊，CKU模塊會根據(jù)當(dāng)前節(jié)點的工作狀態(tài)調(diào)整時鐘的輸出:在進入同步狀態(tài)時，通過向30MHz的總線時鐘內(nèi)插入120MHz基準時鐘周期長度的低電平來調(diào)整當(dāng)前節(jié)點時間，使當(dāng)前節(jié)點的時鐘上升沿與總線上的時鐘上升沿對齊，以達到節(jié)點時間與總線時間的同步。
7.如權(quán)利要求1所述的標準總線控制器，其特征在于，在所述的REG模塊中，主機可操作、查詢的寄存器包括:發(fā)送數(shù)據(jù)狀態(tài)寄存器、指令表常量寄存器、總線時間因子寄存器、調(diào)試寄存器、節(jié)點狀態(tài)與控制寄存器、中斷地址寄存器、中斷時間寄存器、長同步使能寄存器。
【文檔編號】G05B19/418GK103885421SQ201410114996
【公開日】2014年6月25日 申請日期:2014年3月26日 優(yōu)先權(quán)日:2014年3月26日
【發(fā)明者】關(guān)寧, 孫逸帆, 羅喚霖 申請人:上海航天電子通訊設(shè)備研究所