電壓調(diào)節(jié)器的制造方法
【專利摘要】本發(fā)明提供電壓調(diào)節(jié)器，其在輸出電壓中產(chǎn)生了過沖之后，能夠快速地將輸出電壓控制成規(guī)定的電壓。該電壓調(diào)節(jié)器具有：過沖檢測電路，其對以電壓調(diào)節(jié)器的輸出電壓為基礎(chǔ)的電壓進行檢測，輸出與輸出電壓的過沖量對應(yīng)的電流；以及I-V轉(zhuǎn)換電路，其根據(jù)由誤差放大器的輸出控制的電流和從過沖檢測電路流出的電流，對流過輸出晶體管的電流進行控制。
【專利說明】電壓調(diào)節(jié)器
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及電壓調(diào)節(jié)器的過沖改善。
【背景技術(shù)】
[0002]圖3示出以往的電壓調(diào)節(jié)器的電路圖。以往的電壓調(diào)節(jié)器由誤差放大器110、PM0S晶體管120,201, NMOS晶體管202、電阻211、212、213、214、電容231、232、電源端子100、接地端子101、基準電壓端子102以及輸出端子103構(gòu)成。
[0003]通過誤差放大器110對PMOS晶體管120的柵極進行控制，從輸出端子103輸出輸出電壓Vout。輸出電壓Vout是對用基準電壓端子102的電壓除以電阻212與電阻213的合計電阻值之后的值乘以電阻211、電阻212以及電阻213的合計電阻值而得到的值。為了減小輸出電壓Vout的過沖，設(shè)置了 PMOS晶體管201、NM0S晶體管202以及電阻214。在產(chǎn)生過沖時，NMOS晶體管202導(dǎo)通，在電阻214中流過電流。并且，在電阻214上產(chǎn)生電壓且PMOS晶體管201導(dǎo)通。當PMOS晶體管201導(dǎo)通時，PMOS晶體管120的柵極被前置放大為電源電壓而截止，能夠防止過沖的上升(例如，參考專利文獻I)。
[0004]專利文獻1:日本特開第2005-92693號公報
[0005]然而，在以往的電壓調(diào)節(jié)器中存在如下問題:從過沖產(chǎn)生且使PMOS晶體管120截止的狀態(tài)到控制成輸出規(guī)定的輸出電壓為止耗費時間。另外，還存在如下問題:在從過沖產(chǎn)生且使PMOS晶體管截止的狀態(tài)到控制成規(guī)定的輸出電壓的期間，輸出電流不足，從而輸出電壓降低。

【發(fā)明內(nèi)容】

[0006]本發(fā)明是鑒于上述問題而完成的，提供如下的電壓調(diào)節(jié)器:其能夠防止在輸出電壓中產(chǎn)生了過沖之后對輸出電壓的控制比較耗費時間的情況，并且防止由于輸出電流不足而導(dǎo)致輸出電壓降低的情況。
[0007]為了解決以往的問題，本發(fā)明的電壓調(diào)節(jié)器如下構(gòu)成。
[0008]一種電壓調(diào)節(jié)器，其具有誤差放大器和輸出晶體管，該電壓調(diào)節(jié)器具有過沖檢測電路，該過沖檢測電路對以所述電壓調(diào)節(jié)器的輸出電壓為基礎(chǔ)的電壓進行檢測，輸出與所述輸出電壓的過沖量對應(yīng)的電流，所述電壓調(diào)節(jié)器根據(jù)所述電流使流過所述輸出晶體管的電流減少。
[0009]通過本發(fā)明的電壓調(diào)節(jié)器，在輸出電壓中產(chǎn)生了過沖之后，能夠快速地將輸出電壓控制成規(guī)定的電壓。
【專利附圖】

【附圖說明】
[0010]圖1是本實施方式的電壓調(diào)節(jié)器的框圖。
[0011]圖2是本實施方式的電壓調(diào)節(jié)器的電路圖。
[0012]圖3是以往的電壓調(diào)節(jié)器的電路圖。[0013]圖4是示出本實施方式的電壓調(diào)節(jié)器的另一例子的電路圖。
[0014]標號說明:
[0015]110誤差放大器
[0016]130過沖檢測電路
[0017]135 1-V轉(zhuǎn)換電路
【具體實施方式】
[0018]下面，參照附圖對本實施方式進行說明。
[0019]【實施例】
[0020]圖1是本實施方式的電壓調(diào)節(jié)器的框圖。本實施方式的電壓調(diào)節(jié)器由誤差放大器110、PMOS晶體管120、電阻131、132、133、過沖檢測電路130、1-V轉(zhuǎn)換電路135、電源端子100、接地端子101、基準電壓端子102以及輸出端子103構(gòu)成。PMOS晶體管120作為輸出晶體管而工作。圖2是本實施方式的電壓調(diào)節(jié)器的電路圖。過沖檢測電路130由PMOS晶體管115、116、NMOS晶體管117構(gòu)成。1-V轉(zhuǎn)換電路135由PMOS晶體管111和NMOS晶體管112構(gòu)成。
[0021]接著，對本實施方式的電壓調(diào)節(jié)器的連接進行說明。關(guān)于誤差放大器110，其同相輸入端子與基準電壓端 子102連接，反向輸入端子連接在電阻131與電阻132的連接點處，該誤差放大器110的輸出端子與NMOS晶體管112的柵極連接。電阻131的另一個端子與輸出端子103和PMOS晶體管120的漏極連接。關(guān)于NMOS晶體管112，其漏極與PMOS晶體管111的柵極和漏極連接，源極與接地端子101連接。PMOS晶體管111的源極與電源端子100連接。關(guān)于PMOS晶體管120，其柵極與PMOS晶體管111的柵極連接，源極與電源端子100連接。關(guān)于PMOS晶體管115，其柵極與PMOS晶體管116的柵極和漏極連接，漏極與PMOS晶體管111的柵極連接，源極與電源端子100連接。PMOS晶體管116的源極與電源端子100連接。關(guān)于NMOS晶體管117，其柵極連接在電阻132與電阻133的連接點處，漏極與PMOS晶體管116的漏極連接，源極與接地端子101連接。電阻133的另一個端子與接地端子101連接。
[0022]對動作進行說明?；鶞孰妷憾俗?02與基準電壓電路連接并被輸入基準電壓Vref0
[0023]電阻131與電阻132、133對作為輸出端子103的電壓的輸出電壓Vout進行分壓，輸出分壓電壓Vfb。誤差放大器110對基準電壓Vref與分壓電壓Vfb進行比較，控制NMOS晶體管112的柵極電壓，以使輸出電壓Vout恒定。當輸出電壓Vout比目標值高時，分壓電壓Vfb比基準電壓Vref高，誤差放大器110的輸出信號(NM0S晶體管112的柵極電壓)降低。并且，使流過NMOS晶體管112的電流減少。PMOS晶體管111與PMOS晶體管120構(gòu)成電流鏡電路，當流過NMOS晶體管112的電流減少時流過PMOS晶體管120的電流也減少。由于輸出電壓Vout是通過流過PMOS晶體管120的電流與電阻131、132、133的積來設(shè)定的，因此當流過PMOS晶體管120的電流減少時輸出電壓Vout降低。
[0024]當輸出電壓Vout比目標值低時，分壓電壓Vfb比基準電壓Vref低，誤差放大器110的輸出信號(NM0S晶體管112的柵極電壓)變高。并且，使流過NMOS晶體管112的電流增加，使流過PMOS晶體管120的電流也增加。由于輸出電壓Vout是通過流過PMOS晶體管120的電流與電阻131、132、133的積來設(shè)定的，因此當流過PMOS晶體管120的電流增加時輸出電壓Vout變高。由此,輸出電壓Vout被控制為恒定。
[0025]通過這種動作，1-V轉(zhuǎn)換電路135根據(jù)由誤差放大器110的輸出控制的電流而對流過輸出晶體管120的電流進行控制。
[0026]考慮在輸出端子103上出現(xiàn)過沖，輸出電壓Vout瞬態(tài)地變大的情況。將利用電阻131、132和電阻133對輸出電壓Vout進行了分壓后的電壓設(shè)為Vo。當輸出電壓Vout瞬態(tài)地變大時，電壓Vo也變大，使NMOS晶體管117導(dǎo)通而流過電流。PMOS晶體管116與PMOS晶體管115構(gòu)成電流鏡電路，當在NMOS晶體管117中流過電流時在PMOS晶體管115中也流過電流。
[0027]雖然來自PMOS晶體管115的電流以流向NMOS晶體管112的方式工作，但是由于誤差放大器110的輸出不變，因此流入到NMOS晶體管112的電流量不變，來自PMOS晶體管115的電流無法流入。因此，PMOS晶體管111以減少從PMOS晶體管111流向NMOS晶體管112的電流的方式工作，使來自PMOS晶體管115的電流流入NMOS晶體管112。由于流過PMOS晶體管111的電流減少，因此流向PMOS晶體管120的電流也減少。由此，輸出電壓Vout被控制為不再上升，能夠阻止輸出電壓Vout的過沖的上升。
[0028]過沖產(chǎn)生后，當控制輸出電壓Vout使其降低時，流過NMOS晶體管117的電流也逐漸減少，PMOS晶體管115的電流也逐漸減少。并且，PMOS晶體管111的電流逐漸增加，回到平常的電流值，輸出電壓Vout被控制為恒定。在該控制期間，PMOS晶體管120以不截止而繼續(xù)控制輸出電壓Vout的方式工作。因此，輸出電壓Vout不會因輸出電流不足而降低，即使在剛消除過沖之后也能夠穩(wěn)定地進行控制。
[0029]通過這種動作，1-V轉(zhuǎn)換電路135根據(jù)來自過沖檢測電路130的電流而對流過輸出晶體管120的電流進行控制。
[0030]圖4是示出本實施方式的電壓調(diào)節(jié)器的另一例子的電路圖。過沖檢測電路130和1-V轉(zhuǎn)換電路135具有與圖2的電路不同的結(jié)構(gòu)。即，刪除了 PMOS晶體管115、116，增加了作為共源共柵晶體管的NMOS晶體管401。
[0031 ] 關(guān)于NMOS晶體管401，其源極與NMOS晶體管112的漏極和NMOS晶體管117的源極連接，柵極與被輸入共源共柵電壓Vcas的共源共柵電壓輸入端子402連接，漏極與PMOS晶體管111的漏極和柵極連接并且與PMOS晶體管120的柵極連接。其他的電路結(jié)構(gòu)與圖2所示的電路結(jié)構(gòu)相同，因此省略說明。
[0032]圖4的電壓調(diào)節(jié)器與圖2的電路相同，以如下方式工作:PM0S晶體管120的電流根據(jù)流過NMOS晶體管117的電流而減少。這里，設(shè)NMOS晶體管117與NMOS晶體管401為同一特性的晶體管而進行說明。
[0033]輸入到NMOS晶體管401的柵極的共源共柵電壓Vcas被設(shè)定為比輸出端子103的輸出電壓Vout為正常電壓時的電壓Vo高。因此，在輸出電壓Vout為正常電壓時，在NMOS晶體管117中不流過電流，因此PMOS晶體管120的電流受到NMOS晶體管112的電流的控制。
[0034]這里，當在輸出端子103的輸出電壓Vout中產(chǎn)生過沖時，電壓Vo也隨之變高。并且，由于共源共柵電壓Vcas與電壓Vo的關(guān)系，NMOS晶體管401的電流減少，NMOS晶體管117的電流增加。因此，由于電壓Vo變高，從而PMOS晶體管120的電流減少，因此輸出電壓Vout的過沖電壓降低。當電壓Vo降低時，PMOS晶體管120的電流成為由NMOS晶體管112的電流控制的平常狀態(tài)。并且，輸出電壓Vout穩(wěn)定在期望的電壓。
[0035]這里，共源共柵電壓Vcas是根據(jù)想要檢測出輸出電壓Vout的過沖時的電壓No而適當設(shè)定的。
[0036]在這樣構(gòu)成的圖4的電壓調(diào)節(jié)器中，由于可以不經(jīng)由電流鏡像電路而將NMOS晶體管117的電流傳遞給PMOS晶體管120，因此能夠更快地傳遞。因此，與圖2的電壓調(diào)節(jié)器相比，具有如下優(yōu)點:由于抑制過沖的速度變快，因此過沖電壓量減少。而且，還具有如下效果:由于晶體管的數(shù)量減少，因此能夠使電路實現(xiàn)小型化。
[0037]另外，雖然作為過沖檢測電路130的結(jié)構(gòu)，使用圖2和圖4進行了說明，但本發(fā)明并不限定于該結(jié)構(gòu)，只要是檢測過沖并輸出與過沖量對應(yīng)的電流的結(jié)構(gòu)，則可以是任何結(jié)構(gòu)。
[0038]綜上所述，本實施方式的電壓調(diào)節(jié)器能夠防止在輸出電壓中產(chǎn)生的過沖的上升，能夠在阻止了過沖上升之后使輸出電壓不降低而穩(wěn)定地進行控制。
【權(quán)利要求】
1.一種電壓調(diào)節(jié)器，其具有誤差放大器和輸出晶體管，該電壓調(diào)節(jié)器的特征在于， 該電壓調(diào)節(jié)器具有過沖檢測電路，該過沖檢測電路對以所述電壓調(diào)節(jié)器的輸出電壓為基礎(chǔ)的電壓進行檢測，輸出與所述輸出電壓的過沖量對應(yīng)的電流， 所述電壓調(diào)節(jié)器根據(jù)所述電流使流過所述輸出晶體管的電流減少。
2.根據(jù)權(quán)利要求1所述的電壓調(diào)節(jié)器，其特征在于， 所述電壓調(diào)節(jié)器具有ι-v轉(zhuǎn)換電路，該1-V轉(zhuǎn)換電路根據(jù)由所述誤差放大器的輸出控制的電流和從所述過沖檢測電路流出的電流，對流過所述輸出晶體管的電流進行控制。
3.根據(jù)權(quán)利要求2所述的電壓調(diào)節(jié)器，其特征在于， 所述1-V轉(zhuǎn)換電路具有第I晶體管，該第I晶體管由所述誤差放大器的輸出進行控制，所述1-V轉(zhuǎn)換電路根據(jù)流過所述第I晶體管的電流對流過所述輸出晶體管的電流進行控制。
4.根據(jù)權(quán)利要求3所述的電壓調(diào)節(jié)器，其特征在于， 所述1-V轉(zhuǎn)換電路具有第2晶體管，該第2晶體管與所述第I晶體管連接，使得以流過所述第I晶體管的電流或從所述過沖檢測電路流出的電流為基礎(chǔ)的電流流過所述輸出晶體管。
5.根據(jù)權(quán)利要求3所述的電壓調(diào)節(jié)器，其特征在于， 所述第I晶體管的柵極與所述誤差放大器的輸出連接，所述第I晶體管的漏極與所述輸出晶體管的柵極連接。
6.根據(jù)權(quán)利要求4所述的電壓調(diào)節(jié)器，其特征在于， 所述第2晶體管的柵極和漏極與所述輸出晶體管的柵極以及所述第I晶體管的漏極連接。
7.根據(jù)權(quán)利要求2至6中的任意一項所述的電壓調(diào)節(jié)器，其特征在于， 所述過沖檢測電路具有: 第3晶體管，其柵極被施加以輸出電壓為基礎(chǔ)的電壓；以及 電流鏡電路，其輸入端與所述第3晶體管的漏極連接，輸出端與所述1-V轉(zhuǎn)換電路連接。
8.根據(jù)權(quán)利要求4所述的電壓調(diào)節(jié)器，其特征在于， 所述1-V轉(zhuǎn)換電路在所述第I晶體管的漏極與所述第2晶體管的漏極之間具有共源共柵晶體管； 所述過沖檢測電路具有第3晶體管，該第3晶體管的柵極被施加以輸出電壓為基礎(chǔ)的電壓，該第3晶體管的源極與所述第I晶體管的漏極連接。
【文檔編號】G05F1/56GK104035465SQ201410072028
【公開日】2014年9月10日 申請日期:2014年2月28日 優(yōu)先權(quán)日:2013年3月6日
【發(fā)明者】宇都宮文靖 申請人:精工電子有限公司