具有壓差補(bǔ)償?shù)木€性恒流源電路的制作方法
【專利摘要】本實(shí)用新型公開了一種具有壓差補(bǔ)償?shù)木€性恒流源電路，該具有壓差補(bǔ)償?shù)木€性恒流源電路采用工作在線性區(qū)的NMOS管來代替現(xiàn)有技術(shù)中的電阻，同時(shí)利用一與輸出電流相關(guān)的電壓來控制NMOS管的柵極以抵消NMOS本身隨電流變化帶來的漏源電壓變化。本實(shí)用新型提供的具有壓差補(bǔ)償?shù)木€性恒流源電路具有很好的特性，能廣泛地應(yīng)用于各種場(chǎng)合。
【專利說明】具有壓差補(bǔ)償?shù)木€性恒流源電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體電路【技術(shù)領(lǐng)域】，特別涉及一種具有壓差補(bǔ)償?shù)木€性恒流源電路。
【背景技術(shù)】
[0002]LED具有節(jié)能、環(huán)保以及壽命長等優(yōu)點(diǎn)，在工業(yè)、商用和家用等各領(lǐng)域受到越來越多的關(guān)注和應(yīng)用。LED主要分為電壓驅(qū)動(dòng)和電流驅(qū)動(dòng)兩種方式。隨著技術(shù)的發(fā)展，恒流驅(qū)動(dòng)以其穩(wěn)定的電流以及優(yōu)異的動(dòng)態(tài)響應(yīng)越來越成為LED驅(qū)動(dòng)的首選。其中，恒流驅(qū)動(dòng)又可以分為線性恒流驅(qū)動(dòng)和開關(guān)恒流驅(qū)動(dòng)。對(duì)于中低功率場(chǎng)合，線性恒流驅(qū)動(dòng)方式因結(jié)構(gòu)簡單、響應(yīng)快、外部器件少等優(yōu)點(diǎn)，往往成為LED的主要驅(qū)動(dòng)方式。LED是屬于電流敏感型器件，所以高精度電流能夠精確控制LED的亮度。
[0003]傳統(tǒng)的線性電流源如圖1所示，該傳統(tǒng)的線性電流源100包括:
[0004]基準(zhǔn)電流源Iref、放大器2、第一電阻R1、第二電阻R2以及NMOS管N4 ;其中:
[0005]基準(zhǔn)電流源Iref的一端接輸入電壓VIN，另一端與第一電阻Rl的一端以及放大器2的正輸入端(+ )相連，第一電阻的另一端接地；放大器2的負(fù)輸入端(_)與第二電阻R2的一端以及NMOS管N4的源極相連，第二電阻R2的另一端接地；NM0S管N4的柵極與放大器2的輸出端相連，NMOS管N4的漏極作為輸出端與LED串相連，LED串的另一端接輸入電壓VIN0并且第一電阻Rl與第二電阻R2的阻值比為N:l。其工作原理如下:
[0006]基準(zhǔn)電流源Iref產(chǎn)生的電流流入電阻Rl產(chǎn)生電壓VI，電壓Vl輸入放大器2的正輸入端( + )，使得放大器2的負(fù)輸入端(-)的電壓V2與其正輸入端(+ )的電壓Vl相等，即V2=V1。由于第一電阻Rl與第二電阻R2的阻值比為N:l，所以1ut=N*Iref。
[0007]該線性電流源100可以通過調(diào)節(jié)Iref電流來實(shí)現(xiàn)對(duì)1ut電流的調(diào)節(jié)，并且電路結(jié)構(gòu)簡單。但是該電路結(jié)構(gòu)存在如下缺點(diǎn):
[0008]隨著工藝的發(fā)展以及對(duì)板級(jí)電路簡化的要求，對(duì)芯片的集成度要求越來越高，所以第一電阻R1、第二電阻R2以及NMOS管N4等器件都集成在芯片內(nèi)，即第一電阻Rl以及第二電阻R2為片上電阻。但是片上電阻的可承受電流密度能力小，不適合流過較大的電流，并且會(huì)浪費(fèi)很大的片上面積。
[0009]為了解決上述片上電阻承受電流能力受限的問題，提出用承受電流能力較強(qiáng)的NMOS管來代替片上電阻，具體的電路結(jié)構(gòu)圖如圖2所示。該線性電流源200采用工作在線性區(qū)的第二 NMOS管N2來代替圖1中的第二電阻R2，由于第二 NMOS管N2工作在線性區(qū)，其等效為一個(gè)電阻。同時(shí)為了具有較佳的匹配特性，采用了 NMOS管比例鏡像的方法，用第一NMOS管NI來代替圖1中的第一電阻Rl ;其中，第一 NMOS管NI和第二 NMOS管N2是相同類型的NMOS管，他們之間的寬長比的比例是1:N，所以當(dāng)流過第一 NMOS管NI的電流是Iref時(shí)，流過第二 NMOS管N2的電流是流過第一 NMOS管NI的電流的N倍，1ut=N*Iref。該線性電流源200也是通過調(diào)節(jié)Iref電流來調(diào)節(jié)輸出電流1ut的。
[0010]但是，上述圖1和圖2給出的線性電流源還存在另外一個(gè)問題，即當(dāng)調(diào)節(jié)Iref時(shí)，Vl會(huì)產(chǎn)生較大的變化，V2也會(huì)跟著產(chǎn)生變動(dòng)，從而影響輸出端(即NMOS管N4的漏極)到地的最小工作電壓，并進(jìn)一步影響LED串上的電壓，從而可能使得LED串上的電流發(fā)生變化。
[0011]因此，有必要對(duì)現(xiàn)有的線性電流源進(jìn)行改進(jìn)。
實(shí)用新型內(nèi)容
[0012]本實(shí)用新型的一目的在于提供一種具有壓差補(bǔ)償?shù)木€性恒流源電路，以提高線性恒流源的性能。
[0013]為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種具有壓差補(bǔ)償?shù)木€性恒流源電路，包括:第一放大器、第一 NMOS管、第一電阻、第一 PMOS管、第二 PMOS管、第二 NMOS管、第三PMOS管、第二電阻、偏置電流源、第二放大器、第四NMOS管以及第三NMOS管；所述第一放大器以及所述第二放大器均具有正輸入端、負(fù)輸入端以及輸出端；其中:
[0014]所述第一放大器的正輸入端輸入一恒定電壓，其輸出端與第一 NMOS管的柵極相連，其負(fù)輸入端與第一 NMOS管的源極相連；
[0015]所述第一 NMOS管的漏極與所述第一 PMOS管的漏極相連；
[0016]所述第一 PMOS管的漏極與其柵極相連，且所述第一 PMOS管的柵極與所述第二PMOS管的柵極以及所述第三PMOS管的柵極相連，所述第一 PMOS管的源極、所述第二 PMOS管的源極以及所述第三PMOS管的源極均接一供電電壓；
[0017]所述第三PMOS管的漏極同時(shí)與所述第二電阻的一端、所述偏置電流源的一端、所述第二 NMOS管的柵極以及所述第三NMOS管的柵極相連；所述第二電阻的另一端與所述第一電阻的一端相連，且接地；所述第一電阻的另一端與所述第一 NMOS管的源極相連；所述偏置電流源的另一端接供電電壓；
[0018]所述第二 PMOS管的漏極與所述第二放大器的正輸入端以及所述第二 NMOS管的漏極相連，所述第二 NMOS管的源極接地；
[0019]所述第二放大器的負(fù)輸入端與所述第三NMOS管的漏極以及第四NMOS管的源極相連，所述第三NMOS管的源極接地；所述第四NMOS管的柵極與所述第二放大器的輸出端相連，其漏極作為電流輸出端。
[0020]其中，所述恒定電壓為一帶隙基準(zhǔn)源的基準(zhǔn)輸出電壓。
[0021]較佳地，所述第二 NMOS管以及所述第三NMOS管均工作在線性區(qū)。
[0022]較佳地，所述第一 PMOS管的寬長比與所述第二 PMOS管的寬長比的比值為1:n，其中，η為大于等于I的自然數(shù)。
[0023]較佳地，所述第一 PMOS管的寬長比與所述第三PMOS管的寬長比的比值為1:h，其中，h為大于等于I的自然數(shù)。
[0024]較佳地，所述第二 NMOS管的寬長比與所述第三NMOS管的寬長比的比值為1:m，其中，m為大于等于I的自然數(shù)。
[0025]較佳地，所述偏置電流源流過的電流與所述第二 NMOS管的閾值電壓的關(guān)系為:
[0026]VTH= Ibias X R3
[0027]其中，VTH為第二 NMOS管的閾值電壓，Ibias為偏置電流源流過的電流，R3為第三電阻的阻值。
[0028]較佳地，所述第四NMOS管的寬長比與所述第三NMOS管的寬長比的比例大于IO:1。[0029]較佳地，所述第一電阻為片上電阻或片外電阻。
[0030]本實(shí)用新型由于采用以上技術(shù)方案，使之與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點(diǎn)和積極效果:
[0031]I)本實(shí)用新型提供的具有壓差補(bǔ)償?shù)木€性恒流源電路利用一 NMOS管(在具體實(shí)施例中具體為第三NMOS管N3)來代替現(xiàn)有技術(shù)中的電阻(圖1中的第三電阻R3)，從而可以很方便地在片上實(shí)現(xiàn)，也節(jié)省了片上面積；
[0032]2)采用與輸出電流相關(guān)的電壓來控制第三NMOS管的柵極，以調(diào)整第三NMOS管的導(dǎo)通電阻，從而達(dá)到第三NMOS管不隨電流變化而帶來漏源極電壓的壓降變化，即保持Vdl和Vd2電壓穩(wěn)定。
【專利附圖】

【附圖說明】
[0033]圖1為一傳統(tǒng)的線性電流源的電路結(jié)構(gòu)圖；
[0034]圖2為另一傳統(tǒng)的線性電流源的電路結(jié)構(gòu)圖；
[0035]圖3為本實(shí)用新型一實(shí)施例提供的具有壓差補(bǔ)償?shù)木€性恒流源電路的電路結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0036]以下結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型提出的具有壓差補(bǔ)償?shù)木€性恒流源電路作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本實(shí)用新型的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比率，僅用于方便、明晰地輔助說明本實(shí)用新型實(shí)施例的目的。
[0037]請(qǐng)參閱圖3，圖3為本實(shí)用新型一實(shí)施例提供的具有壓差補(bǔ)償?shù)木€性恒流源電路的電路結(jié)構(gòu)圖，如圖3所示，本實(shí)用新型提供的具有壓差補(bǔ)償?shù)木€性恒流源電路300包括:第一放大器1、第一 NMOS管N1、第一電阻R1、第一 PMOS管P1、第二 PMOS管P2、第二 NMOS管N2、第三PMOS管P3、第二電阻R2、偏置電流源Ibias、第二放大器2、第四NMOS管N4以及第
三NMOS管N3;第一放大器I以及第二放大器2均具有正輸入端(+ )、負(fù)輸入端(_)以及輸出端；其中:
[0038]第一放大器I的正輸入端(+ )輸入一恒定電壓，在該實(shí)施例中，具體為輸入一帶隙基準(zhǔn)源301的基準(zhǔn)輸出電壓Vref ;其輸出端與第一 NMOS管NI的柵極相連，其負(fù)輸入端(-)與第一 NMOS管NI的源極相連；
[0039]第一 NMOS管NI的漏極與第一 PMOS管Pl的漏極相連；
[0040]第一 PMOS管Pl的漏極與其柵極相連，且第一 PMOS管Pl的柵極與第二 PMOS管Pl的柵極以及第三PMOS管P3的柵極相連，第一 PMOS管Pl的源極、第二 PMOS管P2的源極以及第三PMOS管P3的源極均接一供電電壓VDD ；
[0041]第三PMOS管P3的漏極同時(shí)與第二電阻R2的一端、偏置電流源Ibias的一端、第
二NMOS管N2的柵極以及第三NMOS管N3的柵極相連；第二電阻R2的另一端與第一電阻Rl的一端相連，且接地；第一電阻Rl的另一端與第一 NMOS管NI的源極相連；偏置電流源Ibias的另一端接供電電壓VDD ；
[0042]第二 PMOS管P2的漏極與第二放大器2的正輸入端(+ )以及第二 NMOS管N2的漏極相連，第二 NMOS管N2的源極接地；
[0043]第二放大器2的負(fù)輸入端(_)與第三NMOS管N3的漏極以及第四NMOS管N4的源極相連，第三NMOS管N3的源極接地；第四NMOS管N4的柵極與第二放大器2的輸出端相連，其漏極作為電流輸出端。當(dāng)本實(shí)用新型實(shí)施例提供的具有壓差補(bǔ)償?shù)木€性恒流源電路300應(yīng)用到LED領(lǐng)域時(shí)，該電流輸出端即接LED串，且LED串的另一端接輸入電壓VIN。
[0044]其中，第二NMOS管N2以及第三NMOS管N3均工作在線性區(qū)，從而可以等效為電阻，并且可方便地在片上實(shí)現(xiàn)，并可節(jié)省片上面積。
[0045]第一 PMOS管Pl的寬長比與第二 PMOS管P2的寬長比的比值為1:n，其中，η為大于等于I的自然數(shù)。
[0046]第一 PMOS管Pl的寬長比與第三PMOS管Ρ3的寬長比的比值為1:h，其中，h為大于等于I的自然數(shù)。
[0047]第二 NMOS管N2的寬長比與第三NMOS管N3的寬長比的比值為1:m，其中，m為大于等于I的自然數(shù)。
[0048]并且，偏置電流源Ibias流過的電流與述第二 NMOS管N2的閾值電壓的關(guān)系為:
[0049]VTH= Ibias X R3
[0050]其中，VTH為第二 NMOS管N2的閾值電壓，Ibias為偏置電流源流過的電流，R3為第三電阻的阻值。
[0051]第四NMOS管N4的寬長比與第三NMOS管N3的寬長比的比例大于10:1 ;由于工作在線性區(qū)的NMOS管可等效為一個(gè)電阻，且其等效阻值為:Ron=I / (K* (VGS-VTH))，其中K=3*W/L，β為工藝常數(shù)，W/L是NMOS的寬長比，VGS為NMOS的柵源電壓，VTH為NMOS的閾值電壓；因而，由于第四NMOS管N4的寬長比與第三NMOS管N3的寬長比的比例大于10:1，使得第四NMOS管N4的等效電阻遠(yuǎn)小于第三NMOS管N3的等效電阻，從而使得在電流改變量相同時(shí)，第四NMOS管N4的漏源極之間的電壓的波動(dòng)遠(yuǎn)小于第三NMOS管N3的漏源極之間的電壓的波動(dòng)。
[0052]第一電阻Rl可為片上電阻或片外電阻；如果是片外電阻的話，可以由用戶來設(shè)置第一電阻Rl的大小以決定最后輸出電流的大小；第一電阻Rl如果是片內(nèi)電阻，可以對(duì)其進(jìn)行微調(diào)來決定輸出電流大小。另外，第一電阻Rl的溫度特性也可以根據(jù)需要來決定。
[0053]在本實(shí)用新型的一個(gè)實(shí)施例中，恒定電壓為帶隙基準(zhǔn)源301的基準(zhǔn)輸出電壓Vref，然而應(yīng)該認(rèn)識(shí)到，本實(shí)用新型并不以此為限，只要是恒定的電壓或電壓產(chǎn)生電路均可作為第一放大器I的正輸入端(+ )輸入。
[0054]本實(shí)用新型提供的具有壓差補(bǔ)償?shù)木€性恒流源電路的工作原理為:
[0055]首先由帶隙基準(zhǔn)源301產(chǎn)生基準(zhǔn)電壓Vref，經(jīng)過第一放大器I和第一 NMOS管NI組成的負(fù)反饋電路，使得第一電阻Rl上的壓降也是Vref。所以流過第一電阻Rl的電流等于Vref/Rl，并且流過第一 NMOS管NI和第一 PMOS管Pl的電流也是Vref/Rl。
[0056]得到基準(zhǔn)電流Vref/Rl后，由第一 PMOS管Pl和第二 PMOS管P2組成的電流鏡把Vref/Rl從第一 PMOS管Pl鏡向到第二 PMOS管P2，其中第二 PMOS管P2的寬長比大小是第一 PMOS管Pl的η倍，所以流過第二 PMOS管Ρ2的電流變成了 n* Vref/Rl。
[0057]第二 NMOS管N2和第三NMOS管N3是工作在線性區(qū)的NMOS管，其漏源極表現(xiàn)出電阻特性，電阻值大小由柵源極電壓控制，NMOS管等效電阻的計(jì)算公式是R(NMOS)=I/(K* (VGS-VTH))，其中，VGS代表柵源極之間的電壓，VTH是NMOS的閾值電壓，R(NMOS)代表NMOS的等效電阻的阻值，K= P*W/L，β是工藝常數(shù)，W/L是NMOS的寬長比。
[0058]第二 NMOS管N2和第三NMOS管N3的柵極電壓是由流過第三PMOS管P3的電流、偏置電流Ibias和第二電阻R2共同決定的；第一 PMOS管Pl和第三PMOS管P3也組成電流鏡，把第一 PMOS管Pl流過的電流Vref/Rl從第一 PMOS管Pl鏡向到第三PMOS管P3，流過第三PMOS管P3的電流為:I3=h* Vref /R1，其中第一 PMOS管Pl和第三PMOS管P3的寬長比是l:h。所以第三NMOS管N3的柵極電壓VG= h*( Vref /Rl)* R2+Ibias* R2。由于第二 NMOS管N2和第三NMOS管N3的柵極接在一起，因此，第二 NMOS管N2的柵極電壓也為VG0從而，當(dāng)Rl減小時(shí)，13增大，VG也增大。
[0059]由于第二 NMOS管N2工作在線性區(qū)，其等效電阻為:
[0060]Ron2=l/(K*(VGS-VTH))，其中 VGS 是第二 NMOS 管 N2 的柵源極電壓，VTH 是第二NMOS管N2的閾值電壓。
[0061]根據(jù)對(duì)應(yīng)的工藝得到的VTH的值，設(shè)定Ibias電流，使得:
[0062]Ibias* R2=VTH」
[0063]則:Ron2=l/(K*(h*Il*R2+Ibias*R2_VTH))=1/(K*h*I1*R2)；
[0064]流過第二 NMOS管N2的電流是13，即η*Ι1，第二 NMOS管N2漏源極的電壓為:
[0065]Vdl=I3*Ron2=n*Il/(K*h*Il*R2)=n/(K*h*R2)
[0066]從上述第二 NMOS管N2漏源極的電壓的計(jì)算公式可以看出第二 NMOS管N2上的壓降只跟R2、第二 NMOS管N2的寬長比W/L以及第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3電流鏡的比例n、h相關(guān)，而與設(shè)定輸出電流1ut的第一電阻Rl以及基準(zhǔn)電壓Vref都沒有關(guān)系。這就保證了 Vdl不隨設(shè)置電流的變化而變化。
[0067]由于第二 NMOS管N2漏源極的電壓Vdl與第三NMOS管N3漏源極的電壓Vd2分別接在第二放大器2的正輸入端(+ )和負(fù)輸入端(-)，因而Vd2= Vdl。因?yàn)榈谌齆MOS管N3的寬長比W/L是第二 NMOS管N2的m倍，所以當(dāng)Vd2= Vdl的時(shí)候，流過第三NMOS管N3的電流是流過第二 NMOS管N2的電流的m倍。
[0068]由于流過第四NMOS管N4的電流等于流過第三NMOS管N3的電流，也就是輸出電流lout,因而輸出電流1ut=I4=m*I3=m*n*Il=m*n*Vref/Rl,所以輸出電流同樣可以由第一電阻Rl來設(shè)定。
[0069]并且，由于Vd2= Vdl，因而Vd2也不隨設(shè)置電流的變化而變化。又由于第四NMOS管N4的寬長比與第三NMOS管N3的寬長比的比例大于10:1，使得第四NMOS管N4的等效電阻遠(yuǎn)小于第三NMOS管N3的等效電阻，從而使得在電流改變量相同時(shí)，第四NMOS管N4的漏源極之間的電壓的波動(dòng)遠(yuǎn)小于第三NMOS管N3的漏源極之間的電壓的波動(dòng)。因而，本實(shí)用新型實(shí)施例提供的具有壓差補(bǔ)償?shù)木€性恒流源電路，其輸出端(即第四NMOS管N4的漏極)的電壓基本上可視為不隨輸出電流的變化而改變，從而其可以廣泛地應(yīng)用到各種場(chǎng)合。本實(shí)用新型實(shí)施例提供的具有壓差補(bǔ)償?shù)木€性恒流源電路在不同的電流情況下，Vdl均是固定的，即當(dāng)輸出不同的電流時(shí)，最小輸出電壓降都是vdl，所以恒流源有很好的特性。
[0070]上述實(shí)施例僅是為了方便說明而舉例，本實(shí)用新型所主張的權(quán)利范圍應(yīng)以申請(qǐng)專利范圍所述為準(zhǔn)，而非僅限于所述實(shí)施例。
[0071]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)實(shí)用新型進(jìn)行各種改動(dòng)和變型而不脫離本實(shí)用新型的精神和范圍。這樣，倘若本實(shí)用新型的這些修改和變型屬于本實(shí)用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實(shí)用新型也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種具有壓差補(bǔ)償?shù)木€性恒流源電路，其特征在于，包括:第一放大器、第一 NMOS管、第一電阻、第一 PMOS管、第二 PMOS管、第二 NMOS管、第三PMOS管、第二電阻、偏置電流源、第二放大器、第四NMOS管以及第三NMOS管；所述第一放大器以及所述第二放大器均具有正輸入端、負(fù)輸入端以及輸出端；其中: 所述第一放大器的正輸入端輸入一;!'亙定電壓，其輸出端與第一 NMOS管的柵極相連,其負(fù)輸入端與第一 NMOS管的源極相連； 所述第一 NMOS管的漏極與所述第一 PMOS管的漏極相連； 所述第一 PMOS管的漏極與其柵極相連，且所述第一 PMOS管的柵極與所述第二 PMOS管的柵極以及所述第三PMOS管的柵極相連，所述第一 PMOS管的源極、所述第二 PMOS管的源極以及所述第三PMOS管的源極均接一供電電壓； 所述第三PMOS管的漏極同時(shí)與所述第二電阻的一端、所述偏置電流源的一端、所述第二 NMOS管的柵極以及所述第三NMOS管的柵極相連；所述第二電阻的另一端與所述第一電阻的一端相連，且接地；所述第一電阻的另一端與所述第一 NMOS管的源極相連；所述偏置電流源的另一端接供電電壓； 所述第二 PMOS管的漏極與所述第二放大器的正輸入端以及所述第二 NMOS管的漏極相連，所述第二 NMOS管的源極接地； 所述第二放大器的負(fù)輸入端與所述第三NMOS管的漏極以及第四NMOS管的源極相連，所述第三NMOS管的源極接地；所述第四NMOS管的柵極與所述第二放大器的輸出端相連，其漏極作為電流輸出端。
2.如權(quán)利要求1所述的具有壓差補(bǔ)償?shù)木€性恒流源電路，其特征在于，所述恒定電壓為一帶隙基準(zhǔn)源的基準(zhǔn)輸出電`壓。
3.如權(quán)利要求1所述的具有壓差補(bǔ)償?shù)木€性恒流源電路，其特征在于，所述第二NMOS管以及所述第三NMOS管均工作在線性區(qū)。
4.如權(quán)利要求1或2或3所述的具有壓差補(bǔ)償?shù)木€性恒流源電路，其特征在于，所述第一 PMOS管的寬長比與所述第二 PMOS管的寬長比的比值為1:n，其中，η為大于等于I的自然數(shù)。
5.如權(quán)利要求1或2或3所述的具有壓差補(bǔ)償?shù)木€性恒流源電路，其特征在于，所述第一PMOS管的寬長比與所述第三PMOS管的寬長比的比值為1:h，其中，h為大于等于I的自然數(shù)。
6.如權(quán)利要求1或2或3所述的具有壓差補(bǔ)償?shù)木€性恒流源電路，其特征在于，所述第二NMOS管的寬長比與所述第三NMOS管的寬長比的比值為1:m，其中，m為大于等于I的自然數(shù)。
7.如權(quán)利要求3所述的具有壓差補(bǔ)償?shù)木€性恒流源電路，其特征在于，所述偏置電流源流過的電流與所述第二 NMOS管的閾值電壓的關(guān)系為: VTH= IbiasXR3 其中，VTH為第二 NMOS管的閾值電壓，Ibias為偏置電流源流過的電流，R3為第三電阻的阻值。
8.如權(quán)利要求3所述的具有壓差補(bǔ)償?shù)木€性恒流源電路，其特征在于，所述第四NMOS管的寬長比與所述第三NMOS管的寬長比的比例大于10:1。
9.如權(quán)利要求1所述的具有壓差補(bǔ)償?shù)木€性恒流源電路，其特征在于，所述第一電阻為片上電阻或片外電阻。
【文檔編號(hào)】G05F1/56GK203465628SQ201320532393
【公開日】2014年3月5日 申請(qǐng)日期:2013年8月29日 優(yōu)先權(quán)日:2013年8月29日
【發(fā)明者】張子秋 申請(qǐng)人:上海芯芒半導(dǎo)體有限公司