一種具有電流補(bǔ)償?shù)膸痘鶞?zhǔn)電路的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種具有電流補(bǔ)償?shù)膸痘鶞?zhǔn)電路，包括帶隙基準(zhǔn)核心電路、補(bǔ)償電流產(chǎn)生電路和啟動(dòng)電路。該基準(zhǔn)電路在傳統(tǒng)一階溫度補(bǔ)償帶隙基準(zhǔn)的基礎(chǔ)之上，由補(bǔ)償電流產(chǎn)生電路產(chǎn)生一個(gè)與一階溫度補(bǔ)償輸出電壓曲線(xiàn)互補(bǔ)的電流，并通過(guò)電阻R7將該電流轉(zhuǎn)換成電壓，并與帶隙基準(zhǔn)核心電路產(chǎn)生的電壓疊加求和，產(chǎn)生一個(gè)高精度的輸出電壓。該電路不需要特殊的工藝，僅通過(guò)增加少量MOS管和電阻就能實(shí)現(xiàn)高階補(bǔ)償，具有直觀簡(jiǎn)單、易于理解、容易實(shí)現(xiàn)的優(yōu)點(diǎn)。
【專(zhuān)利說(shuō)明】—種具有電流補(bǔ)償?shù)膸痘鶞?zhǔn)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種帶隙基準(zhǔn)電路，屬于模擬集成電路領(lǐng)域，具體涉及一種具有電流補(bǔ)償?shù)膸痘鶞?zhǔn)電路。
【背景技術(shù)】
[0002]隨著集成電路的快速發(fā)展，帶隙基準(zhǔn)以其良好的溫度穩(wěn)定性而被廣泛應(yīng)用在模擬、數(shù)字以及數(shù)?；旌舷到y(tǒng)中，其性能好壞會(huì)直接影響系統(tǒng)的整體性能，尤其是在高精度的ADC和DAC中。近些年來(lái)，數(shù)據(jù)轉(zhuǎn)換的精度不斷提高，而傳統(tǒng)一階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)源精度最高只能達(dá)到IOppm以上，很難滿(mǎn)足高精度電路的設(shè)計(jì)要求，為了得到精度更高的基準(zhǔn)電壓，必須對(duì)其進(jìn)行高階溫度補(bǔ)償。
[0003]國(guó)內(nèi)外已經(jīng)提出很多高階溫度補(bǔ)償?shù)姆椒?，歸結(jié)起來(lái)有以下幾類(lèi):VBE線(xiàn)性化方法、指數(shù)溫度補(bǔ)償、分段線(xiàn)性補(bǔ)償、電阻比率法。VBE線(xiàn)性化方法利用兩個(gè)VBE疊加產(chǎn)生一個(gè)非線(xiàn)性電壓分量VNL=VTln (Τ/Τ0)，再用這個(gè)分量乘以某個(gè)系數(shù)后帶入VBE來(lái)抵消其中的非線(xiàn)性項(xiàng)，其缺點(diǎn)是電阻比值的變化對(duì)整個(gè)電路的影響非常大，所以對(duì)于電阻比值的精度要求是相當(dāng)高的；指數(shù)溫度補(bǔ)償利用Bipolar的電流增益β隨溫度呈指數(shù)型變化的規(guī)律對(duì)基準(zhǔn)電壓做溫度補(bǔ)償，缺點(diǎn)是由于該電路采用晶體管的工藝參數(shù)β來(lái)進(jìn)行曲率校正，而實(shí)際中β變化范圍很大，這使得補(bǔ)償效果大大弱化；分段線(xiàn)性補(bǔ)償將整個(gè)溫度范圍分成若干段，在每個(gè)小段內(nèi)，基準(zhǔn)電壓隨溫度的偏移量將大大減小，分出的段數(shù)越多，偏移量越小，從而有效的提高整個(gè)溫度范圍內(nèi)的電壓精度，其缺點(diǎn)是補(bǔ)償電路結(jié)構(gòu)復(fù)雜，使芯片的面積變大、功耗增加；電阻比率法是利用兩種具有不同溫度系數(shù)的電阻做二次溫度補(bǔ)償，其缺點(diǎn)是對(duì)工藝穩(wěn)定性和一致性要求較高。

【發(fā)明內(nèi)容】

[0004]為了解決上述問(wèn)題，本發(fā)明提供了一種具有電流補(bǔ)償?shù)膸痘鶞?zhǔn)電路，克服VBE線(xiàn)性化方法、指數(shù)溫度補(bǔ)償、分段線(xiàn)性補(bǔ)償、電阻比率法對(duì)工藝要求高、電路結(jié)構(gòu)復(fù)雜等缺點(diǎn)。補(bǔ)償電路僅用到MOS管和電阻，而且電阻不需要絕對(duì)精確，只需要保證它們的比例精確即可，是一種直觀簡(jiǎn)單、易于理解、容易實(shí)現(xiàn)的電流補(bǔ)償方法。
[0005]本發(fā)明提供的具有電流補(bǔ)償?shù)膸痘鶞?zhǔn)電路包括帶隙基準(zhǔn)核心電路1，補(bǔ)償電流產(chǎn)生電路2和啟動(dòng)電路3，其中，
[0006]帶隙基準(zhǔn)核心電路1:用于產(chǎn)生一階補(bǔ)償?shù)幕鶞?zhǔn)電壓；
[0007]補(bǔ)償電流產(chǎn)生電路2:用于產(chǎn)生所述帶隙基準(zhǔn)核心電路2補(bǔ)償電流，在低溫段和高溫段電流值較大，在中間溫度區(qū)域電流值較低。
[0008]啟動(dòng)電路3:上電時(shí)，用于產(chǎn)生所述帶隙基準(zhǔn)核心電路2的啟動(dòng)電流，避免電路在上電后進(jìn)入簡(jiǎn)并偏置點(diǎn)，當(dāng)啟動(dòng)完成后，關(guān)斷啟動(dòng)電流，從而降低電路功耗。
[0009]本發(fā)明所提供的帶隙基準(zhǔn)電路具有以下有益效果:
[0010]1、補(bǔ)償電路僅用到MOS管和電阻，而且電阻不需要絕對(duì)精確，只需要保證它們的比例精確即可，對(duì)工藝穩(wěn)定性要求低。
[0011]2、電壓疊加僅通過(guò)一個(gè)電阻就可以實(shí)現(xiàn)，不需要額外的電流鏡，而且該電阻取自原有一階補(bǔ)償基準(zhǔn)電路輸出電阻的一部分，整個(gè)電路使用同一類(lèi)型電阻，減少掩模板數(shù)量，最大程度節(jié)約設(shè)計(jì)成本。
[0012]3、整個(gè)基準(zhǔn)電路溫度系數(shù)低至2ppm，低頻電源電壓抑制比可達(dá)88dB。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0013]圖1是一階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)的電路結(jié)構(gòu)圖；
[0014]圖2是補(bǔ)償電流產(chǎn)生電路的原理圖；
[0015]圖3是本發(fā)明提出的具有電流補(bǔ)償?shù)膸痘鶞?zhǔn)的電路結(jié)構(gòu)圖；
[0016]圖4是基準(zhǔn)電壓補(bǔ)償前后以及補(bǔ)償電流的溫度曲線(xiàn)；
[0017]圖5是本發(fā)明提出的具有電流補(bǔ)償?shù)膸痘鶞?zhǔn)的電源抑制比。
【具體實(shí)施方式】
[0018]為了深入了解本發(fā)明，下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。
[0019]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
[0020]參見(jiàn)附圖3，本發(fā)明提供的具有電流補(bǔ)償?shù)膸痘鶞?zhǔn)電路，包括帶隙基準(zhǔn)核心電路1，補(bǔ)償電流產(chǎn)生電路2和啟動(dòng)電路3，其中，
[0021]帶隙基準(zhǔn)核心電路1:用于產(chǎn)生一階補(bǔ)償?shù)幕鶞?zhǔn)電壓；
[0022]補(bǔ)償電流產(chǎn)生電路2:用于產(chǎn)生帶隙基準(zhǔn)核心電路2補(bǔ)償電流，在低溫段和高溫段電流值較大，在中間溫度區(qū)域電流值較低。
[0023]啟動(dòng)電路3:上電時(shí)，用于產(chǎn)生帶隙基準(zhǔn)核心電路2的啟動(dòng)電流，避免電路在上電后進(jìn)入簡(jiǎn)并偏置點(diǎn)，當(dāng)啟動(dòng)完成后，關(guān)斷啟動(dòng)電流，從而降低電路功耗。
[0024]其中，作為帶隙基準(zhǔn)核心電路的一種具體的實(shí)現(xiàn)方式，帶隙基準(zhǔn)核心電路包括:一個(gè)運(yùn)算放大器A1，三個(gè)PMOS管M1' M2和M3,兩個(gè)NPN管Q1和Q2,七個(gè)電阻R1?R7 W1、M2和M3的源極連接直流電源，柵極連接運(yùn)算放大器A1的輸出，M1的漏極連接A1的負(fù)輸入端，M2的漏極連接A1的正輸入端，M3的漏極連接電阻R6的一端，R6的另一端連接R7的一端，R7的另一端接地，Q1和Q2的發(fā)射極接地，Q1的基極和集電極連接A1的負(fù)輸入端，Q2的基極和集電極連接&的一端，R3的另一端連接A1的正輸入端，R1的一端連接A1的負(fù)輸入端，R1的另一端連接R2的一端，R2的另一端接地，R4的一端連接A1的正輸入端，R4的另一端連接R5的一端，R5的另一端接地。
[0025]其中，作為補(bǔ)償電流產(chǎn)生電路的一種具體的實(shí)現(xiàn)方式，補(bǔ)償電流產(chǎn)生電路包括:一個(gè)電壓緩沖器A2，三個(gè)PMOS管M4、M5和M6,五個(gè)NMOS管M7?M11,四個(gè)電阻R8?R11 ；A2的正輸入端連接M3的漏極，A2的負(fù)輸入端連接其輸出，形成一個(gè)增益為I的電壓緩沖器，M4, M5和M6的源極連接直流電源，柵極連接M7的漏極，M7的漏極連接M4的漏極，M7的柵極連接A2的負(fù)輸入端，M7的源極連接R8的一端，R8的另一端接地，M8和M9的漏極連接M5的漏極，M8的柵極連接R5的一端，M8的源極連接R7的一端，M9的柵極連接R11的一端，M9的源極接地，M10和M11的漏極連接M6的漏極，M10的柵極連接R5的一端，M10的源極接地，M11的柵極連接R10的一端，M11的源極連接R7的一端，R9的一端連接A2的輸出，R9的另一端連接Rltl的一端，R10的另一端連接R11的一端，R11的另一端接地。
[0026]其中，作為啟動(dòng)電路的一種具體的實(shí)現(xiàn)方式，啟動(dòng)電路包括三個(gè)PMOS管M12、M13、M14和M15，兩個(gè)NMOS管M16和M17 ;M12、M14和M15的源極連接直流電源，M12的柵極和漏極連接M13的源極，M14的柵極和漏極連接M17的漏極，M15的柵極連接M14的柵極，M15的漏極連接M1的漏極，M13的柵極和漏極連接M16的漏極，M16的柵極連接Q1的基極，M16的源極接地，M17的柵極連接M16的漏極，M17的源極接地。
[0027]本發(fā)明的基本思想是:由于傳統(tǒng)一階補(bǔ)償帶隙基準(zhǔn)的輸出為近似開(kāi)口向下的拋物線(xiàn)形狀，要實(shí)現(xiàn)對(duì)其進(jìn)行補(bǔ)償，需要使用一個(gè)近似開(kāi)口向上的拋物線(xiàn)形狀的電壓與其疊加，此電壓可通過(guò)電流作用在電阻上產(chǎn)生。因此本發(fā)明的核心就是補(bǔ)償電流的產(chǎn)生。
[0028]PN結(jié)的正向電壓具有負(fù)溫度系數(shù)，因此雙極型晶體管的基極-發(fā)射極電壓也具有
負(fù)溫度系數(shù)，當(dāng)
【權(quán)利要求】
1.一種具有電流補(bǔ)償?shù)膸痘鶞?zhǔn)電路，包括帶隙基準(zhǔn)核心電路(1)，補(bǔ)償電流產(chǎn)生電路(2)和啟動(dòng)電路(3)，其中， 帶隙基準(zhǔn)核心電路(I):用于產(chǎn)生一階補(bǔ)償?shù)幕鶞?zhǔn)電壓； 補(bǔ)償電流產(chǎn)生電路(2):用于產(chǎn)生所述帶隙基準(zhǔn)核心電路(2)補(bǔ)償電流，在低溫段和高溫段電流值較大，在中間溫度區(qū)域電流值較低。 啟動(dòng)電路(3):上電時(shí)，用于產(chǎn)生所述帶隙基準(zhǔn)核心電路(2)的啟動(dòng)電流，避免電路在上電后進(jìn)入簡(jiǎn)并偏置點(diǎn)，當(dāng)啟動(dòng)完成后，關(guān)斷啟動(dòng)電流，從而降低電路功耗。
2.如權(quán)利要求1所述的帶隙基準(zhǔn)電路，其特征在于，所述帶隙基準(zhǔn)核心電路包括:一個(gè)運(yùn)算放大器A1，三個(gè)PMOS管M1' M2和M3,兩個(gè)NPN管Q1和Q2,七個(gè)電阻R1?R7 M2和M3的源極連接直流電源，柵極連接運(yùn)算放大器A1的輸出，M1的漏極連接A1的負(fù)輸入端，M2的漏極連接A1的正輸入端，M3的漏極連接電阻R6的一端，R6的另一端連接R7的一端，R7的另一端接地，Q1和Q2的發(fā)射極接地，Q1的基極和集電極連接A1的負(fù)輸入端，Q2的基極和集電極連接R3的一端，R3的另一端連接A1的正輸入端，R1的一端連接A1的負(fù)輸入端，R1的另一端連接R2的一端，R2的另一端接地，R4的一端連接A1的正輸入端，R4的另一端連接R5的一端，R5的另一端接地。
3.如權(quán)利要求2所述的帶隙基準(zhǔn)電路，其特征在于，所述補(bǔ)償電流產(chǎn)生電路包括:一個(gè)電壓緩沖器A2，三個(gè)PMOS管M4、M5和M6,五個(gè)NMOS管M7?M11,四個(gè)電阻R8?R11 ；A2的正輸入端連接M3的漏極，A2的負(fù)輸入端連接其輸出，形成一個(gè)增益為I的電壓緩沖器，14、115和M6的源極連接直流電源，柵極連接M7的漏極，M7的漏極連接M4的漏極，M7的柵極連接A2的負(fù)輸入端，M7的源極連接R8的一端，R8的另一端接地，M8和M9的漏極連接M5的漏極，M8的柵極連接R5的一端，M8的源極連接R7的一端，M9的柵極連接R11的一端，M9的源極接地，Mw和M11的漏極連接M6的漏極，M10的柵極連接R5的一端，M10的源極接地，M11的柵極連接Rw的一端，M11的源極連接R7的一端，R9的一端連接A2的輸出，R9的另一端連接Rltl的一端，Rltl的另一端連接R11的一端，R11的另一端接地。
4.如權(quán)利要求2所述的帶隙基準(zhǔn)電路，其特征在于，所述啟動(dòng)電路包括三個(gè)PMOS管M12、M13、M14和M15,兩個(gè)NMOS管M16和M17 ;M12、M14和M15的源極連接直流電源，M12的柵極和漏極連接M13的源極，M14的柵極和漏極連接M17的漏極，M15的柵極連接M14的柵極，M15的漏極連接M1的漏極，M13的柵極和漏極連接M16的漏極，M16的柵極連接Q1的基極，M16的源極接地，M17的柵極連接M16的漏極，M17的源極接地。
【文檔編號(hào)】G05F1/567GK103744464SQ201310714141
【公開(kāi)日】2014年4月23日 申請(qǐng)日期:2013年12月20日 優(yōu)先權(quán)日:2013年12月20日
【發(fā)明者】姜偉, 趙野, 付佳, 郝炳賢, 杜曉偉 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所