8通道110v數(shù)字量pc104控制卡及控制方法
【專(zhuān)利摘要】本發(fā)明涉及一種8通道110V數(shù)字量PC104控制卡及控制方法，PC104控制卡包括現(xiàn)場(chǎng)可編程邏輯陣列、保護(hù)電路單元、控制電路單元、隔離電路單元和通信接口電平轉(zhuǎn)換電路單元，現(xiàn)場(chǎng)可編程邏輯陣列輸出接口通過(guò)一隔離電路單元連接到一控制電路單元，現(xiàn)場(chǎng)可編程邏輯陣列通信接口連接至一通信接口電平轉(zhuǎn)換電路單元；控制電路單元上級(jí)聯(lián)有一或多個(gè)保護(hù)電路單元；現(xiàn)場(chǎng)可編程邏輯陣列還連接一設(shè)備PC104接口，用于8通道110V數(shù)字量信號(hào)進(jìn)行并行控制。采用高性能的現(xiàn)場(chǎng)可編程邏輯陣列對(duì)8路110V數(shù)字量信號(hào)進(jìn)行實(shí)時(shí)并行控制，實(shí)時(shí)性高、可靠性高。本發(fā)明可以在任何具有PC104接口的設(shè)備上直接使用，實(shí)用性、通用性強(qiáng)。
【專(zhuān)利說(shuō)明】8通道110V數(shù)字量PC104控制卡及控制方法

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種數(shù)字量信號(hào)控制卡，特別涉及一種具有PC104接口，可進(jìn)行8路I1v數(shù)字量控制工作的數(shù)字信號(hào)控制卡及控制方法。

【背景技術(shù)】
[0002]目前，公知的PC104接口的數(shù)字量信號(hào)控制卡最高僅支持24V數(shù)字量信號(hào)控制，無(wú)法實(shí)現(xiàn)I1v高壓數(shù)字量信號(hào)接入，進(jìn)而也無(wú)法進(jìn)行IlOV數(shù)字量信號(hào)控制。


【發(fā)明內(nèi)容】

[0003]為了克服現(xiàn)有PC104數(shù)字量控制卡不能實(shí)現(xiàn)I1V數(shù)字量信號(hào)輸入，本發(fā)明提供一種新型PC104接口的數(shù)字量控制卡，不僅采用了標(biāo)準(zhǔn)的PC104通信協(xié)議，而且能夠?qū)崿F(xiàn)I1V
數(shù)字量控制工作。
[0004]為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為:一種8通道I1V數(shù)字量PC104控制卡，其特征在于，包括現(xiàn)場(chǎng)可編程邏輯陣列、保護(hù)電路單元、控制電路單元、隔離電路單元和通信接口電平轉(zhuǎn)換電路單元，
[0005]所述現(xiàn)場(chǎng)可編程邏輯陣列輸出接口通過(guò)一隔離電路單元連接到一控制電路單元，所述現(xiàn)場(chǎng)可編程邏輯陣列通信接口連接至一通信接口電平轉(zhuǎn)換電路單元；
[0006]所述控制電路單元上級(jí)聯(lián)有一或多個(gè)保護(hù)電路單元；
[0007]所述現(xiàn)場(chǎng)可編程邏輯陣列還連接一設(shè)備PC104接口，用于8通道IlOV數(shù)字量信號(hào)進(jìn)行并行控制。
[0008]更進(jìn)一步，所述輸出控制電路單元優(yōu)選由電阻、電容、二極管、場(chǎng)效應(yīng)管組成的控制電路。
[0009]更進(jìn)一步，所述保護(hù)電路單元優(yōu)選由TVS管組成的保護(hù)電路。
[0010]更進(jìn)一步，所述可編程邏輯陣列內(nèi)置FLASH功能的FPGA組成的可編程邏輯門(mén)陣列。
[0011 ] 更進(jìn)一步，所述通信接口電平轉(zhuǎn)換電路單元優(yōu)選由電平轉(zhuǎn)換芯片、電阻、電容組成的電平轉(zhuǎn)換電路。
[0012]更進(jìn)一步，所述隔離電路單元優(yōu)選由光耦、電阻以及隔離電源組成的隔離電路。
[0013]可選地，所述通信接口電平轉(zhuǎn)換電路單元優(yōu)選電壓范圍5v?3v的雙向電平轉(zhuǎn)換電路。
[0014]可選地，所述控制卡采用標(biāo)準(zhǔn)PC104通信協(xié)議接口并通過(guò)連接一背板接口與主機(jī)連接。
[0015]可選地，所述可編程邏輯陣列采用FPGA或FPLA的PLD可編程器件。
[0016]本發(fā)明還提出一種8通道IlOV數(shù)字量PC104控制方法，步驟如下，
[0017]I)主機(jī)控制信息通過(guò)設(shè)備PC104接口與現(xiàn)場(chǎng)可編程邏輯陣列通信，經(jīng)與現(xiàn)場(chǎng)可編程邏輯陣列通信接口連接的電平轉(zhuǎn)換電路單元轉(zhuǎn)換后進(jìn)入現(xiàn)場(chǎng)可編程邏輯陣列；
[0018]2 )在所述現(xiàn)場(chǎng)可編程邏輯陣列產(chǎn)生輸出控制信號(hào)，控制信號(hào)由隔離電路單元進(jìn)入控制電路單元；在控制電路單元上級(jí)聯(lián)有一或多個(gè)保護(hù)電路單元；
[0019]3)根據(jù)現(xiàn)場(chǎng)可編程邏輯陣列對(duì)所述8通道IlOV數(shù)字量信號(hào)進(jìn)行并行控制。
[0020]本發(fā)明的有益效果是:本發(fā)明結(jié)構(gòu)簡(jiǎn)單、成本低。采用高性能的現(xiàn)場(chǎng)可編程邏輯陣列對(duì)8路IlOV數(shù)字量信號(hào)進(jìn)行實(shí)時(shí)并行控制，實(shí)時(shí)性高、可靠性高。本發(fā)明可以在任何具有PC104接口的設(shè)備上直接使用，實(shí)用性、通用性強(qiáng)

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0021 ] 圖1為本發(fā)明具體實(shí)施例的電路原理框圖；
[0022]圖2是本發(fā)明具體實(shí)施例的電路原理圖；
[0023]圖3是本發(fā)明具體實(shí)施例的電路原理框圖。

【具體實(shí)施方式】
[0024]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，可以理解的是，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0025]在一實(shí)施例中本發(fā)明8通道IlOV數(shù)字量PC104控制卡，包括現(xiàn)場(chǎng)可編程邏輯陣列FPLA或FPGA、保護(hù)電路單元、控制電路單元、隔離電路單元和通信接口電平轉(zhuǎn)換電路單元。其中，現(xiàn)場(chǎng)可編程邏輯陣列FPLA或FPGA輸出接口通過(guò)隔離電路單元連接到控制電路單元，現(xiàn)場(chǎng)可編程邏輯陣列FPLA或FPGA通信接口連接至通信接口電平轉(zhuǎn)換電路單元，同時(shí)在控制電路單元上級(jí)聯(lián)有保護(hù)電路單元?，F(xiàn)場(chǎng)可編程邏輯陣列FPLA或FPGA通過(guò)PC104接口接收來(lái)自主機(jī)的控制信息，進(jìn)行分析、處理，然后現(xiàn)場(chǎng)可編程邏輯陣列FPLA或FPGA產(chǎn)生輸出控制信號(hào)經(jīng)過(guò)隔離電路單元進(jìn)入到I1V控制電路中，實(shí)現(xiàn)對(duì)I1V信號(hào)進(jìn)行控制，從而實(shí)現(xiàn)主控機(jī)通過(guò)PC104接口進(jìn)行I1V數(shù)字量信號(hào)控制工作。
[0026]如圖1所示，是本發(fā)明一種8通道I1V數(shù)字量PC104控制卡一實(shí)施例中電路結(jié)構(gòu)示意圖，包括現(xiàn)場(chǎng)可編程邏輯陣列、保護(hù)電路單元、控制電路單元、隔離電路單元和通信接口電平轉(zhuǎn)換電路單元。其中，現(xiàn)場(chǎng)可編程邏輯陣列輸出接口通過(guò)隔離電路單元連接到控制電路單元，現(xiàn)場(chǎng)可編程邏輯陣列通信接口連接至通信接口電平轉(zhuǎn)換電路單元，同時(shí)在控制電路單元上級(jí)聯(lián)有保護(hù)電路單元，控制過(guò)載?，F(xiàn)場(chǎng)可編程邏輯陣列FPLA通過(guò)PC104接口接收來(lái)自主機(jī)的控制信息，進(jìn)行分析、處理，然后現(xiàn)場(chǎng)可編程邏輯陣列產(chǎn)生輸出控制信號(hào)經(jīng)過(guò)隔離電路單元進(jìn)入到IlOV控制電路中，實(shí)現(xiàn)對(duì)IlOV信號(hào)進(jìn)行控制。
[0027]如圖2所示是本發(fā)明一種8通道IlOV數(shù)字量PC104控制卡的一實(shí)施例中控制控制電路單元示意圖，包括現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA、保護(hù)電路、控制電路、隔離電路和通信接口電平轉(zhuǎn)換電路。現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA輸出接口通過(guò)隔離電路連接到控制電路，現(xiàn)場(chǎng)可編程邏輯陣列通信接口連接至通信接口電平轉(zhuǎn)換電路，在控制電路上級(jí)聯(lián)有保護(hù)電路?，F(xiàn)場(chǎng)可編程邏輯陣列通過(guò)PC104接口接收來(lái)自主機(jī)的控制信息，進(jìn)行分析、處理，然后現(xiàn)場(chǎng)可編程邏輯陣列產(chǎn)生輸出控制信號(hào)經(jīng)過(guò)隔離電路進(jìn)入到IlOV控制電路中，實(shí)現(xiàn)對(duì)IlOV信號(hào)進(jìn)行控制，從而實(shí)現(xiàn)主控機(jī)通過(guò)PC104接口進(jìn)行IlOV數(shù)字量信號(hào)控制工作。
[0028]輸出控制電路優(yōu)選由電阻、電容、二極管、場(chǎng)效應(yīng)管組成的控制電路。
[0029]保護(hù)電路優(yōu)選由120VTVS管組成的保護(hù)電路。
[0030]可編程邏輯陣列采用內(nèi)置FLASH的FPGA組成的可編程邏輯門(mén)陣列。
[0031 ] 通信接口電平轉(zhuǎn)換電路優(yōu)選由電平轉(zhuǎn)換芯片、電阻、電容組成的電平轉(zhuǎn)換電路。
[0032]隔離電路優(yōu)選由光耦、電阻、隔離電源組成的隔離電路。
[0033]如圖3所示，通信接口電平轉(zhuǎn)換電路單元優(yōu)選為5v?3v的雙向電平轉(zhuǎn)換電路，實(shí)現(xiàn)主控機(jī)通過(guò)PC104接口進(jìn)行電源模塊IlOV數(shù)字量信號(hào)控制工作，TTL電平的輸出控制信號(hào)為8路獨(dú)立110輸出信號(hào)。
【權(quán)利要求】
1.一種8通道IlOV數(shù)字量PC104控制卡，其特征在于，包括現(xiàn)場(chǎng)可編程邏輯陣列、保護(hù)電路單元、控制電路單元、隔離電路單元和通信接口電平轉(zhuǎn)換電路單元， 所述現(xiàn)場(chǎng)可編程邏輯陣列輸出接口通過(guò)一隔離電路單元連接到一控制電路單元，所述現(xiàn)場(chǎng)可編程邏輯陣列通信接口連接至一通信接口電平轉(zhuǎn)換電路單元； 所述控制電路單元上級(jí)聯(lián)有一或多個(gè)保護(hù)電路單元； 所述現(xiàn)場(chǎng)可編程邏輯陣列還連接一設(shè)備PC104接口，用于8通道I1V數(shù)字量信號(hào)進(jìn)行并7TT控制。
2.如權(quán)利要求1所述的8通道IlOV數(shù)字量PC104控制卡，其特征在于，所述輸出控制電路單元優(yōu)選由電阻、電容、二極管、場(chǎng)效應(yīng)管組成的控制電路。
3.如權(quán)利要求1所述的8通道IlOV數(shù)字量PC104控制卡，其特征在于，所述保護(hù)電路單元優(yōu)選由TVS管組成的保護(hù)電路。
4.如權(quán)利要求1所述的8通道IlOV數(shù)字量PC104控制卡，其特征在于，所述可編程邏輯陣列是內(nèi)置FLASH功能的FPGA組成的可編程邏輯門(mén)陣列。
5.如權(quán)利要求1所述的8通道IlOV數(shù)字量PC104控制卡，其特征在于，所述通信接口電平轉(zhuǎn)換電路單元優(yōu)選由電平轉(zhuǎn)換芯片、電阻、電容組成的電平轉(zhuǎn)換電路。
6.如權(quán)利要求1所述的8通道IlOV數(shù)字量PC104控制卡，其特征在于，所述隔離電路單元優(yōu)選由光耦、電阻以及隔離電源組成的隔離電路。
7.如權(quán)利要求1所述的8通道IlOV數(shù)字量PC104控制卡，其特征在于，所述通信接口電平轉(zhuǎn)換電路單元優(yōu)選電壓范圍5v?3v的雙向電平轉(zhuǎn)換電路。
8.如權(quán)利要求1所述的8通道IlOV數(shù)字量PC104控制卡，其特征在于，所述控制卡采用標(biāo)準(zhǔn)PC104通信協(xié)議接口并通過(guò)連接一背板接口與主機(jī)連接。
9.如權(quán)利要求1所述的8通道IlOV數(shù)字量PC104控制卡，其特征在于，所述可編程邏輯陣列采用FPGA或FPLA的PLD可編程器件。
10.一種如權(quán)利要求1所述的8通道IlOV數(shù)字量PC104控制卡對(duì)應(yīng)的控制方法，其步驟為: 1)主機(jī)控制信息通過(guò)設(shè)備PC104接口與現(xiàn)場(chǎng)可編程邏輯陣列通信，經(jīng)與現(xiàn)場(chǎng)可編程邏輯陣列通信接口連接的電平轉(zhuǎn)換電路單元轉(zhuǎn)換后進(jìn)入現(xiàn)場(chǎng)可編程邏輯陣列； 2)在所述現(xiàn)場(chǎng)可編程邏輯陣列產(chǎn)生輸出控制信號(hào)，所述控制信號(hào)由隔離電路單元進(jìn)入控制電路單元；在控制電路單元上級(jí)聯(lián)有一或多個(gè)保護(hù)電路單元； 3)根據(jù)現(xiàn)場(chǎng)可編程邏輯陣列對(duì)所述8通道IlOV數(shù)字量信號(hào)進(jìn)行并行控制。
【文檔編號(hào)】G05B19/042GK104181834SQ201310195577
【公開(kāi)日】2014年12月3日 申請(qǐng)日期:2013年5月23日 優(yōu)先權(quán)日:2013年5月23日
【發(fā)明者】楊洪陶, 黃東, 于佳晨, 韓超, 郭亮 申請(qǐng)人:中國(guó)科學(xué)院軟件研究所