專利名稱：一種采用動態(tài)esr補償電阻的寬負載線性調整器的制作方法
技術領域：
本實用新型涉及電學領域，特別涉及一種采用動態(tài)ESR補償電阻的寬負載線性調整器。
背景技術：
現代電子設備發(fā)展迅速，處理器等核心芯片處理速度日益提快，傳統(tǒng)線性調制器(LDO)環(huán)路帶寬小，響應速度慢，負載能力差，已經無法滿足性能日益提高的現代電子系統(tǒng) 要求，而開關電源的噪聲和較大的輸出紋波在很多高精度應用領域無法滿足要求。
發(fā)明內容本實用新型的目地是提供一種大負載能力的寬負載線性調整器，它通過ESR補償電阻補償技術實現了 LDO系統(tǒng)在很快的負載范圍內環(huán)路穩(wěn)定，并大大提高了系統(tǒng)帶寬，增快了環(huán)路響應速度。為實現上述目的，本實用新型采用的技術方案為一種采用動態(tài)ESR補償電阻的寬負載線性調整器，其特征在于，包括帶隙基準部分和LDO環(huán)路部分。所述帶隙基準部分包括雙極型晶體管、P型MOS管、運放、電流漏和電阻。所述帶隙基準部分具體電器件連接如下第零P型MOS管MPO的柵極、第零P型MOS管MPO的漏極與電流漏的輸入端連接；第一運算放大器Al輸出端、第一 P型MOS管MPl的柵極、第二 P型MOS管MP2的柵極與第三P型MOS管MP3的柵極連接；第一 P型MOS管MPl的漏極與第四P型MOS管MP4的源極連接 ’第二 P型MOS管MP2的漏極與第五P型MOS管MP5的源極連接；第三P型MOS管MP3的漏極與第六P型MOS管MP6的源極連接；第一運算放大器Al的同相輸入端、第五P型MOS管MP5的漏極、電阻Rl的一端連接；第一運算放大器Al的反相輸入端、第四P型MOS管MP4的漏極與第一 P型雙極型晶體管Ql的集電極連接；電阻Rl的另一端與第二 P型雙極型晶體管Q2的集電極連接；第六P型MOS管MP6的漏極、電阻R2的一端與帶隙基準電壓輸出端Vref連接；電阻R2的另一端與第三P型雙極型晶體管Q3的集電極連接；第零P型MOS管MPO的源極、第一 P型MOS管MPl的源極、第二 P型MOS管MP2的源極、第三P型MOS管MP3的源極與電源VDD連接；電流漏的輸出端、第一 P型雙極型晶體管Ql的基極、第一 P型雙極型晶體管Ql的發(fā)射極、第二 P型雙極型晶體管Q2的基極、第二 P型雙極型晶體管Q2的發(fā)射極、第三P型雙極型晶體管Q3的基極、第三P型雙極型晶體管Q3的發(fā)射極與地GND連接。所述LDO環(huán)路部分包括電容、電阻、P型MOS管和N型MOS管。所述LDO環(huán)路部分具體電器件連接如下第一 P型MOS管Pl的源極、第四P型MOS管P4的源極、第六P型MOS管P6的柵極、第七P型MOS管P7的柵極、第五P型MOS管P5的源極、電容C的一端、第八P型MOS管P8的源極和電阻Rl的一端連接；第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極與第三P型MOS管MP3的源極連接；第二 P型MOS管MP2的柵極、R2的一端與R3的一端連接；第三P型MOS管MP3的柵極與基準電壓Vref連接；第二 P型MOS管MP2的漏極、第三N型MOS管麗3的源極與第一 N型MOS管麗I的漏極連接；第三P型MOS管MP3的漏極、第四N型MOS管MN4的源極與第二 N型MOS管麗2的漏極連接；第四P型MOS管MP4的柵極、第五P型MOS管MP5的柵極、第六P型MOS管MP6的漏極與第三N型MOS管麗3的漏極連接；第四P型MOS管MP4的漏極與第六P型MOS管MP6的源極連接；第五P型MOS管MP5的漏極與第七P型MOS管MP7的源極連接；第七P型MOS管MP7的漏極、第四N型MOS管MN4的漏極、第九P型MOS管MP9的柵極與P型MOS管Mc的源極連接；第八P型MOS管MP8的漏極、第九P型MOS管MP9的源極與第七N型MOS管麗7的柵極連接；第七N型MOS管麗7的源極、P型MOS管Mpass的柵極與第六N型MOS管MN6的漏極連接；P型MOS管Mpass的漏極、電容CL的一端、電容Ce的一端、R2的另一端與LDO輸出端Vout連接；電容Ce的另一端與P型MOS管Mc的漏極連接；第一 P型MOS管MPl的柵極、第八P型MOS管MP8的柵極與偏置電壓Vpbl連接 ’第
六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極與偏置電壓Vpb2連接；第一 N型MOS管麗I的柵極、第六N型MOS管MN6的柵極、第二 N型MOS管麗2的柵極與偏置電壓Vnbl連接；第三N型MOS管麗3的柵極、第四N型MOS管MN4的柵極與偏置電壓Vnb2連接；P型MOS管Mc的柵極與偏置電壓VB連接；第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極、第五P型MOS管MP5的源極、第八P型MOS管MP8的源極、第七N型MOS管麗7的漏極與電源Vsys連接；P型MOS管Mpass的源極與電源Vin連接；第一 N型MOS管麗I的源極、第二 N型MOS管麗2的源極、第六N型MOS管MN6的源極、第九P型MOS管MP9的漏極、電阻Rl的另一端、電容CL的另一端與地GND連接。本實用新型提供的一種采用動態(tài)ESR補償電阻的寬負載線性調整器，它通過動態(tài)ESR補償電阻補償技術實現了 LDO系統(tǒng)在很快的負載范圍內環(huán)路穩(wěn)定，并大大提高了系統(tǒng)帶寬，增快了環(huán)路響應速度。

圖I為本實用新型帶隙基準部分電路結構圖。圖2為本實用新型LDO環(huán)路部分電路結構圖。圖3為本實用新型動態(tài)ESR補償電路結構圖。
具體實施方式
以下結合附圖和具體實施例對本實用新型做進一步說明。本實施例是針對電學電源領域，特別是一種采用動態(tài)ESR補償電阻的寬負載線性調整器，設置有帶隙基準部分和LDO環(huán)路部分，其中帶隙基準部分包括雙極型晶體管Q1、Q2、Q3，P 型 MOS 管 MPO、MPI、MP2、MP3、MP4、MP5、MP6，一個運放，一個電流漏和電阻 Rl、R2，如圖I所示，其具體連接為第零P型MOS管MPO的柵極、第零P型MOS管MPO的漏極與電流漏的輸入端連接；第一運算放大器Al輸出端、第一 P型MOS管MPl的柵極、第二 P型MOS管MP2的柵極與第三P型MOS管MP3的柵極連接；第一 P型MOS管MPl的漏極與第四P型MOS管MP4的源極連接；第二 P型MOS管MP2的漏極與第五P型MOS管MP5的源極連接 ’第三P型MOS管MP3的漏極與第六P型MOS管MP6的源極連接；第一運算放大器Al的同相輸入端、第五P型MOS管MP5的漏極、電阻Rl的一端連接；第一運算放大器Al的反相輸入端、第四P型MOS管MP4的漏極與第一 P型雙極型晶體管Ql的集電極連接；電阻Rl的另一端與第二 P型雙極型晶體管Q2的集電極連接；第六P型MOS管MP6的漏極、電阻R2的一端與帶隙基準電壓輸出端Vref連接；電阻R2的另一端與第三P型雙極型晶體管Q3的集電極連接；第零P型MOS管MPO的源極、第一 P型MOS管MPl的源極、第二 P型MOS管MP2的源極、第三P型MOS管MP3的源極與電源VDD連接；電流漏的輸出端、第一 P型雙極型晶體管Ql的基極、第一 P型雙極型晶體管Ql的發(fā)射極、第二 P型雙極型晶體管Q2的基極、第二 P型雙極型晶體管Q2的發(fā)射極、第三P型雙極型晶體管Q3的基極、第三P型雙極型晶體管Q3的發(fā)射極與地GND連接。LDO 環(huán)路部分包括電容 CL、Ce,電阻 Rl、R2, P 型 MOS 管 MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MPass、Mc 和 N 型 MOS 管 MNl、MN2、MN3、MN4、MN5、MN6，如圖 2 所示，其具體連接為第一 P型MOS管Pl的源極、第四P型MOS管P4的源極、第六P型MOS管P6的柵·極、第七P型MOS管P7的柵極、第五P型MOS管P5的源極、電容C的一端、第八P型MOS管P8的源極和電阻Rl的一端連接；第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極與第三P型MOS管MP3的源極連接；第二 P型MOS管MP2的柵極、R2的一端與R3的一端連接；第三P型MOS管MP3的柵極與基準電壓Vref連接；第二 P型MOS管MP2的漏極、第三N型MOS管麗3的源極與第一 N型MOS管麗I的漏極連接；第三P型MOS管MP3的漏極、第四N型MOS管MN4的源極與第二 N型MOS管麗2的漏極連接；第四P型MOS管MP4的柵極、第五P型MOS管MP5的柵極、第六P型MOS管MP6的漏極與第三N型MOS管麗3的漏極連接；第四P型MOS管MP4的漏極與第六P型MOS管MP6的源極連接；第五P型MOS管MP5的漏極與第七P型MOS管MP7的源極連接；第七P型MOS管MP7的漏極、第四N型MOS管MN4的漏極、第九P型MOS管MP9的柵極與P型MOS管Mc的源極連接；第八P型MOS管MP8的漏極、第九P型MOS管MP9的源極與第七N型MOS管麗7的柵極連接；第七N型MOS管麗7的源極、P型MOS管Mpass的柵極與第六N型MOS管MN6的漏極連接；P型MOS管Mpass的漏極、電容CL的一端、電容Ce的一端、R2的另一端與LDO輸出端Vout連接；電容Ce的另一端與P型MOS管Mc的漏極連接；第一 P型MOS管MPl的柵極、第八P型MOS管MP8的柵極與偏置電壓Vpbl連接；第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極與偏置電壓Vpb2連接；第一 N型MOS管麗I的柵極、第六N型MOS管MN6的柵極、第二 N型MOS管麗2的柵極與偏置電壓Vnbl連接；第三N型MOS管麗3的柵極、第四N型MOS管MN4的柵極與偏置電壓Vnb2連接；P型MOS管Mc的柵極與偏置電壓VB連接；第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極、第五P型MOS管MP5的源極、第八P型MOS管MP8的源極、第七N型MOS管麗7的漏極與電源Vsys連接；P型MOS管Mpass的源極與電源Vin連接；第一 N型MOS管麗I的源極、第二 N型MOS管麗2的源極、第六N型MOS管MN6的源極、第九P型MOS管MP9的漏極、電阻Rl的另一端、電容CL的另一端與地GND連接。如圖3，本方案所描述的LDO使用動態(tài)ESR補償電阻補償技術，通過Mc等效的動態(tài)ESR補償電阻作為動態(tài)可調電阻，由于Buffer的輸入級電平跟隨負載的變化而變化，ESR等效電阻也會根據負載的變化動態(tài)調節(jié)系統(tǒng)零點的位置R<m =,, r Wfv _v、’以補償
Moni-Ox 了 VGS 一 vTH )
由于系統(tǒng)主極點產生的相移，從而保證系統(tǒng)的穩(wěn)定。以上是對本實用新型的具體說明，本方案不僅僅局 限在以上實施例中，針對在本方案發(fā)明構思下所做的任何改變都將落入本實用新型保護范圍內。
權利要求1.一種采用動態(tài)ESR補償電阻的寬負載線性調整器，其特征在于，包括帶隙基準部分和LDO環(huán)路部分。
2.如權利要求I所述的一種采用動態(tài)ESR補償電阻的寬負載線性調整器，其特征在于，所述帶隙基準部分包括雙極型晶體管、P型MOS管、運放、電流漏和電阻。
3.如權利要求2所述的一種采用動態(tài)ESR補償電阻的寬負載線性調整器，其特征在于，所述帶隙基準部分具體電器件連接如下 第零P型MOS管MPO的柵極、第零P型MOS管MPO的漏極與電流漏的輸入端連接；第一運算放大器Al輸出端、第一 P型MOS管MPl的柵極、第二 P型MOS管MP2的柵極與第三P型MOS管MP3的柵極連接；第一 P型MOS管MPl的漏極與第四P型MOS管MP4的源極連接；第二 P型MOS管MP2的漏極與第五P型MOS管MP5的源極連接；第三P型MOS管MP3的漏極與第六P型MOS管MP6的源極連接；第一運算放大器Al的同相輸入端、第五P型MOS管MP5的漏極、電阻Rl的一端連接；第一運算放大器Al的反相輸入端、第四P型MOS管MP4的漏極與第一 P型雙極型晶體管Ql的集電極連接；電阻Rl的另一端與第二 P型雙極型晶體管Q2的集電極連接；第六P型MOS管MP6的漏極、電阻R2的一端與帶隙基準電壓輸出端Vref連接；電阻R2的另一端與第三P型雙極型晶體管Q3的集電極連接； 第零P型MOS管MPO的源極、第一 P型MOS管MPl的源極、第二 P型MOS管MP2的源極、第三P型MOS管MP3的源極與電源VDD連接； 電流漏的輸出端、第一 P型雙極型晶體管Ql的基極、第一 P型雙極型晶體管Ql的發(fā)射極、第二 P型雙極型晶體管Q2的基極、第二 P型雙極型晶體管Q2的發(fā)射極、第三P型雙極型晶體管Q3的基極、第三P型雙極型晶體管Q3的發(fā)射極與地GND連接。
4.如權利要求I所述的一種采用動態(tài)ESR補償電阻的寬負載線性調整器，其特征在于，所述LDO環(huán)路部分包括電容、電阻、P型MOS管和N型MOS管。
5.如權利要求4所述的一種采用動態(tài)ESR補償電阻的寬負載線性調整器，其特征在于，所述LDO環(huán)路部分具體電器件連接如下 第一 P型MOS管Pl的源極、第四P型MOS管P4的源極、第六P型MOS管P6的柵極、第七P型MOS管P7的柵極、第五P型MOS管P5的源極、電容C的一端、第八P型MOS管P8的源極和電阻Rl的一端連接；第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極與第三P型MOS管MP3的源極連接；第二 P型MOS管MP2的柵極、R2的一端與R3的一端連接；第三P型MOS管MP3的柵極與基準電壓Vref連接；第二 P型MOS管MP2的漏極、第三N型MOS管麗3的源極與第一 N型MOS管麗I的漏極連接；第三P型MOS管MP3的漏極、第四N型MOS管MN4的源極與第二 N型MOS管麗2的漏極連接；第四P型MOS管MP4的柵極、第五P型MOS管MP5的柵極、第六P型MOS管MP6的漏極與第三N型MOS管麗3的漏極連接；第四P型MOS管MP4的漏極與第六P型MOS管MP6的源極連接；第五P型MOS管MP5的漏極與第七P型MOS管MP7的源極連接；第七P型MOS管MP7的漏極、第四N型MOS管MN4的漏極、第九P型MOS管MP9的柵極與P型MOS管Mc的源極連接；第八P型MOS管MP8的漏極、第九P型MOS管MP9的源極與第七N型MOS管麗7的柵極連接；第七N型MOS管麗7的源極、P型MOS管Mpass的柵極與第六N型MOS管MN6的漏極連接；P型MOS管Mpass的漏極、電容CL的一端、電容Ce的一端、R2的另一端與LDO輸出端Vout連接；電容Ce的另一端與P型MOS管Mc的漏極連接；第一 P型MOS管MPl的柵極、第八P型MOS管MP8的柵極與偏置電壓Vpbl連接；第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極與偏置電壓Vpb2連接；第一 N型MOS管麗I的柵極、第六N型MOS管MN6的柵極、第二 N型MOS管麗2的柵極與偏置電壓Vnbl連接；第三N型MOS管麗3的柵極、第四N型MOS管MN4的柵極與偏置電壓Vnb2連接；P型MOS管Mc的柵極與偏置電壓VB連接； 第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極、第五P型MOS管MP5的源極、第八P型MOS管MP8的源極、第七N型MOS管麗7的漏極與電源Vsys連接；P型MOS管Mpas s的源極與電源Vin連接； 第一 N型MOS管麗I的源極、第二 N型MOS管麗2的源極、第六N型MOS管MN6的源極、第九P型MOS管MP9的漏極、電阻Rl的另一端、電容CL的另一端與地GND連接。
專利摘要本實用新型特別涉及一種采用動態(tài)ESR補償電阻的寬負載線性調整器，包括帶隙基準部分和LDO環(huán)路部分。本方案實現了LDO系統(tǒng)在很快的負載范圍內環(huán)路穩(wěn)定，并大大提高了系統(tǒng)帶寬，增快了環(huán)路響應速度。
文檔編號G05F1/56GK202711105SQ20122025494
公開日2013年1月30日 申請日期2012年5月30日 優(yōu)先權日2012年5月30日
發(fā)明者孫權, 袁小云, 王曉飛 申請人:西安航天民芯科技有限公司