專利名稱：嵌入式血液分析儀控制系統(tǒng)及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及醫(yī)療診斷設(shè)備技術(shù)領(lǐng)域，尤其涉及嵌入式血液分析儀控制系統(tǒng)及其控 制方法。
背景技術(shù)：
工業(yè)控制主流的處理器包括單片機、DSP、ARM和CPU等，這類處理器是固定的或定 制的器件，通常稱其為專用芯片(ASIC)。工業(yè)控制中往往需要完成多通道狀態(tài)監(jiān)測和多通 道指令控制，單獨的處理器由于其外部控制接口和IO數(shù)量有限且難以直接完成多路監(jiān)控 任務(wù)，故采用可編程邏輯器件作為擴展處理器接口得到廣泛應(yīng)用。目前市場上可編程邏輯 器件的優(yōu)選器件為FPGA (Field Programmable Gate Array,現(xiàn)場可編程門陣列)或者CPLD (Complex Programmable Logic Device,復雜可編程邏輯器件)。
大多數(shù)控制系統(tǒng)為了提高系統(tǒng)的響應(yīng)速度，主處理器與FPGA/CPLD模塊通訊采用 高速并行總線，這就要求主處理器和FPGA/CPLD模塊之間的通訊線路很短，才能保證交互 的穩(wěn)定。
主處理器和FPGA/CPLD模塊之間的通訊線路短，直接導致主處理器和FPGA/CPLD 模塊必須在同一塊電路板上，硬件升級將變得很麻煩。
同時，主處理器時鐘頻率一般在幾百兆、上千兆甚至更高，而FPGA/CPLD模塊工作 頻率一般較低，兩個模塊在同一塊電路板上，容易相互干擾，特別是FPGA/CPLD模塊中模擬 部分抗干擾性差，受高頻輻射的機率更高。
發(fā)明內(nèi)容
本發(fā)明提供一種嵌入式血液分析儀控制系統(tǒng)及其控制方法，所述主處理器和可編 程邏輯器件相分離設(shè)置并通過串行總線進行通信，從而解決二者因通信線路短而必須放置 在同一塊電路板上，容易相互干擾的問題，同時通過在二者數(shù)據(jù)傳輸過程中加入容錯機制， 從而克服了因采用串行總線連接線長而造成數(shù)據(jù)傳輸過程中容易出錯的問題，提高了系統(tǒng) 控制方的容錯能力。
本發(fā)明提供一種嵌入式血液分析儀的控制方法，包括如下步驟步驟一主處理器發(fā)送指令到可編程邏輯器件；步驟二 可編程邏輯器件接收主處理器發(fā)送的指令，解析指令，執(zhí)行并發(fā)送應(yīng)答回文到 主處理器；步驟三主處理器接收可編程邏輯器件發(fā)送的應(yīng)答回文，進行應(yīng)答回文解析和處理操作。
本發(fā)明還提供一種嵌入式分析儀的控制系統(tǒng)，包括主處理器、可編程邏輯器件、控制單元組，所述主處理器發(fā)送指令給可編程邏輯器件，通過可編程邏輯器件控制控制單 元組執(zhí)行命令；所述主處理器與可編程邏輯器件分離設(shè)置，二者之間通過串行線連接。
從以上技術(shù)方案可以看出，本發(fā)明實施例具有優(yōu)點為1、由于所述主處理器和可編程邏輯器件相分離設(shè)置并通過串行總線進行通信，從而解 決二者因通信線路短而必須放置在同一塊電路板上，容易相互干擾的問題；同時通過在二 者數(shù)據(jù)傳輸過程中加入容錯機制，從而克服了因采用串行總線連接線長而造成數(shù)據(jù)傳輸過 程中容易出錯的問題，提高了系統(tǒng)控制方的容錯能力。
2、由于將主處理器與升級機率大、易受外界干擾的FPGA/CPLD和控制單元分離設(shè) 置，分離后，由于FPGA/CPLD模塊102連接控制單元103，其通訊接口和通訊協(xié)議因控制單元 103的不同而不同，因此當控制單元如果在需求上有增加時，僅需修改FPGA/CPLD端即可， 對整個系統(tǒng)的沖擊很小。


圖1為本發(fā)明第三實施例的嵌入式血液分析儀的控制系統(tǒng)的整體結(jié)構(gòu)框圖；圖2為本發(fā)明第一實施例的嵌入式血液分析儀的控制方法的流程圖；圖3為本發(fā)明第二實施例的加入容錯機制后的嵌入式血液分析儀的控制方法的具體 流程圖；圖4為本發(fā)明第二實施例的加入容錯機制后的嵌入式血液分析儀的控制方法流程圖； 圖5為本發(fā)明第三實施例的嵌入式血液分析儀的控制系統(tǒng)的具體結(jié)構(gòu)框圖。
具體實施方式
下面將結(jié)合本發(fā)明中的說明書附圖，對發(fā)明中的技術(shù)方案進行清楚、完整地描述， 顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的 實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都 屬于本發(fā)明保護的范圍。
本發(fā)明具體實施例提供了一種嵌入式血液分析儀的控制方法及其控制系統(tǒng)，所述 主處理器和可編程邏輯器件分離設(shè)置并通過串行總線進行通信，從而解決二者在同一塊電 路板上，造成容易相互干擾的問題。以下分別進行詳細說明。
實施例一、本發(fā)明具體實施例介紹了一種嵌入式血液分析儀控制系統(tǒng)的控制方法。如圖1所示， 所述嵌入式血液分析儀控制系統(tǒng)主要包括主處理器101、可編程邏輯器件102、控制單元組 103。主處理器101包括單片機、DSP、ARM和CPU及其外圍電路構(gòu)成的上位機，作為應(yīng)用程 序、底層驅(qū)動程序的載體,負責發(fā)送指令給FPGA/CPLD并接收、對比和處理應(yīng)答信息。
可編程邏輯器件102在本具體實施例中優(yōu)選FPGA/CPLD。在通訊過程中，F(xiàn)PGA/ CPLD接收到主處理器101的數(shù)據(jù)包后，解析數(shù)據(jù)包，轉(zhuǎn)發(fā)至或直接控制控制單元組103，同 時發(fā)送應(yīng)答信息給主處理器101。
控制單元組103包括從處理器、各硬件設(shè)備等，特點為低速，低數(shù)據(jù)量。
本發(fā)明提供一種嵌入式血液分析儀控制系統(tǒng)，將主處理器與升級機率大、易受外 界干擾的FPGA/CPLD和控制單元分離設(shè)置，分離后，在主處理器不改動的情況下，只需升級 FPGA/CPLD程序或是升級很少的硬件接口，就可實現(xiàn)控制單元的升級。
嵌入式主處理器101與FPGA/CPLD 102通過串行總線連接，采用USB和UART等成 熟的串行通訊接口，連接線長度在3米內(nèi)；FPGA/CPLD 102連接控制單元103，其通訊接口 和通訊協(xié)議因控制單元103的不同而不同，因全自動血細胞分析儀控制單元103都是低速 設(shè)備，采集的細胞信號數(shù)據(jù)量不大，因此可采用串行總線將主處理器和FPGA/CPLD、控制單 元分離具備可行性。
如圖2所示，所述嵌入式分析儀控制系統(tǒng)的控制方法包括如下步驟S201主處理器發(fā)送指令到FPGA/CPLD;所述指令主要有操作指令和查詢指令兩種。
所述操作指令為操控控制單元組中的某一控制單元的指令；所述查詢指令為查詢 控制單元組中某一控制單元的相關(guān)數(shù)據(jù)的指令。
S202 FPGA/CPLD接收主處理器發(fā)送的指令，解析指令，執(zhí)行并發(fā)送應(yīng)答回文到主 處理器。
S203主處理器收到FPGA/CPLD模塊發(fā)送的應(yīng)答回文，進行應(yīng)答回文解析和處理操 作。
第二實施例、在本發(fā)明的一些實施例中，所述嵌入式分析儀控制系統(tǒng)控制方法中主處理器和FPGA/ CPLD模塊之間的通訊還加入了握手容錯機制，從而保證了雙方控制消息的同步，克服了因 采用串行總線連接線長而造成數(shù)據(jù)傳輸過程中容易出錯的問題，提高了系統(tǒng)控制方的容錯 能力，加入所述握手容錯機制后所述控制系統(tǒng)的控制方法具體包括步驟如下，如圖3所示5301,主處理器發(fā)送指令到FPGA/CPLD；如圖4所示,所述步驟S301具體為53011,主處理器組織命令；53012,通過串行總線發(fā)送命令給FPGA/CPLD。
所述命令包括查詢命令和操作命令。
5302,FPGA/CPLD接收到主處理器發(fā)送的指令，解析指令，判斷指令是否有效，如果無 效，發(fā)送錯誤碼到主處理器；如果有效執(zhí)行指令并發(fā)送應(yīng)答回文到主處理器。如圖4所示， 所述步驟S302具體包括如下步驟S3021,接收指令；空閑時，F(xiàn)PGA/CPLD的接收模塊一直處于準備接收狀態(tài)，當有數(shù)據(jù)來臨時，接收數(shù)據(jù)，根 據(jù)操作類型和操作對象字段確定指令包的長度，當接收到一個完整的指令包后，通知解析 模塊；S3022，解析指令；解析模塊收到通知后，取出指令包，按照雙方事先約定的通訊協(xié)議解析指令包；若指令包是非法的，直接進入發(fā)送模塊，發(fā)送應(yīng)答(內(nèi)容為錯誤碼)；若指令包是有效的，執(zhí)行指令， 同時發(fā)送應(yīng)答(內(nèi)容為查詢結(jié)果或操作指令)。
S3023，執(zhí)行指令；若指令為查詢指令，將所要查詢的控制單元的當前狀態(tài)寄存器的值寫入應(yīng)答緩沖寄存 器；若指令為操作指令，則執(zhí)行相應(yīng)操作，同時將接收到的操作指令寫入應(yīng)答緩沖寄存器。
S3024，發(fā)送應(yīng)答回文；將應(yīng)答緩沖寄存器的值發(fā)送給處理器。
S303,主處理器接收FPGA/CPLD模塊發(fā)送的應(yīng)答回文，進行應(yīng)答回文解析，判斷應(yīng)答 回文的類型是查詢或操作指令應(yīng)答還是錯誤碼應(yīng)答，根據(jù)應(yīng)答類型進行相應(yīng)的處理操作， 如圖4所示，具體過程為53031,主處理器接收應(yīng)答回文；53032,解析應(yīng)答；所述應(yīng)答回文的解析的具體過程為判斷應(yīng)答為何種應(yīng)答，如果是查詢指令應(yīng)答或操 作指令應(yīng)答，發(fā)送相應(yīng)的數(shù)據(jù)到存儲模塊；如果是錯誤碼應(yīng)答，判斷錯誤碼是已知還是未 知，如果是已知錯誤碼進入錯誤處理模塊；如果是未知錯誤碼，進一步判斷是否已經(jīng)到達 “容許接收最長等待時間(根據(jù)需求預先設(shè)定N)”，如果已經(jīng)到達就進入錯誤處理模塊，如果 沒有就再次獲取FPGA/CPLD模塊的應(yīng)答，重復前面的判斷操作。
所述主處理器和FPGA/CPLD模塊的交互協(xié)議規(guī)定了交互雙方發(fā)送的指令及應(yīng)答(包括 操作指令、查詢指令、操作指令應(yīng)答、查詢指令應(yīng)答)的組織方式，通信雙方根據(jù)確定的數(shù) 據(jù)格式對數(shù)據(jù)做組織或解析，其格式定義如下面介紹:1*指令及應(yīng)答數(shù)據(jù)格式的一般描述一條數(shù)據(jù)的格式定義型字段I操作對象字段I操作單元編號字段I操作方式字段(數(shù)據(jù)字段)其中操作類型字段指示該條數(shù)據(jù)是操作指令還是查詢指令或者其他指令；操作對象字段指示該條數(shù)據(jù)具體要操作的單元類型，如高壓、電機、電磁閥等；操作單元編號字段指示該條數(shù)據(jù)要求操作的具體是哪一個單元，如操作對象字段指示 的單元類型為電機，則操作單元編號字段則指示是哪一個編號的電機；操作方式字段指示該條數(shù)據(jù)對某種單元類型的某個單元的具體操作方式，比如是查詢 電機的運動狀態(tài)，還是關(guān)閉某個電磁閥等；其中，操作類型字段空間上有預留，可以增加新的類型；操作對象字段空間上有預留，可以增加新的操作對象；操作單元編號字段空間上有預留，可以增加新的操作單元，比如電機電磁閥可以增加；4錯誤碼數(shù)據(jù)的一般格式
權(quán)利要求
1.一種嵌入式血液分析儀的控制系統(tǒng)的控制方法，包括如下步驟步驟一主處理器發(fā)送指令到可編程邏輯器件；步驟二 可編程邏輯器件接收主處理器發(fā)送的指令，解析指令，執(zhí)行并發(fā)送應(yīng)答回文到主處理器；步驟三主處理器接收可編程邏輯器件發(fā)送的應(yīng)答回文，進行應(yīng)答回文解析和處理操作。
2.根據(jù)權(quán)利要求1所述的控制方法，其特征在于，所述指令包括查詢指令和操作指令。
3.根據(jù)權(quán)利要求1或2所述的控制方法，其特征在于，所述可編程邏輯器件解析指令并發(fā)送應(yīng)答回文到主處理器包括解析模塊收到通知后，取出指令包，按照雙方事先約定的通訊協(xié)議解析指令包；若指令包是非法的，直接進入發(fā)送模塊，發(fā)送錯誤碼應(yīng)答回文；若指令包是有效的，執(zhí)行指令，同時發(fā)送應(yīng)答回文。
4.根據(jù)權(quán)利要求3所述的控制方法，其特征在于，所述指令包是有效時，發(fā)送的應(yīng)答回文為如果是查詢指令發(fā)送查詢結(jié)果，如果是操作指令發(fā)送操作指令。
5.根據(jù)權(quán)利要求1或2所述的控制方法，其特征在于，所述主處理器進行應(yīng)答回文解析為判斷應(yīng)答回文的類型是查詢或操作指令應(yīng)答還是錯誤碼應(yīng)答。
6.根據(jù)權(quán)利要求1或2所述的控制方法，其特征在于，所述主處理器進行應(yīng)答回文解析和處理的過程為判斷應(yīng)答為何種應(yīng)答，如果是查詢指令應(yīng)答或操作指令應(yīng)答，發(fā)送相應(yīng)的數(shù)據(jù)到存儲模塊；如果是錯誤碼應(yīng)答，判斷錯誤碼是已知還是未知，如果是已知錯誤碼進入錯誤處理模塊；如果是未知錯誤碼，進一步判斷是否已經(jīng)到達容許接收最長等待時間，如果已經(jīng)到達就進入錯誤處理模塊，如果沒有就再次獲取可編程邏輯器件的應(yīng)答，重復前面的判斷操作。
7.根據(jù)權(quán)利要求6所述的控制方法，其特征在于，所述查詢和操作指令及應(yīng)答的數(shù)據(jù)格式包括一般數(shù)據(jù)格式和特殊數(shù)據(jù)格式，所述一般數(shù)據(jù)格式依次包括，操作類型字段、操作對象字段、操作單元編號字段、操作方式字段，且所述操作類型字段、操作對象字段、操作單元編號字段預留有以增加新內(nèi)容的空間；所述特殊數(shù)據(jù)格式依次包括，特殊碼標記字段、特殊碼數(shù)據(jù)字段；所述錯誤碼應(yīng)答數(shù)據(jù)格式依次包括，錯誤碼標記字段、錯誤信息字段。
8.一種嵌入式分析儀的控制系統(tǒng)，包括主處理器、可編程邏輯器件、控制單元組，所述主處理器發(fā)送指令給可編程邏輯器件，通過可編程邏輯器件控制控制單元組執(zhí)行命令；其特征在于，所述主處理器與可編程邏輯器件分離設(shè)置，二者之間通過串行線連接。
9.根據(jù)權(quán)利要求8所述的控制系統(tǒng)，其特征在于，所述主處理器包括第一發(fā)送/接收模塊、第一解析模塊、存儲模塊、錯誤碼處理模塊；所述第一發(fā)送/接收模塊用于向所述可編程邏輯器件發(fā)送指令和接收從所述可編程邏輯器件發(fā)回的應(yīng)答回文；所述第一解析模塊用于解析接收到的從可編程邏輯器件發(fā)回的應(yīng)答回文，判斷所述應(yīng)答回文的類型；所述存儲模塊用于存儲查詢和操作指令應(yīng)答回文；所述錯誤碼處理模塊用于對錯誤碼應(yīng)答進行處理。
10.根據(jù)權(quán)利要求8所述的控制系統(tǒng)，其特征在于，所述可編程邏輯器件包括第二發(fā)送/接收模塊、第二解析模塊、第二處理模塊所述第二發(fā)送/接收模塊用于接收從所述主處理器發(fā)送的指令并向所述主處理器發(fā)送應(yīng)答回文；所述第二解析模塊用于判斷接收到的從所述主處理器發(fā)送的指令是否有效，如果無效，直接通過發(fā)送模塊發(fā)送錯誤碼給所述主處理器；如果有效，通過所述第二處理模塊進行處理，再將應(yīng)答回文發(fā)送給處理器；所述第二處理模塊，用于根據(jù)所述主處理器發(fā)送的有效指令進行處理并作出相應(yīng)的應(yīng)答回文。
11.根據(jù)權(quán)利要求8或10所述的控制系統(tǒng)，其特征在于，所述第二處理模塊包括用于執(zhí)行指令的查詢模塊和用于執(zhí)行操作指令的操作模塊。
12.根據(jù)權(quán)利要求8所述的控制系統(tǒng)，其特征在于，所述控制單元組包括從處理器、各硬件設(shè)備，所述從處理器根據(jù)所述可編程邏輯器件發(fā)送的指令控制各硬件設(shè)備的動作。
全文摘要
本發(fā)明公開嵌入式血液分析儀控制系統(tǒng)的控制方法，包括主處理器發(fā)送指令到可編程邏輯器件;可編程邏輯器件接收主處理器發(fā)送的指令，解析指令，執(zhí)行并發(fā)送應(yīng)答回文到主處理器；主處理器接收可編程邏輯器件發(fā)送的應(yīng)答回文，進行應(yīng)答回文解析和處理操作。還公開了控制系統(tǒng)，包括主處理器、可編程邏輯器件、控制單元組，主處理器與可編程邏輯器件及控制單元組分離設(shè)置，主處理器與可編程邏輯器件之間用串行總線連接。采用本技術(shù)方案通過串行總線將所述主處理器和可編程邏輯器件相分離設(shè)置并在數(shù)據(jù)傳輸過程中加入容錯機制，從而解決二者必須放置在同一塊電路板上容易相互干擾的問題，并克服因采用串行總線連接線長造成數(shù)據(jù)傳輸過程中容易出錯的問題。
文檔編號G05B19/042GK102998994SQ20121048374
公開日2013年3月27日 申請日期2012年11月26日 優(yōu)先權(quán)日2012年11月26日
發(fā)明者楊帆, 馬榮榮, 杜躍信 申請人:深圳市開立科技有限公司