專利名稱：調(diào)節(jié)器用半導體集成電路的制作方法
技術領域：
本發(fā)明涉及一種直流電源裝置，進一步說，涉及一種轉(zhuǎn)換直流電壓的電壓調(diào)節(jié)器，涉及一種有效使用于構成例如具備輸出電壓切換功能的串聯(lián)調(diào)節(jié)器(包括LD0:低飽和型調(diào)節(jié)器)的半導體集成電路(調(diào)節(jié)器用IC)的技術。
背景技術：
在直流電源裝置中，期望對輸出電壓水平進行切換，以抑制作為接受電源供給的 負載的設備的特性劣化。因此，在以往的構成串聯(lián)調(diào)節(jié)器(series regulator)的控制用半導體集成電路中，存在如下的結構如圖4所示，具備用于輸入輸出電壓切換控制信號CV的端子，根據(jù)該控制端子的輸入信號即輸出電壓切換控制信號CV的狀態(tài)(高或者低)來切換輸出電壓水平。圖4所示的具備切換功能的串聯(lián)調(diào)節(jié)器將串聯(lián)形態(tài)的電阻R3和晶體管M2與用于將輸出電壓Vout進行分壓以作為反饋電壓VFB供給至誤差放大器AMP的泄放電阻(bleeder resistance) RU R2中的R2并聯(lián)連接，根據(jù)輸出電壓切換控制信號CV來使晶體管M2導通或截止，由此改變通過泄放電阻得到的分壓比，從而切換輸出電壓水平。專利文獻I :日本特開2010-191885號公報

發(fā)明內(nèi)容
發(fā)明要解決的問題然而，在圖4的具備切換功能的調(diào)節(jié)器中，放出被充入輸出電容器Co的電荷的路徑僅為負載，因此存在以下的問題將輸出電壓Vout從高電壓切換為低電壓時的響應特性差，達到期望的水平需要時間。因此，考慮以下方法如圖5所示，通過與輸出電容器Co并聯(lián)地設置電阻Ro來提高切換響應特性。然而，在圖5所示的調(diào)節(jié)器中，如圖2的(C)所示，輸出電壓達到切換后的水平所需要的時間會依賴于與輸出電容器Co并聯(lián)連接的電阻Ro的值、作為負載的設備的狀態(tài)而發(fā)生變化。另外，在通常動作狀態(tài)下，電流始終流過電阻Ro，因此存在無用的電流變多的問題。此外，為了使串聯(lián)調(diào)節(jié)器的瞬態(tài)響應特性變得良好，提出了一種在串聯(lián)調(diào)節(jié)器中與泄放電阻并聯(lián)地設置用于使電流分流的開關用晶體管的發(fā)明(專利文獻I)。然而，專利文獻I所公開的在先申請的發(fā)明并不是與泄放電阻中的其中一個電阻并聯(lián)地設置開關用晶體管，而是與泄放電阻整體并聯(lián)地設置開關用晶體管。另外，該在先申請的發(fā)明是用于改善輸出電壓突然變化時的瞬態(tài)響應特性的發(fā)明，其目的與用于改善切換輸出電壓時的瞬態(tài)響應特性的本發(fā)明的目的不同。本發(fā)明是在上述背景下完成的，其目的在于提供一種不增加無用的電流而能夠改善切換輸出電壓時的瞬態(tài)響應特性的調(diào)節(jié)器用半導體集成電路。用于解決問題的方案
為了達到上述目的，本發(fā)明的調(diào)節(jié)器用半導體集成電路具備控制用晶體管，其連接在輸入端子與輸出端子之間；分壓電路，其生成與輸出電壓成比例的反饋電壓；以及控制電路，其根據(jù)由上述分壓電路生成的上述反饋電壓與規(guī)定的基準電壓之間的電位差來控制上述控制用晶體管，使得輸出電壓固定，其中，根據(jù)輸出電壓切換控制信號來改變上述分壓電路的分壓比，由此切換上述輸出電壓，該調(diào)節(jié)器用半導體集成電路中還設置有:第一放電用晶體管，其連接在上述輸出端子與電路的基準電位點之間；以及切換時輸出下降控制電路，其將上述反饋電壓與上述規(guī)定的基準電壓進行比較，在上述輸出電壓切換控制信號變化后、上述輸出電壓下降至期望的電位之前的期間內(nèi)，輸出使上述第一放電用晶體管成為導通狀態(tài)的信號。根據(jù)上述方案，在通常動作狀態(tài)下電流不流過放電用晶體管，在輸出電壓切換控制信號發(fā)生變化而將輸出電壓從高電位狀態(tài)切換為低電位狀態(tài)時，放電用晶體管暫時被導通來進行動作使得輸出電壓迅速下降，因此不增加穩(wěn)定狀態(tài)下的無用的電流而能夠改善切換輸出電壓時的瞬態(tài)響應特性。另外，優(yōu)選使用有目的地帶有偏移的差動放大電路來作為上述切換時輸出下降控 制電路。由此，能夠利用比較簡單的電路生成在切換輸出電壓時使放電用晶體管暫時成為導通狀態(tài)的信號，從而不那么增大電路規(guī)模就能夠改善切換輸出電壓時的瞬態(tài)響應特性。并且，優(yōu)選還具備脈沖生成電路，該脈沖生成電路在上述輸出電壓切換控制信號發(fā)生了變化的情況下，生成具有規(guī)定的脈寬的單觸發(fā)脈沖(one shot pulse),該調(diào)節(jié)器用半導體集成電路構成為利用上述單觸發(fā)脈沖在上述差動放大電路中暫時流通動作電流。由此，能夠限制在切換時輸出下降控制電路中流通電流的時間，從而能夠進一步降低電路的消耗電流。另外，優(yōu)選還具備第二放電用晶體管，其連接在上述輸出端子與電路的基準電位點之間；以及外部端子，從外部對該外部端子輸入表示使調(diào)節(jié)器用半導體集成電路動作或不動作的控制信號，其中，該調(diào)節(jié)器用半導體集成電路構成為在輸入到上述外部端子的上述控制信號變?yōu)楸硎臼拐{(diào)節(jié)器用半導體集成電路不動作的狀態(tài)時上述第二放電用晶體管被導通。由此，在來自外部的表示調(diào)節(jié)器用半導體集成電路的動作或非動作的控制信號發(fā)生變化而調(diào)節(jié)器用半導體集成電路關閉時，也能夠使輸出電壓迅速地下降。并且，優(yōu)選構成為上述第一放電用晶體管兼用作上述第二放電用晶體管。由此，能夠使在輸出電壓從高電位狀態(tài)切換為低電位狀態(tài)時使輸出電壓下降的晶體管兼用作在關閉調(diào)節(jié)器用半導體集成電路時使輸出電壓下降的晶體管，從而在使調(diào)節(jié)器用半導體集成電路具有兩方的功能的情況下能夠抑制調(diào)節(jié)器用半導體集成電路面積的增大。發(fā)明的效果根據(jù)本發(fā)明，具有能夠?qū)崿F(xiàn)如下的調(diào)節(jié)器用半導體集成電路的效果在構成具備輸出電壓切換功能的串聯(lián)調(diào)節(jié)器的情況下，不增加無用的電流而能夠改善切換輸出電壓時的瞬態(tài)響應特性。


圖I是表示應用了本發(fā)明的串聯(lián)調(diào)節(jié)器的控制用IC的一個實施方式的電路結構圖。圖2是表示本發(fā)明的實施方式的串聯(lián)調(diào)節(jié)器以及以往的串聯(lián)調(diào)節(jié)器在切換輸出電壓時的輸出電壓響應特性的特性圖。圖3是表示圖I的實施例的串聯(lián)調(diào)節(jié)器的控制用IC的變形例的電路結構圖。圖4是表示具備輸出電壓切換功能的以往的串聯(lián)調(diào)節(jié)器的控制用IC的電路結構圖。
圖5是表示具備輸出電壓切換功能的以往的串聯(lián)調(diào)節(jié)器控制用IC在切換輸出電壓時的輸出電壓響應特性的改善對策的一例的電路結構圖。附圖標記說明10 :串聯(lián)調(diào)節(jié)器用IC;11 :誤差放大器(控制電路)；12 :基準電壓電路；13 :偏置電路；16 :電壓比較電路(切換時輸出下降控制電路帶偏移的差動放大電路)；M1 :電壓控制用晶體管；M2 :輸出電壓切換用晶體管；M3 :關閉時的放電用晶體管；M4 :切換輸出電壓時的放電用晶體管。
具體實施例方式
下面，基于附圖來說明本發(fā)明的優(yōu)選實施方式。圖I表示應用了本發(fā)明的串聯(lián)調(diào)節(jié)器(包括LD0)的一個實施方式。此外，雖未特別限定，但圖I中構成被點劃線包圍的部分的電路的元件形成在一個半導體芯片上，構成為調(diào)節(jié)器的控制用半導體集成電路(以下，稱為調(diào)節(jié)器用IC) 10。在本實施方式的調(diào)節(jié)器用IClO中，在用于施加來自未圖示的直流電壓源的直流電壓VDD的電壓輸入端子IN與輸出端子OUT之間連接有由P溝道MO SFET (絕緣柵型場效應晶體管以下記述為MOS晶體管)構成的電壓控制用晶體管Ml，在輸出端子OUT與被施加接地電位的接地端子GND之間串聯(lián)連接有將輸出電壓Vout進行分壓的泄放電阻R1、R2。由該泄放電阻R1、R2分壓得到的電壓VFB被反饋到誤差放大器11的非反轉(zhuǎn)輸入端子，該誤差放大器11控制上述電壓控制用晶體管Ml的柵極端子。然后，上述誤差放大器11根據(jù)反饋電壓VFB與基準電壓Vref之間的電位差來控制電壓控制用晶體管Ml，進行控制使得輸出電壓Vout為期望的電位。輸出電壓Vout的電位是能夠根據(jù)泄放電阻Rl與泄放電阻R2的電阻比來設定的。本實施方式的串聯(lián)調(diào)節(jié)器通過如上所述的反饋控制進行動作使得將輸出電壓Vout保持為固定。輸出端子OUT上連接有使輸出電壓Vout穩(wěn)定的外置的輸出電容器Co。另外，在本實施方式的調(diào)節(jié)器用IClO中，設置有基準電壓電路12，其用于產(chǎn)生基準電壓Vref ;偏置電路13，其向該基準電壓電路12和上述誤差放大器11流通偏置電流；以及啟動控制電路14，其由反相器(inverter)等構成，根據(jù)從外部輸入的作為芯片的啟動和關閉控制信號的芯片使能信號CE使上述偏置電路13成為動作狀態(tài)。基準電壓電路12能夠包括由齊納二極管形成的恒壓電路、或?qū)⒆鳛楹懔髟催M行動作的耗盡型MOS晶體管和增強型MOS晶體管串聯(lián)連接而成的基準電壓產(chǎn)生電路等。并且，本實施方式的調(diào)節(jié)器用IClO具備用于輸入輸出電壓切換控制信號CV的端子，并且構成為以下結構將串聯(lián)形態(tài)的電阻R3和MOS晶體管M2與泄放電阻R1、R2中的泄放電阻R2并聯(lián)連接，通過使MOS晶體管M2導通或截止來改變通過泄放電阻得到的分壓比，由此能夠切換輸出電壓水平。因此，設置有邏輯電路15，該邏輯電路15由反相器等構成，接收從外部輸入的輸出電壓切換控制信號CV來生成芯片的內(nèi)部信號，來自該邏輯電路15的控制信號被施加到上述MOS晶體管M2的柵極端子，當輸出電壓切換控制信號CV為高水平時，M2被截止，由泄放電阻Rl和泄放電阻R2來決定上述反饋電壓VFB，輸出電壓Vout維持為低狀態(tài)。另一方面，當輸出電壓切換控制信號CV為低水平時，MOS晶體管M2被導通，以根據(jù)電阻Rl的電阻值以及電阻R2與電阻R3的合成電阻值來決定輸出電壓的分壓比的方式改變該分壓比，由此輸出電壓Vout從低水平變?yōu)楦咚健２⑶?，在本實施方式的調(diào)節(jié)器用IClO中設置有將反饋電壓VFB與基準電壓Vref 進行比較的電壓比較電路16 ;以及在輸出端子OUT與接地點GND之間并聯(lián)連接的N溝道MOS晶體管M3和M4。其中，通過將來自上述啟動控制電路14的控制信號施加到MOS晶體管M3的柵極端子，在芯片使能信號CE從高水平變?yōu)榈退蕉酒幱陉P閉狀態(tài)時，MOS晶體管M3被導通，從而放出輸出電容器Co的電荷，起到使輸出電壓Vout迅速下降至接地電位(OV)的作用。另一方面，將上述電壓比較電路16的輸出信號施加到MOS晶體管M4的柵極端子。而且，在本實施例的電壓比較電路16中使用帶偏移的差動放大電路，該差動放大電路例如通過對差動晶體管的W/L (柵極寬度和柵極長度之比)的大小設置差來有目的地帶有偏移。此外，“有目的地”是指不包含由于制造時所產(chǎn)生的元件偏差而自然產(chǎn)生的偏移。由此，在輸出電壓切換控制信號CV從低水平變?yōu)楦咚蕉鳰OS晶體管M2被截止從而將輸出電壓Vout從高水平Vl切換為低水平V2時，反饋電壓VFB升高到高于基準電壓Vref,由此，電壓比較電路16的輸出信號變?yōu)楦咚蕉鳰OS晶體管M4被導通，發(fā)揮作用以放出輸出電容器Co的電荷。然后，當輸出電壓Vout下降至V2時,反饋電壓VFB下降至基準電壓Vref,電壓比較電路16的輸出信號變?yōu)榈退蕉鳰OS晶體管M4被截止。其結果是，在輸出電壓切換控制信號CV從低水平變?yōu)楦咚蕉鴱膯涌刂齐娐?5輸出的MOS晶體管M2的柵極控制電壓如圖2的(a)所示那樣從高水平變?yōu)榈退綍r，無論負載的狀態(tài)如何都能夠始終如圖2的(b)所示那樣在一定的短時間內(nèi)將輸出電壓Vout迅速地下降至作為目標的電位V2。另一方面，在輸出電壓切換控制信號CV從高水平變?yōu)榈退綍r，反饋電壓VFB暫時下降至低電位，但是電壓比較電路16的輸出信號不變化，MOS晶體管M4不會導通。另夕卜，由于使用帶偏移的差動放大電路作為電壓比較電路16，因此在穩(wěn)定狀態(tài)下即使反饋電壓VFB隨著負載變動而變動，MOS晶體管M4也不會被導通。此外，使差動放大電路帶偏移的方法除了如上所述那樣對差動晶體管的W/L的大小設置差的方法之外，也可以是對作為差動晶體管的負載的元件的電阻值設置差或僅在一方連接電阻等的方法。并且，在本實施方式的調(diào)節(jié)器用IClO中，雖未特別限定，但是設置有過熱關機(thermal shutdown)電路17、電流限制電路18,該過熱關機電路17為了在檢測出芯片溫度變?yōu)橐?guī)定溫度以上的情況下使電路的動作停止而具備溫度檢測電路，該電流限制電路18在輸出電流由于負載的短路等而增加并達到規(guī)定的電流值時，降低輸出電壓Vout的同時減少輸出電流，從而保護元件免受過電流的影響。過熱關機電路17例如在日本特開2007-318028號公報等中公開，電流限制電路18例如在日本特開2008-052516號公報等中公開，它們都是公知的裝置，因此省略對具體電路的說明。圖3中示出了具備輸出電壓切換功能的圖I的實施例的串聯(lián)調(diào)節(jié)器用IC的變形例。在本變形例中，在電壓比較電路16的電源電壓端子與偏置電路13之間設置作為電源開關的P溝道MOS晶體管M5，并且設置有脈沖生成電路19，該脈沖生成電路19檢測出輸出電壓切換控制信號CV從低水平向高水平的變化，生成具有規(guī)定的脈寬的單觸發(fā)脈沖， 利用由該脈沖生成電路19生成的單觸發(fā)脈沖使作為電源開關的P溝道MOS晶體管M5導通，以在電壓比較電路16中暫時流通動作電流來使其進行動作。通過這樣構成為使電壓比較電路16暫時進行動作的結構，與圖I的調(diào)節(jié)器用IC相比，具有能夠降低消耗電流的優(yōu)點。也可以構成為利用由脈沖生成電路19生成的單觸發(fā)脈沖對電壓比較電路16的電流源進行接通關閉控制，來代替設置作為電源開關的MOS晶體管M5。此外，也可以構成為在脈沖生成電路19中設置用于規(guī)定單觸發(fā)脈沖的脈寬的CR時間常數(shù)電路，在調(diào)節(jié)器用ICio中設置外部端子，該外部端子用于將構成該時間常數(shù)電路的電容器作為IC的外置元件進行連接，能夠由用戶任意地設定脈寬即電壓比較電路16的動作時間。另外，在設置了這種能夠調(diào)整脈寬的脈沖生成電路的情況下，也可以構成為省略電壓比較電路16，而通過脈沖生成電路的輸出(與上述實施例相位相反的輸出)來對放電用的MOS晶體管M4直接進行導通截止控制。而且，在該情況下，也可以與MOS晶體管M4串聯(lián)地設置電阻來利用其電阻值調(diào)整輸出電壓Vout的下降速度。以上基于實施方式具體地說明了本發(fā)明人所完成的發(fā)明，但本發(fā)明并不限定于上述實施方式。例如在上述實施方式中，分別設置有用于在關閉芯片時降低輸出電壓Vout的MOS晶體管M3以及用于在切換輸出電壓時降低輸出電壓Vout的MOS晶體管M4，但也可以構成為以共同的晶體管來設置這些晶體管，并且設置取邏輯電路15的輸出與電壓比較電路16的輸出的邏輯或的OR門，通過該OR門的輸出使共同的晶體管導通或截止。此外，雖然由于設置OR門而構成電路的元件數(shù)量變多，但是OR門的負載僅為MOS晶體管的柵極容量，因此與從輸出端子取出電流的、需要構成為尺寸比較大的元件的晶體管M3、晶體管M4相比，能夠使構成OR門的元件的尺寸為小尺寸。因此，在將共同的晶體管用作MOS晶體管M3和MOS晶體管M4這兩者的情況下，能夠減少整體的電路占有面積。另外，在上述實施方式中，使用了 MOS晶體管作為用于控制輸出電壓的控制用晶體管，但本發(fā)明也能夠應用于將雙極性晶體管用作控制用晶體管的調(diào)節(jié)器。另外，在上述實施方式中，說明了使用帶偏移的差動放大電路作為用于控制放電用的MOS晶體管M4的電壓比較電路16，但是也可以構成為差動放大電路使用沒有偏移的普通的差動放大電路，將供給至該差動放大電路的反饋電壓偏移與上述偏移相當?shù)囊?guī)定電位后進行輸入。并且，在以上的說明中，說明了將本發(fā)明應用于串聯(lián)調(diào)節(jié)器用IC的例子，但本發(fā)明并不限定于此，也能夠利用于構成對二次電池進行充電的充電裝置的充電控制用1C。
權利要求
1.一種調(diào)節(jié)器用半導體集成電路，具備 控制用晶體管，其連接在輸入端子與輸出端子之間； 分壓電路，其生成與輸出電壓成比例的反饋電壓；以及 控制電路，其根據(jù)由上述分壓電路生成的上述反饋電壓與規(guī)定的基準電壓之間的電位差來控制上述控制用晶體管，使得輸出電壓固定， 其中，根據(jù)輸出電壓切換控制信號來改變上述分壓電路的分壓比，由此切換上述輸出電壓， 該調(diào)節(jié)器用半導體集成電路的特征在于，還具備 第一放電用晶體管，其連接在上述輸出端子與電路的基準電位點之間；以及切換時輸出下降控制電路，其將上述反饋電壓與上述規(guī)定的基準電壓進行比較，在上述輸出電壓切換控制信號變化后、上述輸出電壓下降至期望的電位之前的期間內(nèi)，輸出使上述第一放電用晶體管成為導通狀態(tài)的信號。
2.根據(jù)權利要求I所述的調(diào)節(jié)器用半導體集成電路，其特征在于， 上述切換時輸出下降控制電路是有目的地帶有偏移的差動放大電路。
3.根據(jù)權利要求2所述的調(diào)節(jié)器用半導體集成電路，其特征在于， 還具備脈沖生成電路，該脈沖生成電路在上述輸出電壓切換控制信號發(fā)生了變化的情況下，生成具有規(guī)定的脈寬的單觸發(fā)脈沖， 該調(diào)節(jié)器用半導體集成電路構成為利用上述單觸發(fā)脈沖在上述差動放大電路中暫時流通動作電流。
4.根據(jù)權利要求廣3中的任一項所述的調(diào)節(jié)器用半導體集成電路，其特征在于，還具備 第二放電用晶體管，其連接在上述輸出端子與電路的基準電位點之間；以及外部端子，從外部對該外部端子輸入表示使調(diào)節(jié)器用半導體集成電路動作或不動作的控制信號， 其中，該調(diào)節(jié)器用半導體集成電路構成為在輸入到上述外部端子的上述控制信號變?yōu)楸硎臼拐{(diào)節(jié)器用半導體集成電路不動作的狀態(tài)時上述第二放電用晶體管被導通。
5.根據(jù)權利要求4所述的調(diào)節(jié)器用半導體集成電路，其特征在于， 構成為上述第一放電用晶體管兼用作上述第二放電用晶體管。
全文摘要
提供一種不流通無用的電流而能夠?qū)崿F(xiàn)輸出電壓校正功能的調(diào)節(jié)器用半導體集成電路。調(diào)節(jié)器用半導體集成電路具備電壓控制用晶體管(M1)，連接在輸入端子和輸出端子之間；控制電路(11)，根據(jù)由分壓電路生成的反饋電壓與規(guī)定的基準電壓之間的電位差控制控制用晶體管使得輸出電壓固定，其中，根據(jù)輸出電壓切換控制信號改變分壓電路的分壓比，由此切換上述輸出電壓，構成為設置有放電用晶體管(M4)，連接在輸出端子與電路的基準電位點(GND)之間；切換時輸出下降控制電路(16)，其將反饋電壓與規(guī)定的基準電壓進行比較，在上述控制信號變化后、輸出電壓下降至期望的電位之前的期間內(nèi)，輸出使上述放電用晶體管成為導通狀態(tài)的信號。
文檔編號G05F1/56GK102854908SQ20121022501
公開日2013年1月2日 申請日期2012年6月29日 優(yōu)先權日2011年6月29日
發(fā)明者寺田明廣 申請人:三美電機株式會社