專利名稱：兩級接口組合式單片機(jī)開發(fā)板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種組合式單片機(jī)開發(fā)板。
背景技術(shù)：
在單片機(jī)應(yīng)用中所使用的開發(fā)版，主要有兩種，一種是單片機(jī)最小系統(tǒng)板，即在配以必要電源和仿真器接口的條件下把單片機(jī)資源全部引出。第二種是給單片機(jī)配以必要的總線接口，主要是系統(tǒng)管理總線SMBUS (System Management Bus)、串行外圍設(shè)備接口 SPI ((serial peripheral interface)、通用串行總線USB(Universal Serial BUS)和串行數(shù)據(jù)接口標(biāo)準(zhǔn)RS-232 ；現(xiàn)有的單片機(jī)開發(fā)板存在著功能單一，外部功能接口不能靈活適應(yīng)使用需求以及缺少聲音及字符處理的問題。

發(fā)明內(nèi)容
本發(fā)明為了解決現(xiàn)有單片機(jī)開發(fā)板存在的功能單一，外部功能接口不能靈活適用使用需求以及缺少聲音及字符處理的問題，而提出的兩級接口組合式單片機(jī)開發(fā)板。兩級接口組合式單片機(jī)開發(fā)板，它由基本功能接口組件和擴(kuò)展功能接口組件組成；所述基本功能接口組件由穩(wěn)壓電源模塊和核心控制模塊組成；所述穩(wěn)壓電源模塊的供電端與核心控制模塊的受電端相連；所述擴(kuò)展接口組件由RS232接口模塊、聲音存儲模塊、 聲音放大輸出模塊、數(shù)字電位器模塊、時鐘模塊、存儲器模塊、字符單元模塊、USB數(shù)據(jù)接口模塊、聲音輸入模塊和基本功能組件接線端子模塊組成；所述RS232接口模塊的RS232數(shù)據(jù)輸出輸入端與核心控制模塊的RS232數(shù)據(jù)輸入輸出端相連，聲音存儲模塊的聲音存儲數(shù)據(jù)輸出輸入端與核心控制模塊的聲音存儲數(shù)據(jù)輸入輸出端相連，聲音放大輸出模塊的聲音輸出數(shù)據(jù)輸入端與核心控制模塊的聲音輸出數(shù)據(jù)輸出端相連，數(shù)字電位器模塊的數(shù)字電位數(shù)據(jù)輸出輸入端與核心控制模塊的數(shù)字電位數(shù)據(jù)輸入輸出端相連；時鐘模塊的時鐘數(shù)據(jù)輸出輸入端與核心控制模塊的時鐘數(shù)據(jù)輸入輸出端相連；存儲器模塊的存儲數(shù)據(jù)輸出輸入端與核心控制模塊的存儲數(shù)據(jù)輸入輸出端相連；字符單元模塊的字符數(shù)據(jù)輸出輸入端與核心控制模塊的字符數(shù)據(jù)輸入輸出端相連；USB數(shù)據(jù)接口模塊的USB數(shù)據(jù)輸出輸入端與核心控制模塊的USB數(shù)據(jù)輸入輸出端相連；聲音輸入模塊的聲音輸入數(shù)據(jù)輸出端與核心控制模塊的聲音輸入數(shù)據(jù)輸入端相連；基本功能組件接線端子模塊的接線聯(lián)絡(luò)數(shù)據(jù)信號輸入輸出端與核心控制模塊的接線聯(lián)絡(luò)數(shù)據(jù)信號輸出輸入端相連；所述核心控制模塊采用型號為 C8051F020的單片機(jī)。本發(fā)明具有功能多，外部功能接口可靈活適用于各種使用需求的優(yōu)點(diǎn)，直接使用基本功能接口組件，其它部分不焊接元器件，則此開發(fā)板只有單片機(jī)基本開發(fā)板功能，如使用基本功能接口組件和擴(kuò)展功能接口組件可構(gòu)成全功能的單片機(jī)系統(tǒng)開發(fā)板；如使用基本功能接口組件和擴(kuò)展功能接口組件的一個或多個單元構(gòu)成特定功能的單片機(jī)開發(fā)板；而且通過基本功能組件接線端子模塊12與核心控制模塊2的功能引腳相連可以實(shí)現(xiàn)核心控制模塊2的功能引腳外引，形成兩級電路結(jié)構(gòu)；不但使使用者在使用核心控制模塊2基本功能時方便插裝和拆除，還可以實(shí)現(xiàn)核心控制模塊2基本功能電路和擴(kuò)展功能接口組件同時或單獨(dú)使用的兩級電路結(jié)構(gòu)單片機(jī)開發(fā)板。本發(fā)明可廣泛適用于各種單片機(jī)開發(fā)系統(tǒng)。


圖1為本發(fā)明的模塊結(jié)構(gòu)示意圖；圖2為核心控制模塊2的電路原理圖；圖3為穩(wěn)壓電源模塊1中的5V穩(wěn)壓電源單元的電路原理圖；圖4為穩(wěn)壓電源模塊1中的3. 3V穩(wěn)壓電源單元的電路原理圖；圖5為RS232接口模塊3的電路原理圖；圖6為聲音存儲模塊4 的電路原理圖；圖7為聲音放大輸出模塊5的電路原理圖；圖8為數(shù)字電位器模塊6的電路原理圖；圖9為時鐘模塊7的電路原理圖；圖10為存儲器模塊8的電路原理圖；圖11為字符單元模塊9的電路原理圖；圖12為USB數(shù)據(jù)接口模塊10的電路原理圖；圖13為聲音輸入模塊11的電路原理圖。
具體實(shí)施例方式具體實(shí)施方式
一結(jié)合圖1說明本實(shí)施方式，它由基本功能接口組件和擴(kuò)展功能接口組件組成；所述基本功能接口組件由穩(wěn)壓電源模塊1和核心控制模塊2組成；所述穩(wěn)壓電源模塊1的供電端與核心控制模塊2的受電端相連；所述擴(kuò)展接口組件由RS232接口模塊3、聲音存儲模塊4、聲音放大輸出模塊5、數(shù)字電位器模塊6、時鐘模塊7、存儲器模塊 8、字符單元模塊9、USB數(shù)據(jù)接口模塊10、聲音輸入模塊11和基本功能組件接線端子模塊 12組成；所述RS232接口模塊3的RS232數(shù)據(jù)輸出輸入端與核心控制模塊2的RS232數(shù)據(jù)輸入輸出端相連，聲音存儲模塊4的聲音存儲數(shù)據(jù)輸出輸入端與核心控制模塊2的聲音存儲數(shù)據(jù)輸入輸出端相連，聲音放大輸出模塊5的聲音輸出數(shù)據(jù)輸入端與核心控制模塊2 的聲音輸出數(shù)據(jù)輸出端相連，數(shù)字電位器模塊6的數(shù)字電位數(shù)據(jù)輸出輸入端與核心控制模塊2的數(shù)字電位數(shù)據(jù)輸入輸出端相連；時鐘模塊7的時鐘數(shù)據(jù)輸出輸入端與核心控制模塊 2的時鐘數(shù)據(jù)輸入輸出端相連；存儲器模塊8的存儲數(shù)據(jù)輸出輸入端與核心控制模塊2的存儲數(shù)據(jù)輸入輸出端相連；字符單元模塊9的字符數(shù)據(jù)輸出輸入端與核心控制模塊2的字符數(shù)據(jù)輸入輸出端相連；USB數(shù)據(jù)接口模塊10的USB數(shù)據(jù)輸出輸入端與核心控制模塊2的 USB數(shù)據(jù)輸入輸出端相連；聲音輸入模塊11的聲音輸入數(shù)據(jù)輸出端與核心控制模塊2的聲音輸入數(shù)據(jù)輸入端相連；基本功能組件接線端子模塊12的接線聯(lián)絡(luò)數(shù)據(jù)信號輸入輸出端與核心控制模塊2的接線聯(lián)絡(luò)數(shù)據(jù)信號輸出輸入端相連；所述核心控制模塊2采用型號為 C8051F020的單片機(jī)。
具體實(shí)施方式
二 結(jié)合圖3和圖4說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
一不同點(diǎn)在于所述穩(wěn)壓電源模塊1由5V穩(wěn)壓電源單元和3. 3V穩(wěn)壓電源單元組成；所述5V 穩(wěn)壓電源單元由第一電阻Rl至第五電阻R5、第一二極管Dl至第四二極管D4、第一電容Cl 至第三電容C3、第一芯片U1、第一開關(guān)Kl和第一插接件Jl組成；第一二極管Dl的陽極與電源地GND相連，第一二極管Dl的陰極同時與第一開關(guān)Kl的一端、第一電阻Rl的一端、第一電容Cl的一端、第一芯片Ul的第三管腳IN和第一芯片Ul的第四關(guān)鍵IN相連；所述第一開關(guān)Kl的另一端與第一插接件Jl的第一插接管腳相連；所述第一電阻Rl的另一端與第二二極管D2的陽極相連；所述第二二極管D2的陰極同時與第三二極管D3的陰極和電源地GND相連；所述第三二極管D3的陽極與第三電阻R3的一端相連，第三電阻R3的另一端同時與第三電容C3的一端、第四二極管D4的陰極和+5V電源相連；所述第四二極管D4的陽極同時與第三電容C3的另一端和電源地GND相連；第一芯片Ul的管腳GND同時與第一芯片Ul的管腳EN和電源地GND相連；所述第一電容Cl的另一端同時與第一插接件Jl的第二插接管腳、第二電阻R2的一端和電源地GND相連；所述第二電阻R2的另一端與第二電容C2的一端相連；第二電容C2的另一端同時與第一芯片Ul的第五管腳OUT、第一芯片Ul 的第六管腳OUT、第一芯片Ul的管腳SENSE、第四電阻R4的一端和+5V電源相連；第四電阻 R4的另一端與第五電阻R5的一端相連，第五電阻R5的另一端與第一芯片Ul的管腳REST 相連；所述3. 3V穩(wěn)壓電源單元由第六電阻R6至第九電阻R9、第五二極管D5至第六二極管 D6、第四電容C4、第五電容C5、第二芯片U2、第二開關(guān)K2、第三開關(guān)K3、第二插接件J2和第三插接件J3組成；所述第二開關(guān)K2的一個動觸點(diǎn)與+5V電源相連；第二開關(guān)K2的另一個動觸點(diǎn)同時與第三插接件J3的第一插接管腳和+5V電源相連；第二開關(guān)K2的靜觸點(diǎn)同時與第四電容C4的一端、第二芯片U2的第三管腳IN和第二芯片U2的第四管腳IN和+5V電源相連；第四電容C4的另一端同時與第三插接件的第五插接管腳、第六電阻R6的一端和電源地GND相連；第六電阻R6的另一端與第五電容C5的一端相連；第五電容C5的另一端同時與第八電阻R8的一端、第三開關(guān)K3的一端、第二芯片U2的第五管腳OUT、第二芯片U2的第六管腳OUT和第二芯片U2的管腳SENSE相連；第八電阻R8的另一端與第九電阻R9的一端相連；第九電阻R9的另一端與第二芯片U2的管腳REST相連；第三開關(guān)K3的另一端同時與第七電阻R7的一端、第五二極管D5的陰極和+3. 3V電源相連；第五二極管D5的陽極同時與第二插接件J2的第二插接管腳和電源地相連；第二插接件J2的第一插接管腳與+5V 電源相連；第七電阻R7的另一端與第六二極管D6的陽極相連；第六二極管D6的陰極同時與第二芯片U2的管腳GND、第二芯片U2的管腳EN和電源地GND相連；所述第一芯片Ul采用型號為TPS7350芯片；第二芯片U2采用型號為TPS7333芯片。其它組成和連接方式與具體實(shí)施方式
一相同。
具體實(shí)施方式
三結(jié)合圖2說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
二不同點(diǎn)在于所述核心控制模塊2由第七二極管D7至第十四二極管D14、第十電阻RlO至第二十電阻R20、第三十八電阻R38、第四插接件J4至第七插接件J7、第六電容C6至第十電容C10、 第一晶振JZ1、第三芯片U3、復(fù)位按鈕RST和地線聯(lián)絡(luò)電阻RO組成；所述基本功能組件接線端子模塊12由第十插接件JlO至第十三插接件J13組成；第十一二極管Dll的陽極同時與第十二二極管D12的陽極、第十三二極管D13的陽極、第十四二極管D14的陽極、復(fù)位按鈕RST的一端、第六電容C6的一端和第七電容C7 的一端相連；復(fù)位按鈕RST的另一端同時與第六電容C6的另一端、第十二電阻R12的一端和第十一電阻Rll的一端相連；第十二電阻R12的另一端與+3. 3V電源相連；第七電容C7的另一端同時與第十一電阻Rll的另一端和第三芯片U3的管腳RST 相連；第十一二極管Dll的陰極同時與第七二極管D7的陽極、第十電阻RlO的一端、第三芯片U3的管腳TCK和第四插接件J4的第四插接管腳相連；第七二極管D7的陰極同時與第八二極管D8的陰極、第九二極管D9的陰極、第十二極管DlO的陰極和+3. 3V電源相連；
第八二極管D8的陽極同時與第十二二極管D12的陰極和第三芯片U3的管腳TMS 相連；第九二極管D9的陽極同時與第十三二極管D13的陰極和第三芯片U3的管腳TDO 相連；第十二極管DlO的陽極同時與第十四二極管D14的陰極和第三芯片U3的管腳TDI 相連；第四插接件J4的第二插接管腳同時與第四插接件J4的第三插接管腳、第四插接件J4的第九插接管腳和電源地GND相連；第四插接件J4的第一插接管腳與第三十八電阻R38的一端相連；第三十八電阻 R38的另一端與+3. 3V電源相連；第八電容C8的一端同時與第九電容C9的一端和電源地相連，第九電容C9的另一端同時與第八電容C8的另一端和第三芯片U3的管腳VREF相連；第三芯片U3的第十管腳AGND同時與第三芯片U3的第十三管腳AGND和電源地相連；第三芯片U3的第十一管腳AV+同時與第三芯片U3的第十四管腳AV+、第十四電阻R14 的一端和第六插接件J6的第一插接管腳相連；第十四電阻R14的另一端與+3. 3V電源相連；第三芯片U3的第六管腳CP-至第九管腳CPO+分別與第五插接件J5的第一插接管腳至第四插接管腳相連；第六插接件J6的第二插接管腳同時與第六插接件J6的第三插接管腳、第六插接件J6的第五插接管腳和第六插接件J6的第七插接管腳相連；第六插接件J6的第四插接管腳與第三芯片U3的管腳VREFD相連；第六插接件J6的第六插接管腳與第三芯片U3的管腳 VREFO相連；第六插接件J6的第八插接管腳與第三芯片U3的管腳VREFl相連；第三芯片U3的第十八管腳ΑΙΝΟ. 0至第二十五管腳ΑΙΝΟ. 7分別與第七插接件J7 的第一插接管腳至第八插接管腳相連；第一晶振JZl的第四接線管腳與+3. 3V電源相連；第一晶振JZl的第三接線管腳與第十三電阻R13的一端相連；第十三電阻R13的另一端與第三芯片U3的管腳XTALl相連；第一晶振JZl的第二接線管腳同時與第十電容ClO的一端和電源地GND相連；第十電容 ClO的另一端同時與第三芯片U3的管腳MONEN和+3. 3V電源相連；第三芯片U3的第二十九管腳ΑΙΝ1. 7/Α15/Ρ1. 7至第三十六管腳ΑΙΝ1. 0/Α8/Ρ1. 0 分別與第十一插接件Jll的第十六插接管腳至第九插接管腳相連；第三芯片U3的第三十七管腳VDD與+3. 3V電源相連；第三芯片U3的第三十八管腳GND 與電源地GND相連；第三芯片U3的第三十九管腳A15m/A7/P2. 7至第四十六管腳A8m/A0/P2. 0分別與第十一插接件 Jll的第八插接管腳至第一插接管腳相連；第三芯片U3的第四十七管腳AD7/D7/P3. 7至第五十管腳AD4/D4/P3. 4分別與第十插接件JlO的第三十二插接管腳至第二十九插接管腳相連；第三芯片U3的第五i^一管腳AD3/D3/P3. 3至第五十四管腳AD0/D0/P3. 0分別與第十插接件JlO的第二十五插接管腳至第二十八插接管腳相連；第三芯片U3的第五十五管腳WR/P0. 7同時與第十六電阻R16的一端和第十插接件JlO的第二十四插接管腳相連；
第三芯片U3的第五十六管腳RD/P0. 6同時與第十五電阻R15的一端和第十插接件JIO的第二十三插接管腳相連；第三芯片U3的第五十七管腳ALE/P0. 5同時與第二十電阻R20的一端和第十插接件JIO的第二十二插接管腳相連；第三芯片U3的第五十八管腳P0. 4同時與第十九電阻R19的一端和第十插接件 JlO的第二十一插接管腳相連；第三芯片U3的第五十九管腳P0. 3同時與第十八電阻R18的一端和第十插接件 JlO的第二十插接管腳相連；第三芯片U3的第六十管腳P0. 2同時與第十七電阻R17的一端和第十插接件JlO 的第十九插接管腳相連；第三芯片U3的第六十一管腳P0. 1和第六十二管腳P0. 0分別與第十插接件JlO 的第十八插接管腳和第十七插接管腳相連；第三芯片U3的第六十三管腳GND與電源地GND相連；第三芯片U3的第六十四管腳VDD與+3. 3V電源相連；第三芯片U3的第六十五管腳AD7/D7/P7. 7至第七十五管腳A13m/A5/P6. 5分別與第十插接件JlO的第十六插接管腳至第六插接管腳相連；第三芯片U3的第七十六管腳A12m/A4/P6. 4至第八十管腳A8m/A0/P6. 0分別與第十插接件JlO的第五插接管腳至第一插接管腳相連；第三芯片U3的第八十一管腳A15/P5. 7至第八十八管腳A8/P5. 0分別與第十二插接件J12的第十六插接管腳至第九插接管腳相連；第三芯片U3的第八十九管腳GND與電源地相連；
第三芯片U3的第九十管腳VDD與+3. 3V電源相連；第三芯片U3的第九十一管腳WR/P4. 7至第九十八管腳P4. 0分別與第十二插接件 J12的第八插接管腳至第一插接管腳相連；第三芯片U3的第九十九管腳DACl和第一百管腳DACO分別與第十三插接件J13
的第二插接管腳和第一插接管腳相連；地線聯(lián)絡(luò)電阻RO的一端與電源地連接，地線聯(lián)絡(luò)電阻RO的另一端與地線相連；第三芯片U3采用型號為C8051F020的單片機(jī)。其它組成和連接方式與具體實(shí)施方式
二相同。
具體實(shí)施方式
四結(jié)合圖5說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
三不同點(diǎn)在于所述RS232接口模塊3由第十一電容Cll至第十五電容C15、第四芯片U4和DB9接線板組成；第十一電容Cll的兩端分別與第四芯片U4的第一管腳Cl+和第三管腳Cl-相連；第十三電容C13的兩端分別與第四芯片U4的第四管腳C2+和第五管腳C2-相連；第十四電容C14的一端與電源地相連，地十四電容C14的另一端與第四芯片U4的第六管腳V-相連；第十二電容C12的一端與第四芯片U4的第二管腳V+相連，第十二電容C12同時與第十五電容C15的一端、第四芯片U4的第十六管腳Vcc和+5V電源相連；第十五電容C15 的另一端同時與第四芯片U4的第十五管腳GND和電源地相連；
第四芯片U4的第十四管腳Tlout與DB9接線板的第二接線管腳相連；第四芯片U4 的第十三管腳Rlin與DB9接線板的第三接線管腳相連；第四芯片U4的第十二管腳Rlout和第十一管腳Tlin分別與第十插接件JlO的第十八插接管腳和第十七插接管腳相連；DB9接線板的第五接線管腳與電源地相連；第四芯片U4采用型號為MAX232的芯片。其它組成和連接方式與具體實(shí)施方式
三相同。
具體實(shí)施方式
五結(jié)合圖6說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
四不同點(diǎn)在于所述聲音存儲模塊4由第五芯片TO、第十六電容C16至第二十一電容C21、第二十一電阻R21、第二十二電阻R22和第二晶振JZ2組成；所述第五芯片U5的第一管腳VDD與+3. 3V電源相連；第五芯片U5的第二管腳VSS 同時與第十六電容C16的一端和電源地相連；第十六電容C16的另一端與第五芯片TO的管腳RST相連；第五芯片U5的第七管腳Xl與第二十一電阻R21的一端相連，第二十一電阻 R21的另一端與第二晶振JZ2的第三接線管腳相連；第二晶振JZ2的第二接線管腳與電源地相連，第二晶振JZ2的第四接線管腳同時與第十七電容C17的一端和+3. 3V電源相連；第十七電容C17的另一端與電源地GND相連；第五芯片U5的第八管腳VSS和第九管腳VDD分別與電源地和+3. 3V電源相連；第五芯片U5的第十二管腳AVDD同時與第十八電容C18的一端和第二十二電阻 R22的一端相連；第二十二電阻R22的另一端與+3. 3V電源相連；第十八電容C18的另一端同時與第五芯片U5的第十六管腳AVSS和電源地相連；第五芯片U5的第十四管腳CAP2與第十九電容C19的一端相連；第十九電容C19的另一端與電源地GND相連；第五芯片U5的第三十四管腳VSS與電源地相連；第五芯片U5的第三十六管腳RDY與第十插接件JlO的第三十二插接管腳相連；第五芯片U5的第四十管腳RXD與第十插接件JlO的第十七插接管腳相連；第五芯片U5的第四十二管腳TXD與第十插接件JlO的第十八插接管腳相連；第五芯片TO的第四十四管腳VDD同時與第二十一電容C21的一端、第二十電容C20的一端和 +3. 3V電源相連；第二十電容C20的另一端同時與第二i^一電容C21的另一端和電源地GND 相連；第五芯片U5的型號為XF-S3011的芯片。其它組成和連接方式與具體實(shí)施方式
四相同。
具體實(shí)施方式
六結(jié)合圖7說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
五不同點(diǎn)在于所述聲音放大輸出模塊5由第二十三電阻R23至第二十五電阻R25、第二十二電容 C22至第二十五電容C25、揚(yáng)聲器SP2、第六芯片TO、測試端子和耳機(jī)插座PH0NEJACK組成； 測試端子的第一接線管腳與第二十三電容C23的一端相連，第二十三電容C23的另一端第六芯片U6的第二管腳-Vin相連；測試端子的第二接線管腳同時與第二十二電容C22的一端和電源地GND相連，第二十二電容C22的另一端同時與第六芯片U6的第一管腳VDD和 +3. 3V電源相連；第六芯片U6的第三管腳HPSense同時與第二十三電阻R23的一端和第二十四電阻R24的一端相連；第二十三電阻R23的另一端與+3. 3V電源相連；第二十四R24 的另一端與耳機(jī)插座PH0NEJACK的第二接線管腳相連；第六芯片U6的第五管腳Vol與揚(yáng)聲器SP2的一個接線端相連；第六芯片U6的第六管腳GND與電源地GND相連；第六芯片U6 的第七管腳Bypass與第二十四電容C24的一端相連；第二十四電容C24的另一端與電源地 GND相連；第六芯片TO的第八管腳Vo2同時與揚(yáng)聲器SP2的另一個接線端和第二十五電容C25的一端相連；第二十五電容C25的另一端同時與第二十五電阻R25的一端和耳機(jī)插座 PH0NEJACK的第一接線管腳相連；第二十五電阻R25的另一端同時與電源地GND和耳機(jī)插座PH0NEJACK的第三接線管腳相連；第六芯片U6采用型號為LM4875的芯片。其它組成和連接方式與具體實(shí)施方式
五相同。
具體實(shí)施方式
七結(jié)合圖8說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
六不同點(diǎn)在于所述數(shù)字電位器模塊6由第二十六電容C26至第二十九電容C29、第七芯片U7、第八芯片U8和第八插接件J8組成；第二十六電容C26的一端同時與第二十七電容C27的一端、第七芯片U7的第二管腳VDD和+3. 3V電源相連；第二十六電容C26的另一端同時與第二十七電容C27的另一端和電源地GND相連；第七芯片U7的第一管腳W與第八插接件J8 的第一插接管腳相連；第七芯片U7的第三管腳GND與電源地GND相連；第七芯片U7的第四管腳SCL與第十插接件JlO的第二十四插接管腳相連；第七芯片U7的第五管腳SDA與第十插接件JlO的第二十三插接管腳相連；第七芯片U7的第六管腳ADO同時與第七芯片U7的第七管腳B和電源地GND相連；第七芯片U7的第八管腳與+3. 3V電源相連；第二十八電容C28的一端同時與第二十九電容C29的一端和電源地GND相連；第二十八電容C28的另一端同時與第二十九電容C29的另一端、第八芯片U8的第二管腳VDD 和+3. 3V電源相連；第八芯片U8的第三管腳GND與電源地GND相連；第八芯片U8的第一管腳W與第八插接件J8的第二插接管腳相連；第八芯片U8的第四管腳SCL與第十插接件 JlO的第二十四插接管腳相連；第八芯片U8的第五管腳SDA與第十插接件JlO的第二十三插接管腳相連；第八芯片U8的第六管腳ADO同時與第八芯片U8的第八管腳A和+3. 3V電源相連；第八芯片U8的第七管腳與電源地GND相連；所述第七芯片U7采用型號為AD5245 的芯片，第八芯片U8采用型號為AD5245的芯片。其它組成和連接方式與具體實(shí)施方式
六相同。
具體實(shí)施方式
八結(jié)合圖9說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
七不同點(diǎn)在于所述時鐘模塊7由第二十六電阻R26至第三十三電阻R33、第三十電容C30至第三十二電容C32、第三晶振JZ3、第十五二極管D15和第九芯片U9組成；第二十六電阻R26 的一端同時與第三十一電阻R31的一端和第十插接件JlO的第三十一插接管腳相連；第 Si電阻R31的另一端與第九芯片U9的第五管腳INTRA相連；第二十六電阻R26的另一端同時與第二十七電阻R27的一端、第三十二電阻R32的一端、第三十電容C30的一端和+3. 3V電源相連；第二十七電阻R27的另一端同時與第二十八電阻R28的一端和第十插接件JlO的第三十插接管腳相連；第二十八電阻R28的另一端與第九芯片U9的第一管腳 INTRB相連；第九芯片U9的第二管腳SCL與第二十九電阻R29的一端相連；第二十九電阻 R29的另一端與第十插接件JlO的第二十四插接管腳相連；第九芯片U9的第三管腳SDA與第三十電阻R30的一端相連，第三十電阻R30的另一端與第十插接件JlO的第二十三插接管腳相連；第九芯片U9的第四管腳GND與電源地GND相連；第三十電容C30的另一端同時與第三i^一電容C31的一端和電源地GND相連；第三十二電阻R32的另一端與第十五二極管D15的陽極相連；第十五二極管D15的陰極同時與第三十一電容C31的另一端和第九芯片U9的第八管腳VDD相連；第九芯片U9的第七管腳OSCIN與第三十三電阻R33的一端相連；第三十三電阻R33的另一端與第三晶振JZ3的第三接線管腳相連；第三晶振JZ3的第二接線管腳與電源地GND相連，第三晶振JZ3的第四接線管腳同時與第三十二電容C32的一端和+3. 3V電源相連；第三十二電容C32的另一端與電源地GND相連；第九芯片U9采用型號為SD2098的芯片。其它組成和連接方式與具體實(shí)施方式
七相同。
具體實(shí)施方式
九結(jié)合圖10和圖11說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
八不同點(diǎn)在于所述存儲器模塊8由第三十四電容C34和第十一芯片Ull組成；所述第三十四電容C34的一端與第十一芯片Ul 1的第四管腳CS相連；第三十四電容C34的另一端同時與第十一芯片Ull的第一管腳GND和電源地GND相連；第十一芯片Ull的第五管腳SCK 與第十插接件JlO的第十九插接管腳相連；第十一芯片Ull的第六管腳SI與第十插接件 JlO的第二十一插接管腳相連；第十一芯片Ull的第七管腳SO與第十插接件JlO的第二十插接管腳相連；第十一芯片Ull的第二十三管腳RDY與第十插接件JlO的第二十八插接管腳相連；第十一芯片Ull的第二十五管腳WP同時與第十一芯片Ull的第二十八管腳VCC和 +3. 3V電源相連；所述字庫單元模塊9由第三十三電容C33、第三十四電阻R34和第十芯片UlO組成；第十芯片UlO的第一管腳SO與第十插接件JlO的第二十插接管腳相連；第十芯片UlO 的第二管腳VSS同時與第三十三電容C33的一端和電源地GND相連；第三十三電容C33的另一端同時和第十芯片UlO的第七管腳VCC和+3. 3V電源相連；第十芯片UlO的第八管腳 VSS同時與第九管腳VSS和電源地GND相連；第十芯片UlO的第十二管腳VSS與電源地GND 相連；第十芯片UlO的管腳CLK與第十插接件JlO的第十九插接管腳相連；第十芯片UlO的第十四管腳HOLD與第三十四電阻R34的一端相連；第三十四電阻R34的另一端與+3. 3V電源相連；第十芯片UlO的第十九管腳CS#/與第十插接件JlO的第二十九插接管腳相連 ’第十芯片UlO的第二十管腳SI與第十插接件JlO的第二十一插接管腳相連；第十芯片UlO采用型號為GT23L32S4W的芯片，第i^一芯片Ull采用型號為AT45DB081的芯片。其它組成和連接方式與具體實(shí)施方式
八相同。
具體實(shí)施方式
十結(jié)合圖12和圖13說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
九不同點(diǎn)在于所述USB數(shù)據(jù)接口模塊10由第三十五電阻R35、第三十五電容C35至第三十七電容C37、第九插接件J9和第十二芯片U12組成；第三十六電容C36的一端同時與第三十五電容C35的一端、第十二芯片U12的第六管腳VDD和+3. 3V電源相連；第三十六電容C36的另一端同時與第三十五電容C35的另一端、第十二芯片U12的第三管腳GND和電源地GND相連；第十二芯片U12的第一管腳D⑶與第九插接件J9的第四插接管腳相連；第十二芯片U12的第四管腳與第三插接件J3的第三插接管腳相連；第十二芯片U12的第五管腳與第三插接件J3的第二插接管腳相連；第十二芯片U12的第七管腳REGIN同時與第三十七電容C37的一端、第三十五電阻R35的一端、第十二芯片U12的第八管腳VBUS和+5V 電源相連；第三十五電阻R35的另一端與第十二芯片U12的第九管腳RST相連；第三十七電容C37的另一端與電源地GND相連；第十二芯片U12的第十一管腳與第九插接件J9的第五插接管腳相連；第十二芯片U12的第十二管腳與第九插接件J9的第六插接管腳相連；第十二芯片U12的第二十三管腳CTS與第九插接件J9的第八插接管腳相連；第十二芯片U12 的第二十四管腳RTS與第九插接件J9的第七插接管腳相連；第十二芯片U12的第二十七管腳DSR與第九插接件J9的第二插接管腳相連；第十二芯片U12的第二十八管腳DTR與第九插接件J9的第一插接管腳相連；
所述聲音輸入模塊11由第三十八電容C38至第四十電容C40、第十三芯片U13、第十四芯片U14、第三十六電阻R36和第三十七電阻R37組成；第三十八電容C38的一端與電源地GND相連，第三十八電容C38的另一端同時與第十三芯片U13的第一管腳VDD、第四十電容C40的一端和+3. 3V電源相連；第三十六電阻R36的第一接線端與電源地GND相連， 第三十六電阻R36的第二接線端與+3. 3V電源相連；第三十六電阻R36的第三接線端與第十三芯片U13的第四管腳DCVol/SD相連；第四十電容C40的另一端同時與第十四芯片U14 的第四管腳POWER和第三十七電阻R37的一端相連；第三十七電阻R37的另一端與電源地 GND相連；第十四芯片U14的第二管腳GND同時與第十四芯片U14的第三管腳GND和電源地GND相連；第十四芯片U14的第四管腳OUTPUT與+3. 3V電源相連；第十三芯片U13的第六管腳GND與電源地GND相連；第十三芯片U13的第七管腳與第三十九電容C39的一端相連，第三十九電容C39的另一端與電源地GND相連；第十三芯片U13采用型號為LM4875的芯片；第十四芯片U14采用型號為MSM2C的麥克風(fēng)芯片。其它組成和連接方式與具體實(shí)施方式
九相同。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對于本所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明所提交的權(quán)利要求書確定的專利保護(hù)范圍。
權(quán)利要求
1.兩級接口組合式單片機(jī)開發(fā)板，其特征在于它由基本功能接口組件和擴(kuò)展功能接口組件組成；所述基本功能接口組件由穩(wěn)壓電源模塊(1)和核心控制模塊( 組成；所述穩(wěn)壓電源模塊(1)的供電端與核心控制模塊O)的受電端相連；所述擴(kuò)展接口組件由RS232 接口模塊(3)、聲音存儲模塊G)、聲音放大輸出模塊(5)、數(shù)字電位器模塊(6)、時鐘模塊 (7)、存儲器模塊⑶、字符單元模塊(9)、USB數(shù)據(jù)接口模塊(10)、聲音輸入模塊(11)和基本功能組件接線端子模塊(1 組成；所述RS232接口模塊C3)的RS232數(shù)據(jù)輸出輸入端與核心控制模塊O)的RS232數(shù)據(jù)輸入輸出端相連，聲音存儲模塊的聲音存儲數(shù)據(jù)輸出輸入端與核心控制模塊O)的聲音存儲數(shù)據(jù)輸入輸出端相連，聲音放大輸出模塊(5)的聲音輸出數(shù)據(jù)輸入端與核心控制模塊O)的聲音輸出數(shù)據(jù)輸出端相連，數(shù)字電位器模塊(6) 的數(shù)字電位數(shù)據(jù)輸出輸入端與核心控制模塊⑵的數(shù)字電位數(shù)據(jù)輸入輸出端相連；時鐘模塊(7)的時鐘數(shù)據(jù)輸出輸入端與核心控制模塊O)的時鐘數(shù)據(jù)輸入輸出端相連；存儲器模塊⑶的存儲數(shù)據(jù)輸出輸入端與核心控制模塊⑵的存儲數(shù)據(jù)輸入輸出端相連；字符單元模塊(9)的字符數(shù)據(jù)輸出輸入端與核心控制模塊O)的字符數(shù)據(jù)輸入輸出端相連；USB數(shù)據(jù)接口模塊(10)的USB數(shù)據(jù)輸出輸入端與核心控制模塊(2)的USB數(shù)據(jù)輸入輸出端相連; 聲音輸入模塊(11)的聲音輸入數(shù)據(jù)輸出端與核心控制模塊O)的聲音輸入數(shù)據(jù)輸入端相連；基本功能組件接線端子模塊(1 的接線聯(lián)絡(luò)數(shù)據(jù)信號輸入輸出端與核心控制模塊(2) 的接線聯(lián)絡(luò)數(shù)據(jù)信號輸出輸入端相連；所述核心控制模塊( 采用型號為C8051F020的單片機(jī)。
2.根據(jù)權(quán)利要求1所述的兩級接口組合式單片機(jī)開發(fā)板，其特征在于所述穩(wěn)壓電源模塊(1)由5V穩(wěn)壓電源單元和3. 3V穩(wěn)壓電源單元組成；所述5V穩(wěn)壓電源單元由第一電阻(Rl)至第五電阻(R5)、第一二極管(Dl)至第四二極管(D4)、第一電容(Cl)至第三電容(C3)、第一芯片(Ul)、第一開關(guān)(Kl)和第一插接件 (Jl)組成；第一二極管(Dl)的陽極與電源地GND相連，第一二極管(Dl)的陰極同時與第一開關(guān) (Kl)的一端、第一電阻(Rl)的一端、第一電容(Cl)的一端、第一芯片(Ul)的第三管腳IN 和第一芯片(Ul)的第四管腳IN相連；所述第一開關(guān)(Kl)的另一端與第一插接件(Jl)的第一插接管腳相連； 所述第一電阻(Rl)的另一端與第二二極管(D2)的陽極相連； 所述第二二極管(擬)的陰極同時與第三二極管(D!3)的陰極和電源地GND相連； 所述第三二極管(D3)的陽極與第三電阻(R3)的一端相連，第三電阻(R3)的另一端同時與第三電容(C3)的一端、第四二極管(D4)的陰極和+5V電源相連；所述第四二極管(D4)的陽極同時與第三電容(C3)的另一端和電源地GND相連； 第一芯片(Ul)的管腳GND同時與第一芯片(Ul)的管腳EN和電源地GND相連； 所述第一電容(Cl)的另一端同時與第一插接件(Jl)的第二插接管腳、第二電阻(R2) 的一端和電源地GND相連；所述第二電阻(似)的另一端與第二電容(以)的一端相連；第二電容(C2)的另一端同時與第一芯片(Ul)的第五管腳OUT、第一芯片(Ul)的第六管腳OUT、第一芯片(Ul)的管腳SENSE、第四電阻(R4)的一端和+5V電源相連；第四電阻(R4)的另一端與第五電阻(R5)的一端相連，第五電阻(R5)的另一端與第一芯片(Ul)的管腳REST相連；所述3. 3V穩(wěn)壓電源單元由第六電阻(R6)至第九電阻(R9)、第五二極管(M)至第六二極管(D6)、第四電容(C4)、第五電容(C5)、第二芯片(U2)、第二開關(guān)(K2)、第三開關(guān)(K3)、 第二插接件(E)和第三插接件(B)組成；所述第二開關(guān)(以)的一個動觸點(diǎn)與+5V電源相連；第二開關(guān)(以)的另一個動觸點(diǎn)同時與第三插接件(B)的第一插接管腳和+5V電源相連；第二開關(guān)(以)的靜觸點(diǎn)同時與第四電容(C4)的一端、第二芯片(U2)的第三管腳IN和第二芯片(U2)的第四管腳IN和+5V 電源相連；第四電容(C4)的另一端同時與第三插接件(J3)的第五插接管腳、第六電阻(R6)的一端和電源地GND相連；第六電阻(R6)的另一端與第五電容(C5)的一端相連；第五電容(C5)的另一端同時與第八電阻(R8)的一端、第三開關(guān)(K3)的一端、第二芯片(U2的第五管腳OUT、第二芯片(U2)的第六管腳OUT和第二芯片(U2)的管腳SENSE相連；第八電阻(R8)的另一端與第九電阻(R9)的一端相連；第九電阻(R9)的另一端與第二芯片(U2)的管腳REST相連；第三開關(guān)(K3)的另一端同時與第七電阻(R7)的一端、第五二極管(D5)的陰極和 +3. 3V電源相連；第五二極管(M)的陽極同時與第二插接件(E)的第二插接管腳和電源地相連； 第二插接件(E)的第一插接管腳與+5V電源相連； 第七電阻(R7)的另一端與第六二極管(D6)的陽極相連；第六二極管(D6)的陰極同時與第二芯片(U2)的管腳GND、第二芯片(U2)的管腳EN和電源地GND相連；所述第一芯片(Ul)采用型號為TPS7350芯片；第二芯片(U2)采用型號為TPS7333芯片。
3.根據(jù)權(quán)利要求2所述的兩級接口組合式單片機(jī)開發(fā)板，其特征在于所述核心控制模塊O)由第七二極管(D7)至第十四二極管(D14)、第十電阻(RlO)至第二十電阻(R20)、第三十八電阻(R38)、第四插接件(J4)至第七插接件(J7)、第六電容(C6)至第十電容(ClO)、 第一晶振(JZl)、第三芯片(U3)、復(fù)位按鈕(RST)和地線聯(lián)絡(luò)電阻(RO)組成；所述基本功能組件接線端子模塊(12)由第十插接件(JlO)至第十三插接件(Jl3)組成；第十一二極管(Dll)的陽極同時與第十二二極管(D12)的陽極、第十三二極管(D13) 的陽極、第十四二極管(D14)的陽極、復(fù)位按鈕(RST)的一端、第六電容(C6)的一端和第七電容(C7)的一端相連；復(fù)位按鈕(RST)的另一端同時與第六電容(C6)的另一端、第十二電阻(R12)的一端和第十一電阻(Rll)的一端相連；第十二電阻(R12)的另一端與+3. 3V電源相連；第七電容(C7)的另一端同時與第十一電阻(Rll)的另一端和第三芯片(U3)的管腳 RST相連；第十一二極管(Dll)的陰極同時與第七二極管(D7)的陽極、第十電阻(RlO)的一端、 第三芯片(TO)的管腳TCK和第四插接件(J4)的第四插接管腳相連；第七二極管(D7)的陰極同時與第八二極管(D8)的陰極、第九二極管(D9)的陰極、第十二極管(DlO)的陰極和+3. 3V電源相連；第八二極管(D8)的陽極同時與第十二二極管(D12)的陰極和第三芯片(TO)的管腳 TMS相連；第九二極管(D9)的陽極同時與第十三二極管(D13)的陰極和第三芯片(U3)的管腳 TDO相連；第十二極管(DlO)的陽極同時與第十四二極管(D14)的陰極和第三芯片(U3)的管腳 TDI相連；第四插接件(J4)的第二插接管腳同時與第四插接件(J4)的第三插接管腳、第四插接件(J4)的第九插接管腳和電源地GND相連；第四插接件(J4)的第一插接管腳與第三十八電阻(R38)的一端相連；第三十八電阻 (R38)的另一端與+3. 3V電源相連；第八電容(C8)的一端同時與第九電容(C9)的一端和電源地相連，第九電容(C9)的另一端同時與第八電容(C8)的另一端和第三芯片(U3)的管腳VREF相連；第三芯片(U3)的第十管腳AGND同時與第三芯片(U3)的第十三管腳AGND和電源地相連；第三芯片(U3)的第十一管腳AV+同時與第三芯片(U3)的第十四管腳AV+、第十四電阻(R14)的一端和第六插接件(J6)的第一插接管腳相連；第十四電阻(R14)的另一端與 +3. 3V電源相連；第三芯片(TO)的第六管腳CP-至第九管腳CPO+分別與第五插接件(歷)的第一插接管腳至第四插接管腳相連；第六插接件(J6)的第二插接管腳同時與第六插接件(J6)的第三插接管腳、第六插接件(J6)的第五插接管腳和第六插接件(J6)的第七插接管腳相連；第六插接件(J6)的第四插接管腳與第三芯片(U； )的管腳VREFD相連；第六插接件(J6)的第六插接管腳與第三芯片(仍)的管腳VREFO相連；第六插接件(J6)的第八插接管腳與第三芯片(TO)的管腳 VREFl相連；第三芯片(TO)的第十八管腳ΑΙΝΟ. 0至第二十五管腳ΑΙΝΟ. 7分別與第七插接件(J7) 的第一插接管腳至第八插接管腳相連；第一晶振(JZl)的第四接線管腳與+3. 3V電源相連；第一晶振(JZl)的第三接線管腳與第十三電阻(R13)的一端相連；第十三電阻(R13)的另一端與第三芯片(U3)的管腳 XTALl相連；第一晶振(JZl)的第二接線管腳同時與第十電容(ClO)的一端和電源地GND相連；第十電容(ClO)的另一端同時與第三芯片(U3)的管腳MONEN和+3. 3V電源相連；第三芯片(U3)的第二十九管腳Aim.7/A15/P1.7至第三十六管腳Ami.0/A8/P1.0 分別與第十一插接件(Jll)的第十六插接管腳至第九插接管腳相連；第三芯片(U； )的第三十七管腳VDD與+3. 3V電源相連；第三芯片(U3)的第三十八管腳GND與電源地GND相連；第三芯片(TO)的第三十九管腳A15m/A7/P2.7至第四十六管腳A8m/A0/P2.0分別與第十一插接件(Jll)的第八插接管腳至第一插接管腳相連；第三芯片(U； )的第四十七管腳 AD7/D7/P3.7至第五十管腳AD4/D4/P3.4分別與第十插接件(JlO)的第三十二插接管腳至第二十九插接管腳相連；第三芯片(U3)的第五i^一管腳AD3/D3/P3.3至第五十四管腳AD0/D0/P3.0分別與第十插接件(JlO)的第二十五插接管腳至第二十八插接管腳相連；第三芯片(TO)的第五十五管腳WR/P0. 7同時與第十六電阻(R16)的一端和第十插接件(JlO)的第二十四插接管腳相連；第三芯片(TO)的第五十六管腳RD/P0. 6同時與第十五電阻(R15)的一端和第十插接件(JlO)的第二十三插接管腳相連；第三芯片(TO)的第五十七管腳ALE/P0. 5同時與第二十電阻(R20)的一端和第十插接件(JlO)的第二十二插接管腳相連；第三芯片(TO)的第五十八管腳P0. 4同時與第十九電阻(R19)的一端和第十插接件 (JlO)的第二十一插接管腳相連；第三芯片(TO)的第五十九管腳P0. 3同時與第十八電阻(R18)的一端和第十插接件 (JlO)的第二十插接管腳相連；第三芯片(TO)的第六十管腳P0. 2同時與第十七電阻(R17)的一端和第十插接件 (JlO)的第十九插接管腳相連；第十五電阻(R15)的另一端至第二十電阻(R20)的另一端同時與+3. 3V電源相連； 第三芯片(TO)的第六十一管腳P0. 1和第六十二管腳P0. 0分別與第十插接件(JlO) 的第十八插接管腳和第十七插接管腳相連；第三芯片(U3)的第六十三管腳GND與電源地GND相連； 第三芯片(U3)的第六十四管腳VDD與+3. 3V電源相連；第三芯片(U3)的第六十五管腳AD7/D7/P7.7至第七十五管腳A13m/A5/P6.5分別與第十插接件(JlO)的第十六插接管腳至第六插接管腳相連；第三芯片(TO)的第七十六管腳A12m/A4/P6.4至第八十管腳A8m/A0/P6.0分別與第十插接件(JlO)的第五插接管腳至第一插接管腳相連；第三芯片(TO)的第八十一管腳A15/P5.7至第八十八管腳A8/P5.0分別與第十二插接件(J12)的第十六插接管腳至第九插接管腳相連；第三芯片(U3)的第八十九管腳GND與電源地相連； 第三芯片(U3)的第九十管腳VDD與+3. 3V電源相連；第三芯片(TO)的第九十一管腳WR/P4.7至第九十八管腳P4.0分別與第十二插接件 (J12)的第八插接管腳至第一插接管腳相連；第三芯片(TO)的第九十九管腳DACl和第一百管腳DACO分別與第十三插接件(J13) 的第二插接管腳和第一插接管腳相連；地線聯(lián)絡(luò)電阻(RO)的一端與電源地連接，地線聯(lián)絡(luò)電阻(RO)的另一端與地線相連； 第三芯片(U3)采用型號為C8051F020的單片機(jī)。
4.根據(jù)權(quán)利要求3所述的兩級接口組合式單片機(jī)開發(fā)板，其特征在于所述RS232接口模塊⑶由第十一電容(Cll)至第十五電容(C15)、第四芯片(U4)和DB9接線板組成； 第十一電容(Cll)的兩端分別與第四芯片(U4)的第一管腳Cl+和第三管腳Cl-相連； 第十三電容(C13)的兩端分別與第四芯片(U4)的第四管腳C2+和第五管腳C2-相連； 第十四電容(C14)的一端與電源地相連，第十四電容(C14)的另一端與第四芯片(U4) 的第六管腳V-相連；第十二電容(C12)的一端與第四芯片(U4)的第二管腳V+相連，第十二電容(C12)同時與第十五電容(C15)的一端、第四芯片(U4)的第十六管腳Vcc和+5V電源相連；第十五電容(C15)的另一端同時與第四芯片(U4)的第十五管腳GND和電源地相連；第四芯片(U4)的第十四管腳Tlout與DB9接線板的第二接線管腳相連；第四芯片(U4) 的第十三管腳Rlin與DB9接線板的第三接線管腳相連；第四芯片(U4)的第十二管腳Rlout和第十一管腳Tlin分別與第十插接件(JlO)的第十八插接管腳和第十七插接管腳相連；DB9接線板的第五接線管腳與電源地相連；第四芯片(U4)采用型號為MAX232的芯片。
5.根據(jù)權(quán)利要求4所述的兩級接口組合式單片機(jī)開發(fā)板，其特征在于所述聲音存儲模塊由第五芯片⑴5)、第十六電容(C16)至第二十一電容(C21)、第二十一電阻(R21)、第二十二電阻￠2 和第二晶振(JZ》組成；所述第五芯片(U5)的第一管腳VDD與+3. 3V電源相連；第五芯片(U5)的第二管腳VSS 同時與第十六電容(C16)的一端和電源地相連；第十六電容(C16)的另一端與第五芯片 (U5)的管腳RST相連；第五芯片(TO)的第七管腳Xl與第二十一電阻(R21)的一端相連， 第二十一電阻(R21)的另一端與第二晶振(JZ2)的第三接線管腳相連；第二晶振(JZ2)的第二接線管腳與電源地相連，第二晶振(JZ2)的第四接線管腳同時與第十七電容(C17)的一端和+3.3V電源相連；第十七電容(C17)的另一端與電源地GND相連；第五芯片(U5)的第八管腳VSS和第九管腳VDD分別與電源地和+3. 3V電源相連；第五芯片(U5)的第十二管腳AVDD同時與第十八電容(C18)的一端和第二十二電阻 (R22)的一端相連；第二十二電阻(R22)的另一端與+3. 3V電源相連；第十八電容(C18)的另一端同時與第五芯片(U5)的第十六管腳AVSS和電源地相連；第五芯片(U5)的第十四管腳CAP2與第十九電容(C19)的一端相連；第十九電容(C19)的另一端與電源地GND相連； 第五芯片(U5)的第三十四管腳VSS與電源地相連；第五芯片(U5)的第三十六管腳RDY與第十插接件(JlO)的第三十二插接管腳相連；第五芯片(TO)的第四十管腳R)(D與第十插接件(JlO)的第十七插接管腳相連；第五芯片(TO)的第四十二管腳T)(D與第十插接件(JlO) 的第十八插接管腳相連；第五芯片(U5)的第四十四管腳VDD同時與第二十一電容(C21)的一端、第二十電容(C20)的一端和+3. 3V電源相連；第二十電容(C20)的另一端同時與第二十一電容(C21)的另一端和電源地GND相連；第五芯片(U5)的型號為XF-S3011的芯片。
6.根據(jù)權(quán)利要求5所述的兩級接口組合式單片機(jī)開發(fā)板，其特征在于所述聲音放大輸出模塊(5)由第二十三電阻(R2!3)至第二十五電阻(R25)、第二十二電容￠2 至第二十五電容(C25)、揚(yáng)聲器(SP2)、第六芯片⑴6)、測試端子和耳機(jī)插座(PH0NEJACK)組成；測試端子的第一接線管腳與第二十三電容(C23)的一端相連，第二十三電容(C23)的另一端第六芯片(U6)的第二管腳-Vin相連；測試端子的第二接線管腳同時與第二十二電容(C22)的一端和電源地GND相連，第二十二電容(C22)的另一端同時與第六芯片(U6)的第一管腳 VDD和+3. 3V電源相連；第六芯片(U6)的第三管腳HPknse同時與第二十三電阻(R23)的一端和第二十四電阻(R24)的一端相連；第二十三電阻(R2!3)的另一端與+3. 3V電源相連； 第二十四(R24)的另一端與耳機(jī)插座(PH0NEJACK)的第二接線管腳相連；第六芯片(U6) 的第五管腳Vol與揚(yáng)聲器(SP2)的一個接線端相連；第六芯片(U6)的第六管腳GND與電源地GND相連；第六芯片(U6)的第七管腳Bypass與第二十四電容(CM)的一端相連；第二十四電容(CM)的另一端與電源地GND相連；第六芯片(U6)的第八管腳Vo2同時與揚(yáng)聲器(SP2)的另一個接線端和第二十五電容(C25)的一端相連；第二十五電容(C25)的另一端同時與第二十五電阻(R25)的一端和耳機(jī)插座(PH0NEJACK)的第一接線管腳相連；第二十五電阻(R25)的另一端同時與電源地GND和耳機(jī)插座(PH0NEJACK)的第三接線管腳相連；第六芯片(U6)采用型號為LM4875的芯片。
7.根據(jù)權(quán)利要求6所述的兩級接口組合式單片機(jī)開發(fā)板，其特征在于所述數(shù)字電位器模塊(6)由第二十六電容(C26)至第二十九電容(以9)、第七芯片(U7)、第八芯片(U8)和第八插接件(J8)組成；第二十六電容(以6)的一端同時與第二十七電容(C27)的一端、第七芯片(U7)的第二管腳VDD和+3. 3V電源相連；第二十六電容(以6)的另一端同時與第二十七電容(C27)的另一端和電源地GND相連；第七芯片(U7)的第一管腳W與第八插接件(J8)的第一插接管腳相連；第七芯片(U7)的第三管腳GND與電源地GND相連；第七芯片 (U7)的第四管腳SCL與第十插接件(JlO)的第二十四插接管腳相連；第七芯片(U7)的第五管腳SDA與第十插接件(JlO)的第二十三插接管腳相連；第七芯片(U7)的第六管腳ADO 同時與第七芯片(U7)的第七管腳B和電源地GND相連；第七芯片(U7)的第八管腳與+3. 3V 電源相連；第二十八電容(以8)的一端同時與第二十九電容(以9)的一端和電源地GND相連；第二十八電容(以8)的另一端同時與第二十九電容(以9)的另一端、第八芯片(U8)的第二管腳VDD和+3. 3V電源相連；第八芯片(U8)的第三管腳GND與電源地GND相連；第八芯片 (U8)的第一管腳W與第八插接件(J8)的第二插接管腳相連；第八芯片(U8)的第四管腳SCL 與第十插接件(JlO)的第二十四插接管腳相連；第八芯片(U8)的第五管腳SDA與第十插接件(JlO)的第二十三插接管腳相連；第八芯片(U8)的第六管腳ADO同時與第八芯片(U8) 的第八管腳A和+3. 3V電源相連；第八芯片(U8)的第七管腳與電源地GND相連；所述第七芯片(U7)采用型號為AD5245的芯片，第八芯片(U8)采用型號為AD5245的芯片。
8.根據(jù)權(quán)利要求7所述的兩級接口組合式單片機(jī)開發(fā)板，其特征在于所述時鐘模塊 (7)由第二十六電阻(似6)至第三十三電阻(R33)、第三十電容(C30)至第三十二電容 (C32)、第三晶振(JZ;3)、第十五二極管(DM)和第九芯片(U9)組成；第二十六電阻(R26)的一端同時與第三十一電阻(R31)的一端和第十插接件(JlO)的第三十一插接管腳相連；第三十一電阻(R31)的另一端與第九芯片(U9)的第五管腳INTRA相連；第二十六電阻(R26) 的另一端同時與第二十七電阻(R27)的一端、第三十二電阻(R32)的一端、第三十電容 (C30)的一端和+3. 3V電源相連；第二十七電阻(R27)的另一端同時與第二十八電阻(R28) 的一端和第十插接件(JlO)的第三十插接管腳相連；第二十八電阻(似8)的另一端與第九芯片(U9)的第一管腳INTRB相連；第九芯片(U9)的第二管腳SCL與第二十九電阻(R29) 的一端相連；第二十九電阻(R29)的另一端與第十插接件(JlO)的第二十四插接管腳相連； 第九芯片(U9)的第三管腳SDA與第三十電阻(R30)的一端相連，第三十電阻(R30)的另一端與第十插接件(JlO)的第二十三插接管腳相連；第九芯片(U9)的第四管腳GND與電源地 GND相連；第三十電容(C30)的另一端同時與第三i^一電容(C31)的一端和電源地GND相連；第三十二電阻(R3》的另一端與第十五二極管(DM)的陽極相連；第十五二極管(D15) 的陰極同時與第三十一電容(C31)的另一端和第九芯片(U9)的第八管腳VDD相連；第九芯片(U9)的第七管腳OSCIN與第三十三電阻(R3!3)的一端相連；第三十三電阻(R3!3)的另一端與第三晶振(JZ3)的第三接線管腳相連；第三晶振(貝3)的第二接線管腳與電源地GND 相連，第三晶振(JZ3)的第四接線管腳同時與第三十二電容(C32)的一端和+3.3V電源相連；第三十二電容￠3 的另一端與電源地GND相連；第九芯片(U9)采用型號為SD2098的-H-· I I心片。
9.根據(jù)權(quán)利要求8所述的兩級接口組合式單片機(jī)開發(fā)板，其特征在于所述存儲器模塊 (8)由第三十四電容(C34)和第十一芯片(Ull)組成；所述第三十四電容(C34)的一端與第十一芯片(Ull)的第四管腳CS相連；第三十四電容(C34)的另一端同時與第十一芯片 (Ull)的第一管腳GND和電源地GND相連；第十一芯片(Ull)的第五管腳SCK與第十插接件(JlO)的第十九插接管腳相連；第十一芯片(Ull)的第六管腳SI與第十插接件(JlO)的第二十一插接管腳相連；第十一芯片(Ull)的第七管腳SO與第十插接件(JlO)的第二十插接管腳相連；第十一芯片(Ull)的第二十三管腳RDY與第十插接件(JlO)的第二十八插接管腳相連；第十一芯片(Ull)的第二十五管腳WP同時與第十一芯片(Ull)的第二十八管腳 VCC和+3. 3V電源相連；所述字庫單元模塊(9)由第三十三電容(C33)、第三十四電阻(R34)和第十芯片(UlO) 組成；第十芯片(UlO)的第一管腳SO與第十插接件(JlO)的第二十插接管腳相連；第十芯片(UlO)的第二管腳VSS同時與第三十三電容(C33)的一端和電源地GND相連；第三十三電容(C33)的另一端同時和第十芯片(UlO)的第七管腳VCC和+3. 3V電源相連；第十芯片 (UlO)的第八管腳VSS同時與第九管腳VSS和電源地GND相連；第十芯片(UlO)的第十二管腳VSS與電源地GND相連；第十芯片(UlO)的管腳CLK與第十插接件(JlO)的第十九插接管腳相連；第十芯片(UlO)的第十四管腳HOLD與第三十四電阻(R34)的一端相連；第三十四電阻(R34)的另一端與+3. 3V電源相連；第十芯片(UlO)的第十九管腳CS#/與第十插接件(JlO)的第二十九插接管腳相連；第十芯片(UlO)的第二十管腳SI與第十插接件 (JlO)的第二十一插接管腳相連；第十芯片(UlO)采用型號為GT23L32S4W的芯片，第十一芯片(Ull)采用型號為AT45DB081的芯片。
10.根據(jù)權(quán)利要求9所述的兩級接口組合式單片機(jī)開發(fā)板，其特征在于所述USB數(shù)據(jù)接口模塊(10)由第三十五電阻(R35)、第三十五電容￠3 至第三十七電容(C37)、第九插接件(J9)和第十二芯片(UU)組成；第三十六電容(C36)的一端同時與第三十五電容 (C35)的一端、第十二芯片(U12)的第六管腳VDD和+3. 3V電源相連；第三十六電容(C36) 的另一端同時與第三十五電容(C35)的另一端、第十二芯片(U12)的第三管腳GND和電源地GND相連；第十二芯片(U12)的第一管腳DCD與第九插接件(J9)的第四插接管腳相連； 第十二芯片(U12)的第四管腳與第三插接件(B)的第三插接管腳相連；第十二芯片(U12) 的第五管腳與第三插接件(B)的第二插接管腳相連；第十二芯片(U12)的第七管腳REGIN 同時與第三十七電容(C37)的一端、第三十五電阻(R3Q的一端、第十二芯片(UU)的第八管腳VBUS和+5V電源相連；第三十五電阻￠3 的另一端與第十二芯片(UU)的第九管腳 RST相連；第三十七電容(C37)的另一端與電源地GND相連；第十二芯片(UU)的第十一管腳與第九插接件(J9)的第五插接管腳相連；第十二芯片(UU)的第十二管腳與第九插接件 (J9)的第六插接管腳相連；第十二芯片(UU)的第二十三管腳CTS與第九插接件(J9)的第八插接管腳相連；第十二芯片(UU)的第二十四管腳RTS與第九插接件(J9)的第七插接管腳相連；第十二芯片(U12)的第二十七管腳DSR與第九插接件(J9)的第二插接管腳相連； 第十二芯片(U12)的第二十八管腳DTR與第九插接件(J9)的第一插接管腳相連；所述聲音輸入模塊(11)由第三十八電容(C38)至第四十電容(C40)、第十三芯片(U13)、第十四芯片(U14)、第三十六電阻(R36)和第三十七電阻(R37)組成；第三十八電容 (C38)的一端與電源地GND相連，第三十八電容(C38)的另一端同時與第十三芯片(U13)的第一管腳VDD、第四十電容(C40)的一端和+3.3V電源相連；第三十六電阻(R36)的第一接線端與電源地GND相連，第三十六電阻(R36)的第二接線端與+3. 3V電源相連；第三十六電阻(R36)的第三接線端與第十三芯片(U13)的第四管腳DCVol/SD相連；第四十電容(C40) 的另一端同時與第十四芯片(U14)的第四管腳POWER和第三十七電阻(R37)的一端相連； 第三十七電阻(R37)的另一端與電源地GND相連；第十四芯片(U14)的第二管腳GND同時與第十四芯片(U14)的第三管腳GND和電源地GND相連；第十四芯片(U14)的第四管腳 OUTPUT與+3. 3V電源相連；第十三芯片(U13)的第六管腳GND與電源地GND相連；第十三芯片(U13)的第七管腳與第三十九電容(C39)的一端相連，第三十九電容(C39)的另一端與電源地GND相連；第十三芯片(U13)采用型號為LM4875的芯片；第十四芯片(U14)采用型號為MSM2C的麥克風(fēng)芯片。
全文摘要
兩級接口組合式單片機(jī)開發(fā)板，它涉及組合式單片機(jī)開發(fā)板。它為了解決現(xiàn)有單片機(jī)開發(fā)板存在的功能單一，外部功能接口不能靈活適用使用需求的問題而提出。穩(wěn)壓電源模塊的供電端與核心控制模塊的受電端相連；RS232接口模塊的RS232數(shù)據(jù)輸出輸入端與核心控制模塊的RS232數(shù)據(jù)輸入輸出端相連，聲音存儲模塊的聲音存儲數(shù)據(jù)輸出輸入端與核心控制模塊的聲音存儲數(shù)據(jù)輸入輸出端相連，聲音放大輸出模塊的聲音輸出數(shù)據(jù)輸入端與核心控制模塊的聲音輸出數(shù)據(jù)輸出端相連，數(shù)字電位器模塊的數(shù)字電位數(shù)據(jù)輸出輸入端與核心控制模塊的數(shù)字電位數(shù)據(jù)輸入輸出端相連；它具有功能多，外部功能接口可靈活適用于各種使用需求的優(yōu)點(diǎn)。
文檔編號G05B19/042GK102176128SQ201110033888
公開日2011年9月7日 申請日期2011年1月31日 優(yōu)先權(quán)日2011年1月31日
發(fā)明者王丁 申請人:黑龍江大學(xué)