專利名稱：恒壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可以迅速地響應(yīng)負(fù)載中的急劇改變的恒壓電路，并且，特別地，涉及具 有低電流消耗并能夠通過瞬時(shí)地檢測在輸出電壓中的、歸因于負(fù)載的改變而出現(xiàn)的改變， 以顯著地減少在輸出電壓中的改變的恒壓電路。
背景技術(shù)：
通常，在將輸入電壓轉(zhuǎn)換成具有恒定電壓的輸出電壓，并輸出所述輸出電壓的恒 壓電路中，在諸如最小化電壓差這樣的方式中，將通過分壓輸出電壓而獲得的電壓與基準(zhǔn) 電壓比較，并且將反饋控制運(yùn)用到輸出所述輸出電壓的輸出晶體管。為此，在將輸出電壓中 的改變傳送到輸出晶體管之后，要求一定的時(shí)間延遲來將輸出電壓返回到預(yù)定的電壓值。 傳送所需的所述時(shí)間延遲相應(yīng)于響應(yīng)延遲。例如，當(dāng)響應(yīng)延遲為大的時(shí)，對于其中負(fù)載電流 過渡性地、很大地改變的情況，輸出電壓可能很大地改變，而且，在最壞的情況下，輸出電壓 可以降低到連接到輸出端子的電路的最低保證工作電壓之下，并且因而，使用所述電路的 裝置可能出現(xiàn)故障。在許多情況下，所述響應(yīng)延遲依賴于包括在恒壓電路中的晶體管的輸入電容、相 位補(bǔ)償電容和將所述電容充電或放電的電流的值。尤其是，用于輸出大的電流的輸出晶體 管的輸入電容或用于相位補(bǔ)償?shù)南辔谎a(bǔ)償電容可能為非常大的，并且因而，所述電容可能 導(dǎo)致嚴(yán)重的響應(yīng)延遲。也就是，應(yīng)該減少上述的輸入電容，或者應(yīng)該增加將電容充電或放電 的電流的值，以便改善響應(yīng)速度。然而，由要求來輸出大的電流的輸出晶體管的尺寸或要求 來保持電路穩(wěn)定性的電容的值，來大概地確定輸入電容。為此，事實(shí)上可以共同地使用通過 增加用于將輸入電容充電或放電的電流值的方法。應(yīng)該增加偏置電流值，以便增加充電或 放電的電流。結(jié)果，在恒壓電路自身中的電流消耗相應(yīng)地增加。最近，考慮到環(huán)境問題，要求在電器中的節(jié)電。特別地，至于在由電池驅(qū)動(dòng)的便攜 式器件中使用的恒壓電路，必須取得在恒壓電路中的節(jié)電，以便延長器件的、可能的連續(xù)工 作時(shí)間。為了所述目的，優(yōu)選的是盡可能多地降低要求來工作用于控制在恒壓電路中的輸 出晶體管的控制電路的電流消耗。進(jìn)一步地，將各種各樣的應(yīng)用裝配在便攜式器件中，需要 可以輸出大電流，可以用減少的電壓來工作并可以輸出低電壓的恒壓電路，并且因而，輸出 晶體管的尺寸相應(yīng)地增加。結(jié)果，在響應(yīng)速度中的、嚴(yán)重的退化可能相應(yīng)地出現(xiàn)。進(jìn)一步 地，連接到恒壓電路的電路具有保證工作電壓的范圍，而最近歸因于最近被需求的、電路的 小型化而減少所述范圍。結(jié)果，要求在恒壓電路的輸出電壓波動(dòng)中的、進(jìn)一步的減少。例如，作為在現(xiàn)有的技術(shù)領(lǐng)域中，以改善在對在負(fù)載電流中的、可能的急劇的改 變的響應(yīng)中的輸出電壓響應(yīng)速度的第一方法，日本特許公開專利申請2000-47740公開配 置，其中當(dāng)輸出電壓降低時(shí)，將在輸出電壓中的減少經(jīng)由電容器傳送到比較器的同相輸入端，并且，當(dāng)在比較器的同相輸入端中的電壓因而降低時(shí)，導(dǎo)通由比較器的輸出信號控制的 PMOS (P-Channel MetalOxide Semiconductor，P溝道金屬氧化物半導(dǎo)體)晶體管，并且因 而將輸出端子充電。由此，控制在輸出電壓中的減少。例如，作為在現(xiàn)有的技術(shù)領(lǐng)域中的第二方法，日本特許公開專利申請2005-47740 公開配置，其中，如圖7中所示，常常通過由具有超線性度的第一誤差放大器AMPa來執(zhí)行輸 出晶體管M101的工作的控制的部件，來使輸出電壓Vout成為恒定的。當(dāng)輸出電壓Vout急 劇地降低時(shí)，在第一誤差放大器AMPa響應(yīng)到那里并執(zhí)行輸出晶體管M101的工作的控制之 前，使用具有超響應(yīng)的第二誤差放大器AMPb來將輸出晶體管M101的工作的控制執(zhí)行預(yù)定 的持續(xù)時(shí)間，以致使輸出電壓成為恒定的。通過這樣配置，可能的是就在輸入電壓或負(fù)載電 流中可能的、急劇的改變而言，改進(jìn)輸出電壓響應(yīng)速度。結(jié)果，可能的是提供具有超線性度 和超響應(yīng)；兩者的恒壓電路。例如，在現(xiàn)有的技術(shù)領(lǐng)域中的第三方法中，日本特許公開專利申請2006-18774公 開配置，其中以在電源電壓中的改變的檢測，來控制電壓放大電路的工作電流，并且由此， 在電源電壓中沒有改變的、正常的工作期間電流消耗減少，而在電源電壓改變的過渡響應(yīng) 的場合中，隨著增加的電流消耗來改善響應(yīng)。然而，在上述的第一方法中，對輸出端子充電的PM0S晶體管應(yīng)該具有用于補(bǔ)償在 負(fù)載電流中可能的急劇的改變的、足夠的能力。結(jié)果，PM0S晶體管的尺寸應(yīng)該為非常大的。 結(jié)果，在PM0S晶體管的柵極中的電容增加。相應(yīng)地，在控制PM0S晶體管的比較器中的電流 消耗應(yīng)該增加，以便迅速地導(dǎo)通取得迅速的響應(yīng)的PM0S晶體管。結(jié)果，電流消耗相應(yīng)地增 加。在上述的第二方法中，將偏置事先提供到檢測在輸出電壓中急劇的減少的第二誤 差放大器AMPb，以致當(dāng)在輸出電壓中急劇的減少不出現(xiàn)時(shí)，第二誤差放大器AMPb不應(yīng)該影 響輸出晶體管M101。也就是，當(dāng)在電壓中的改變小于第二誤差放大器AMPb的偏置電壓時(shí)， 不能檢測到在輸出值中的改變。在普通的誤差放大器中，在生產(chǎn)過程期間出現(xiàn)的、隨機(jī)的偏 置電壓近似為15毫伏。結(jié)果，考慮到對隨機(jī)的偏置的容限，應(yīng)該將第二誤差放大器AMPb的 偏置電壓近似設(shè)置為20毫伏。例如，當(dāng)在生產(chǎn)過程期間出現(xiàn)的、隨機(jī)的偏置為+15毫伏時(shí)， 將所述偏置添加到事先設(shè)置的偏置電壓，并且因而總的偏置總計(jì)35毫伏。進(jìn)一步地，在電特性中的變差出現(xiàn)在包括在恒壓電路中的所有器件中的生產(chǎn)過程 中。結(jié)果，響應(yīng)特性可能相應(yīng)地退化兩倍。結(jié)果，由于在生產(chǎn)過程中的、上述的變差，因此即 使第二誤差放大器AMPb具有超響應(yīng)，也直到在輸出電壓中的電壓改變總計(jì)35毫伏X2 = 70毫伏，第二誤差放大器AMPb才能響應(yīng)。例如，假定以優(yōu)良的工藝生產(chǎn)的、不大于90納米的邏輯電路，作為對其要求高速 的響應(yīng)的恒壓電路的負(fù)載，預(yù)期的是保證工作電壓的范圍可以為1伏士50毫伏。在所述情 況下，可以明顯看到的是在第二方法中響應(yīng)特性不可能為足夠的。進(jìn)一步地，雖然可能的是 通過整修的器件來校正在生產(chǎn)過程中出現(xiàn)的、上述的變差，但是芯片的尺寸可能增加，并且 還有，作為被布置的整理器件的結(jié)果，測試工藝可能增加。相應(yīng)地，成本可能增加。在上述的第三方法中，當(dāng)電源電壓歸因于在負(fù)載電流中急劇的增加而降 低時(shí)，經(jīng)由電容器來降低具有不同的閾值電壓的兩個(gè)NM0S (N-Channel MetalOxide Semiconductor，N溝道金屬氧化物半導(dǎo)體)晶體管的、各自的柵極電壓，并且截止具有大的閾值的晶體管。結(jié)果，晶體管的漏極電壓增加。作為響應(yīng)于在漏極電壓中的增加而被增加 的工作電流的結(jié)果，以改善響應(yīng)。然而，在電源電壓中的改變水平到達(dá)閾值電壓的電壓差之 后，工作電流增加。相應(yīng)地，可能牽涉與在第二方法中的問題相同的問題。

發(fā)明內(nèi)容
已考慮到所述問題來發(fā)明本發(fā)明，并且本發(fā)明的目的為將提供恒壓電路，其中避 免歸因于在芯片尺寸中的增加和/或在測試工藝中的增加的成本增加，以減少的電流消耗 來改善響應(yīng)速度，并且可以顯著地減少在輸出電壓中的改變。根據(jù)本發(fā)明，將從輸入端子輸入的輸入電壓轉(zhuǎn)換成預(yù)定的恒定電壓，并將所述恒 定電壓從輸出端子輸出的恒壓電路具有輸出晶體管，其根據(jù)來自輸入端子的輸入控制信號來將電流輸出到輸出端子；控制電路部分，其具有在諸如正比于從輸出端子輸出的輸出電壓的第一比例電壓 可以為預(yù)定的第一基準(zhǔn)電壓這樣的方式中，執(zhí)行輸出晶體管的工作控制的第一誤差放大電 路；電壓改變檢測電路部分，其檢測從輸出端子輸出的輸出電壓的改變，并放大包括 在第一誤差放大電路中的差分放大電路的輸出信號，將所述輸出信號轉(zhuǎn)換成二進(jìn)制信號并 輸出二進(jìn)制信號；和放電電路部分，其根據(jù)來自電壓改變檢測電路部分的輸出電壓，來放大用于寄生 在輸出晶體管的控制電極上的電容的放電電流，其中電壓改變檢測電路部分放大差分放大電路的輸出信號，以便其壓擺率可以大于從 第一誤差放大電路輸出到輸出晶體管的控制信號的壓擺率，響應(yīng)于比從第一誤差放大電路 輸出到輸出晶體管的控制信號更快的、從輸出端子輸出的輸出電壓的改變，以導(dǎo)致放電電 路部分來執(zhí)行放電工作。在本發(fā)明中，可能的是瞬時(shí)地檢測在輸出電壓中的、微小的減少，并且因而可能的 是改善用于控制輸出晶體管的響應(yīng)。相應(yīng)地，可能的是顯著地減少歸因于在輸出電流中急 劇的改變而出現(xiàn)的、在輸出電壓中的減少。進(jìn)一步地，當(dāng)輸出電壓歸因于在輸出電流中急劇 的改變而改變時(shí)，只改善用于控制輸出晶體管的響應(yīng)。因而，不必要的是如在為了改善響應(yīng) 的目的的、現(xiàn)有的技術(shù)領(lǐng)域中這樣，來恒定地增加電流消耗。因而，正如在便攜式器件等中 使用的恒壓電路，可能的是以減少的電流消耗來獲得高速的響應(yīng)。


當(dāng)在與附圖的結(jié)合中閱讀時(shí)，本發(fā)明的其他目的和進(jìn)一步的特征將從下列的、詳 細(xì)的描述變得更明顯圖1展示在本發(fā)明的第一實(shí)施例中的恒壓電路的配置的實(shí)例；圖2展示在差分放大電路的輸出信號與第一放大電路12、第二放大電路15和第三 放大電路16的、各自的輸出信號之中的關(guān)系；圖3展示在本發(fā)明的第二實(shí)施例中的恒壓電路的配置的實(shí)例；圖4展示在本發(fā)明的第三實(shí)施例中的恒壓電路的配置的一個(gè)實(shí)例；圖5展示在本發(fā)明的第三實(shí)施例中的恒壓電路的配置的另一個(gè)實(shí)例；
圖6展示在本發(fā)明的第四實(shí)施例中的恒壓電路的配置的實(shí)例；以及圖7展示在現(xiàn)有的技術(shù)領(lǐng)域中的恒壓電路的配置的實(shí)例。
具體實(shí)施例方式根據(jù)本發(fā)明的實(shí)施例，將從輸入端子輸入的輸入電壓轉(zhuǎn)換成預(yù)定的恒定電壓并將 所述恒定電壓從輸出端子輸出的恒壓電路具有輸出晶體管，其根據(jù)來自輸入端子的輸入控制信號來將電流輸出到輸出端子；控制電路部分，其具有在諸如正比于從輸出端子輸出的輸出電壓的第一比例電壓 可以為預(yù)定的第一基準(zhǔn)電壓這樣的方式中，執(zhí)行輸出晶體管的工作控制的第一誤差放大電 路；電壓改變檢測電路部分，其檢測從輸出端子輸出的輸出電壓的改變，并放大包括 在第一誤差方法電路中的差分放大電路的輸出信號，將所述輸出信號轉(zhuǎn)換成二進(jìn)制信號， 并輸出二進(jìn)制信號；和放電電路部分，其根據(jù)來自電壓改變檢測電路部分的輸出電壓，來放大用于將寄 生在輸出晶體管的控制電極上的電容放電的放電電流，其中電壓改變檢測電路部分放大差分放大電路的輸出信號，以便其壓擺率可以大于從 第一誤差放大電路輸出到輸出晶體管的控制信號的壓擺率，響應(yīng)于比從第一誤差放大電路 輸出到第一晶體管的控制信號更快的、從輸出端子輸出的輸出電壓的改變，以導(dǎo)致放電電 路部分來執(zhí)行放電工作。特別地，電壓改變檢測電路部分具有第二放大電路，其放大差分放大電路的輸出信號，并輸出放大的信號；和第三放大電路，其放大第二放大電路的輸出信號，將放大的信號轉(zhuǎn)換成二進(jìn)制信 號，并將二進(jìn)制信號輸出到放電電路部分，其中第二放大電路具有大于第一誤差放大電路的輸出信號的壓擺率的、輸出信號的壓 擺率。進(jìn)一步地，第一誤差放大電路具有差分放大部分，其放大在第一比例電壓和第一基準(zhǔn)電壓之間的電壓差，并輸出放 大的信號；和第一放大電路，其放大差分放大電路的輸出信號，并將放大的信號輸出到輸出晶 體管的控制電極，其中第二放大電路具有比第一放大電路的電壓增益更大的電壓增益。進(jìn)一步地，第一放大電路可以具有第一晶體管，其作為電壓放大器件，將差分放大電路的輸出信號輸入到其控制電 極；和第一電流源，其將第一偏置電流提供到第一晶體管，其中第二放大電路可以具有第二晶體管，其作為電壓放大器件，將差分放大電路的輸出信號輸入到其控制電 極；和第二電流源，其將小于第一偏置電流的第二偏置電流提供到第二晶體管。
進(jìn)一步地，第一放大電路可以具有第一晶體管，其作為電壓放大器件，將差分放大電路的輸出信號輸入到其控制電 極；和第一電流源，其將第一偏置電流提供到第一晶體管，其中第二放大電路可以具有第二晶體管，其作為電壓放大器件，將差分放大電路的輸出信號輸入到其控制電 極，第二晶體管具有大于第一晶體管電流驅(qū)動(dòng)能力的電流驅(qū)動(dòng)能力；和第二電流源，其將第二偏置電流提供到第二晶體管。進(jìn)一步地，第三放大電路包含第三晶體管，其作為電壓放大器件，將第二放大電路的輸出信號輸入到其控制電 極；和第三電流源，其將第三偏置電流提供到第三晶體管，其中第三放大電路具有小于輸出晶體管的寄生電容的、控制電極的寄生電容。特別地，放電電路部分具有第四電流源，其將輸出晶體管的控制電極的電容放電；和第一開關(guān)器件，其根據(jù)電壓改變檢測電路部分的輸出信號，來執(zhí)行在輸出晶體管 的控制電極和第四電流源之間的連接的控制。進(jìn)一步地，放電電路部分可以具有第五電流源，其增加將被供應(yīng)到差分放大電路的差分對的偏置電流；和第二開關(guān)器件，其根據(jù)電壓改變檢測電路部分的輸出信號，來執(zhí)行在差分放大電 路和第五電流源之間的連接的控制，其中第二開關(guān)器件可以執(zhí)行與第一開關(guān)器件的連接工作相同的連接工作。進(jìn)一步地，第一誤差放大電路可以具有放大在第一比例電壓和第一基準(zhǔn)電壓之間 的電壓差，并輸出放大的信號的差分放大電路，其中可以將從為差分放大電路的一個(gè)輸出 端的第一輸出端輸出的第一信號輸出到輸出晶體管的控制電極，并且可以將從為差分放大 電路的另一個(gè)輸出端的第二輸出端輸出的第二信號輸出到電壓改變檢測電路部分的第二 放大電路。進(jìn)一步地，第二放大電路具有大于差分放大電路的第一信號的壓擺率的、輸出信 號的壓擺率。進(jìn)一步地，差分放大電路具有第一輸入晶體管，其將第一基準(zhǔn)電壓輸入到其控制電極；第二輸入晶體管，其將第一比例電壓輸入到其控制電極；第一負(fù)載電路，其作為第一輸入晶體管的負(fù)載；第二負(fù)載電路，其作為第二輸入晶體管的負(fù)載；和偏置電流源，其將偏置電流供應(yīng)到第一輸入晶體管和第二輸入晶體管，其中從在第一輸入晶體管和第一負(fù)載電路之間的連接點(diǎn)輸出第一信號，并且從在第二 輸入晶體管和第二負(fù)載電路之間的連接點(diǎn)輸出第二信號。進(jìn)一步地，第二放大電路具有大于由第一輸入晶體管、第一負(fù)載電路和偏置電流 源確定的電壓增益的電壓增益。
特別地，第二放大電路具有第二晶體管，其作為電壓放大器件，將差分放大電路的輸出信號輸入到其控制電 極；和第二電流源，其將第二偏置電流供應(yīng)到第二晶體管，其中第一負(fù)載電路和第二負(fù)載電路配置電流鏡像電路，其中第二負(fù)載電路作為輸入側(cè) 晶體管，而第一負(fù)載電路作為輸出側(cè)晶體管；以及第二晶體管具有大于作為第一負(fù)載電路的晶體管的電流驅(qū)動(dòng)能力的電流驅(qū)動(dòng)能 力。進(jìn)一步地，放電電路部分具有第四電流源，其增加被供應(yīng)到差分放大電路的第一輸入晶體管和第二輸入晶體管 的偏置電流；第一開關(guān)器件，其根據(jù)電壓改變檢測電路部分的輸出信號，來執(zhí)行在差分放大電 路和第四電流源之間的連接的控制。在所述情況下，第四電流源供應(yīng)小于偏置電流源的電流的電流。另一方面，放電電路部分具有第二誤差放大電路，其在諸如正比于從輸出端子輸出的輸出電壓的第二比例電壓 可以為預(yù)定的第二基準(zhǔn)電壓這樣的方式中，執(zhí)行輸出晶體管的工作的控制，第二誤差放大 電路具有比第一誤差放大電路的響應(yīng)速度更高的響應(yīng)速度；和開關(guān)電路，其根據(jù)電壓改變檢測電路部分的輸出信號，來執(zhí)行在第二誤差放大電 路的輸出端和輸出晶體管的控制電極之間的連接的控制，其中電壓改變檢測電路部分響應(yīng)于比從第一誤差放大電路輸出到輸出晶體管的控制 信號的改變更快的、從輸出端子輸出的輸出電壓的改變，來控制開關(guān)電路，以致將第二誤差 放大電路的輸出端連接到輸出晶體管的控制電極。在所述情況下，第一誤差放大電路具有比第二誤差放大電路的電流消耗更小的電 流消耗。進(jìn)一步地，放電電路部分具有輸出電流檢測電路，其檢測從輸出晶體管輸出的電流的值，并當(dāng)由此檢測的電流 值變得不小于預(yù)定值時(shí)，輸出預(yù)定的信號；和開關(guān)控制電路，其根據(jù)電壓改變檢測電路部分和輸出電流檢測電路的、各自的輸 出信號，來執(zhí)行開關(guān)電路的工作的控制，其中當(dāng)輸入來自電壓改變檢測電路部分的、表明將第二誤差放大電路的輸出端連接到 輸出晶體管的控制電極的信號，和/或來自輸出電流檢測電路的、表明檢測的電流變得不 小于預(yù)定值的信號時(shí)，開關(guān)控制電路導(dǎo)致開關(guān)電路將第二誤差放大電路的輸出端連接到輸 出晶體管的控制電極。進(jìn)一步地，放電電路部分具有第二輸出電壓檢測電路，其產(chǎn)生并輸出第二比例電壓；和第二基準(zhǔn)電壓產(chǎn)生電路，其產(chǎn)生并輸出第二基準(zhǔn)電壓，其中由于當(dāng)將切斷在第二誤差放大電路的輸出端和輸出晶體管的控制端子之間的連 接的信號從開關(guān)控制電路輸出到開關(guān)電路時(shí)，第二誤差放大電路、第二輸出電壓檢測電路和第二基準(zhǔn)電壓產(chǎn)生電路分別停止其工作，因此減少電流消耗。進(jìn)一步地，第二比例電壓可以與第一比例電壓相等。進(jìn)一步地，第二基準(zhǔn)電壓可以與第一基準(zhǔn)電壓相等。進(jìn)一步地，可以將輸出晶體管、控制電路部分、電壓改變檢測電路部分和放電電路 部分集成在單個(gè)的集成電路中。在本發(fā)明的實(shí)施例中，可能的是瞬時(shí)地檢測在輸出電壓中的、微小的減少，并且因 而可能的是改善對于控制輸出晶體管的響應(yīng)。相應(yīng)地，可能的是顯著地減少在輸出電壓中 的、歸因于在輸出電流中急劇的改變而出現(xiàn)的減少。進(jìn)一步地，因而只當(dāng)輸出電壓歸因于在 輸出電流中急劇的改變而改變時(shí)，改善對于控制輸出晶體管的響應(yīng)。結(jié)果，不必要的是恒定 地增加如在現(xiàn)有的技術(shù)領(lǐng)域中為了改善響應(yīng)的目的這樣的電流消耗。因而，正如使用在便 攜式器件等中的恒壓電路，可能的是以減少的電流消耗來獲得高速的響應(yīng)。其次，將基于在圖中所示的實(shí)施例，來更加詳細(xì)地描述本發(fā)明。第一實(shí)施例圖1展示在本發(fā)明的第一實(shí)施例中的恒壓電路的配置的實(shí)例。在圖1中，恒壓電路1從輸入到輸入端子I N的輸入電壓Vcc產(chǎn)生預(yù)定的恒定電 壓，并且將輸出電壓Vout從輸出端子OUT輸出到負(fù)載10。在輸出端子OUT和地電壓之間， 連接電容器Cl。需注意的是，可以將恒壓電路1集成到IC(集成電路)內(nèi)。恒壓電路1包括基準(zhǔn)電壓產(chǎn)生電路2，其產(chǎn)生并輸出預(yù)定的基準(zhǔn)電壓Vrl ；偏置 電壓產(chǎn)生電路3，其產(chǎn)生并輸出預(yù)定的偏置電壓Vbil ；電阻器Rl、R2，其通過分壓輸出電壓 Vout以產(chǎn)生并輸出分壓的電壓Vfbl，來檢測輸出電壓；輸出晶體管M1，即是PMOS晶體管， 其根據(jù)輸入到其柵極的信號，來執(zhí)行將被輸出到輸出端子OUT的電流io的控制；和誤差放 大電路4，其以如分壓的電壓Vfbl可以為基準(zhǔn)電壓Vrl這樣的方式，執(zhí)行輸出晶體管Ml的 工作的控制。進(jìn)一步地，恒壓電路1包括電壓改變檢測電路5，其檢測在輸出電壓Vout中的 改變；和輸出電壓返回電路6，其通過增加放電電流來將輸出晶體管Ml的柵極電容放電，以 將輸出電壓Vout返回到預(yù)定的電壓。進(jìn)一步地，誤差放大電路4包括差分放大電路11，其放大在基準(zhǔn)電壓Vrl和分壓 的電壓Vfbl之間的電壓差，并輸出放大的信號；和第一放大電路12，其放大差分放大電路 11的輸出信號，并輸出放大的信號，將其源極接地。電壓改變檢測電路5包括第二放大電 路15，其放大差分放大電路的輸出信號，并輸出放大的信號，將其源極接地；和第三放大電 路16，其放大第二放大電路15的輸出信號，并將放大的信號輸出到輸出電壓返回電路6，將 其源極接地。需注意的是，基準(zhǔn)電壓產(chǎn)生電路2、電阻器R1、R2和誤差放大電路4作為上述 的控制電路部分；誤差放大電路4作為上述的第一誤差放大電路；電壓改變檢測電路5作 為上述的電壓改變檢測電路部分；以及輸出電壓返回電路6作為上述的放電電路部分。進(jìn) 一步地，分壓的電壓Vfbl作為上述的第一比例電壓；以及基準(zhǔn)電壓Vrl作為上述的第一基 準(zhǔn)電壓。差分放大電路11包括匪OS晶體管M2至M4和PMOS晶體管M5與M6。匪OS晶體 管M2和M3作為差分對，而作為差分對的負(fù)載的PMOS晶體管M5和M6配置電流鏡像電路。 第一放大電路12包括串聯(lián)連接在輸入電壓Vcc和地電壓之間的PMOS晶體管M7和NMOS晶 體管M8。相似地，第二放大電路15包括串聯(lián)連接在輸入電壓Vcc和地電壓之間的PMOS晶體管M9和NMOS晶體管MlO ；以及第三放大電路16包括串聯(lián)連接在輸入電壓Vcc和地電壓 之間的PMOS晶體管Mll和匪OS晶體管Ml2。進(jìn)一步地，輸出電壓返回電路6包括匪OS晶 體管M13和M14。在差分放大電路11中，將作為差分對的NMOS晶體管M2和M3的、各自的源極連接 在一起，并且將NMOS晶體管M4連接在連接點(diǎn)和地電壓之間。將偏置電壓Vbil輸入到NMOS 晶體管M4的柵極，并且NMOS晶體管M4作為恒流源。將PMOS晶體管M5和M6的、各自的柵 極連接在一起，并且將連接點(diǎn)連接到PMOS晶體管M5的漏極。將PMOS晶體管M5的漏極連 接到NMOS晶體管M2的漏極，并且將PMOS晶體管M6的漏極連接到NMOS晶體管M3的漏極。 將輸入電壓Vcc輸入到PMOS晶體管M5和M6的、各自的源極中的每一個(gè)。匪OS晶體管M2 的柵極作為差分放大電路11的反相輸入端，并且將基準(zhǔn)電壓Vrl輸入到那里。NMOS晶體管 M3的柵極作為差分放大電路11的同相輸入端，并且將分壓的電壓Vfbl輸入到那里。進(jìn)一 步地，在PMOS晶體管M6和NMOS晶體管M3之間的連接點(diǎn)作為差分放大電路11的輸出端， 并且將所述連接點(diǎn)連接到PMOS晶體管M7和M9的、各自的柵極中的每一個(gè)。其次，在第一放大電路12中，將偏置電壓Vbil輸入到NMOS晶體管M8的柵極，并 且NMOS晶體管M8作為恒流源。將在PMOS晶體管M7和NMOS晶體管M8之間的連接點(diǎn)連接 到輸出晶體管Ml的柵極。相似地，在第二放大電路15中，將偏置電壓Vbil輸入到NMOS晶體管MlO的柵極， 并且NMOS晶體管MlO作為恒流源。將在PMOS晶體管M9和NMOS晶體管MlO之間的連接點(diǎn) 連接到PMOS晶體管Mll的柵極。在第三放大電路16中，將偏置電壓Vbi 1輸入到NMOS晶體管Ml2的柵極，并且NMOS 晶體管M12作為恒流源。將在PMOS晶體管Mll和NMOS晶體管M12之間的連接點(diǎn)連接到 NMOS晶體管Ml3的柵極。在輸出電壓返回電路6中，在輸出晶體管Ml的柵極和地電壓之間，將NMOS晶體管 M13和M14串聯(lián)連接，將偏置電壓Vbil輸入到NMOS晶體管M14的柵極，并且匪OS晶體管 M14作為恒流源。需注意的是，PMOS晶體管M7作為上述的第一晶體管；NMOS晶體管M8作為上述的 第一電流源；PMOS晶體管M9作為上述的第二晶體管；NMOS晶體管MlO作為上述的第二電 流源；PMOS晶體管Mll作為上述的第三晶體管；以及NMOS晶體管M12作為上述的第三電流 源。進(jìn)一步地，NMOS晶體管M13作為上述的第一開關(guān)器件；以及NMOS晶體管M14作為上述 的第四電流源。在配置中，作為第三放大電路16的輸入晶體管的PMOS晶體管Mll具有遠(yuǎn)小于輸 出晶體管Ml的尺寸的尺寸，并具有遠(yuǎn)小于輸出晶體管Ml的柵極電容的柵極電容。由于第 二放大電路15的輸出負(fù)載相應(yīng)于第三放大電路16，因此輸入電容為非常小的，并且，作為 第二放大電路15的輸出端的、在PMOS晶體管M9的漏極和匪OS晶體管MlO的漏極之間的 連接點(diǎn)的電壓可以根據(jù)在差分放大電路11的輸出信號Sll中的改變而迅速地改變。也就 是，第二放大電路15的輸出信號S15的壓擺率(slew rate)遠(yuǎn)小于第一放大電路12的輸 出信號S12的壓擺率。結(jié)果，當(dāng)輸出電壓Vout歸因于輸出電流io的、急劇的增加而降低時(shí)，在第一放大 電路12的輸出信號S12改變以增加輸出晶體管Ml的輸出電流之前，第二放大電路15的輸出信號S15改變，并且，依靠作為執(zhí)行輸出電壓返回電路6的工作的控制的控制信號的、第 三放大電路16的輸出信號S16的部件，來導(dǎo)通NMOS晶體管M13，并且因而使NMOS晶體管 M13進(jìn)入導(dǎo)電狀態(tài)。結(jié)果，將作為恒流源的NMOS晶體管M14連接到輸出晶體管Ml的柵極， 并且將輸出晶體管Ml的柵極電容迅速地放電。結(jié)果，從輸出晶體管Ml輸出的電流增加，并 且輸出晶體管Ml的輸出電壓Vout返回到預(yù)定的電壓。需注意的是，將第二放大電路15的電壓增益設(shè)置為大于第一放大電路12的電壓 增益，并且，當(dāng)將具有相同的值的電壓分別輸入到那里時(shí)，第二放大電路15的輸出電壓變 得大于第一放大電路12的輸出電壓。例如，使由作為恒流源的NMOS晶體管MlO供應(yīng)的第 二偏置電流小于由同樣作為恒流源的NMOS晶體管M8供應(yīng)的第一偏置電流，或者，使PMOS 晶體管M9具有大于PMOS晶體管M7的電流驅(qū)動(dòng)能力的電流驅(qū)動(dòng)能力，以便取得第二放大電 路15的電壓增益，并因而大于第一放大電路12的電壓增益。圖2展示在差分放大電路11的輸出信號Sll與第一放大電路12、第二放大電路15 和第三放大電路16的各自的輸出信號S12、S15和S16之中的關(guān)系的實(shí)例。需注意的是，在 圖2中，實(shí)線代表第一放大電路12的輸出信號S12，點(diǎn)劃線代表第二放大電路15的輸出信 號S15，并且雙破折點(diǎn)劃線代表第三放大電路16的輸出信號S16。根據(jù)負(fù)載電流io，第一放大電路12的輸出信號S12從電源電壓Vcc大約改變到 0V，并控制從輸出晶體管Ml輸出的電流。也就是，在滿負(fù)載條件下，差分放大電路11的輸 出信號Sll從Va改變到Vb。在此時(shí)，第二放大電路15的輸出信號S15不從電源電壓Vcc 改變，并且第三放大電路16的輸出信號S16也不從0伏改變。相應(yīng)地，輸出電壓返回電路 6的NMOS晶體管M13在任何時(shí)候都繼續(xù)停留在截止?fàn)顟B(tài)。其次，第二放大電路15的輸出信號S15的電壓應(yīng)該降低，并且第三放大電路16的 輸出信號S16應(yīng)該從0伏改變到電源電壓Vcc，以便導(dǎo)通輸出電壓返回電路6的NMOS晶體 管M13。也就是，在圖2中，當(dāng)負(fù)載電流io為小的時(shí)，輸出信號Sll的電壓應(yīng)該為Va，并且， 差分放大電路11的輸出信號Sll的電壓應(yīng)該通過增加35毫伏，來從Va增加到Vc。假定差分放大電路11的電壓增益為30分貝，分壓的電壓Vfbl應(yīng)該改變35毫伏 /30分貝=1. 1毫伏，以便差分放大電路11的輸出信號Sll增加35毫伏。假定電阻器Rl 和R2的所述電阻值為rl和r2，并且(rl+r2)/r2 = 2，將Vfbl的改變轉(zhuǎn)換到在輸出電壓 Vout中的改變，得到1. 1毫伏X (rl+r2)/r2 = 2. 2毫伏。也就是，在所述情況下，檢測輸出 電壓Vout的、僅為2. 2毫伏的減少，因而導(dǎo)通輸出電壓返回電路6的NMOS晶體管M13，并 且將輸出晶體管Ml的柵極電容迅速地放電。進(jìn)一步地，第二放大電路15具有大于第一放 大電路12的電壓增益的電壓增益，并且在第二放大電路15中被要求來降低輸出電壓的輸 入電壓大于在第一放大電路12中的輸入電壓。在輸入電壓中的所述差別作為在第一放大 電路12和第二放大電路15之間的偏置電壓。當(dāng)在Vc和Vb之間的差別為正的時(shí)，于在輸 出電壓Vout中的、歸因于負(fù)載電流io的急劇的增加的減少不出現(xiàn)時(shí)，不導(dǎo)通NMOS晶體管 M13。例如，假定在生產(chǎn)過程期間出現(xiàn)的、隨機(jī)的偏置電壓為士 15毫伏，考慮到隨機(jī)的 偏置電壓的容限，在其中設(shè)置所述偏置電壓的情況下，將偏置電壓設(shè)置為20毫伏。在所述 情況下，當(dāng)在生產(chǎn)過程期間隨機(jī)的偏置電壓事實(shí)上為+15毫伏時(shí)，在Vc和Va之間的差別變 成最大值，即，50毫伏。將所述差別轉(zhuǎn)換到在輸出電壓Vout中的改變，得到50毫伏/30分貝X (rl+r2)/r2 = 3. 1毫伏。也就是，因而通過誤差放大電路4的電壓增益，來使在偏置 電壓中的變差衰減，并且因而，其影響為非常小的。因而，在低負(fù)載電流的穩(wěn)態(tài)中，第二放大電路15的輸出電壓作為電源電壓的輸入 電壓Vcc，第三放大電路16輸出地電壓的信號，并且截止輸出電壓返回電路6的NMOS晶體 管M13。當(dāng)負(fù)載電流io急劇地增加并且輸出電壓Vout降低時(shí)，第二放大電路15的輸出電 壓降低到地電壓，第三放大電路16的輸出電壓變成輸入電壓Vcc，并且導(dǎo)通輸出電壓返回 電路6的NMOS晶體管M13以進(jìn)入導(dǎo)電狀態(tài)。因而，只根據(jù)輸出電壓Vout中的、微小的改變，輸出電壓返回電路6工作以將輸出 晶體管Ml的柵極電極的電容放電，并增加輸出晶體管Ml的電流。因而，可能的是瞬時(shí)地從 在輸出電壓Vout中的減少返回。進(jìn)一步地，由于通過誤差放大電路4的電壓增益來使在偏 置電壓中的、上述的變差衰減，因此其影響是非常小的。進(jìn)一步地，當(dāng)輸出電壓Vout的、急 劇的減少?zèng)]有出現(xiàn)時(shí)，輸出電壓返回電路6不工作，并且因而，在正常狀態(tài)期間，其不影響 差分放大電路11、第一放大電路12和輸出晶體管Ml的工作。相應(yīng)地，可能的是提供其可以 用減少的電流消耗來執(zhí)行高速的響應(yīng)的恒壓電路。第二實(shí)施例一般而言，當(dāng)設(shè)計(jì)差分放大電路時(shí)，例如，必要的是使在差分放大電路11中的 NMOS晶體管M2和M3的漏極電流相等，以便減少輸入偏置電壓。由于由PMOS晶體管M5和 M6來確定NMOS晶體管M2和M3的漏極電流，因此以相同的器件慣常于具有相同的尺寸的方 式，構(gòu)成PMOS晶體管M5和M6。然后，由于在PMOS晶體管M5和M6中連接各自的源極，并且 還連接各自的柵極，因此當(dāng)因而設(shè)計(jì)PMOS晶體管M5和M6的漏極電壓為相等的時(shí)候，PMOS 晶體管M5和M6的漏極電壓相應(yīng)地變得相等，并且因而，NMOS晶體管M2和M3的漏極電流 相應(yīng)地變得相等。在那里，PMOS晶體管M5的漏-源極電壓等于PMOS晶體管M5的柵-源極電壓，并 且還有，PMOS晶體管M6的漏-源極電壓等于PMOS晶體管M7的柵-源極電壓。相應(yīng)地，應(yīng) 該提供諸如PMOS晶體管M5的柵-源極電壓可以等于PMOS晶體管M7的柵-源極電壓這樣 的配置。為了所述目的，應(yīng)該提供諸如當(dāng)輸出電壓Vout急劇地降低時(shí)，應(yīng)該增加不僅PMOS 晶體管M7的而且PMOS晶體管M5的偏置電流這樣的配置。本發(fā)明的第二實(shí)施例具有所述配置。圖3展示在本發(fā)明的第二實(shí)施例中的恒壓電路的配置的實(shí)例。需注意的是，在圖3 中，將相同的參考數(shù)字指定到與在圖1中的器件相同的器件，將省略重復(fù)的描述，并且將只 描述不同于圖1的要點(diǎn)。在圖3中的、不同于圖1的要點(diǎn)為輸出電壓返回電路6已添加NMOS晶體管M15和 M16，并且基于其上，將在圖1中的輸出電壓返回電路6改變成輸出電壓返回電路6a，并且， 還將在圖1中的恒壓電路1改變成恒壓電路la。在圖3中，恒壓電路Ia從輸入到輸入端子IN的輸入電壓Vcc產(chǎn)生預(yù)定的恒定電 壓，并將預(yù)定的恒定電壓作為輸出電壓Vout從輸出端子OUT輸出到負(fù)載10。需注意的是， 可以將恒壓電路Ia集成到單個(gè)的IC (集成電路)中。恒壓電路Ia包括基準(zhǔn)電壓產(chǎn)生電路2、偏置電壓產(chǎn)生電路3、電阻器Rl、R2、誤差放大電路4、電壓改變檢測電路5和將輸出晶體管Ml的柵極電容放電并將輸出電壓Vout返 回到預(yù)定的電壓的輸出電壓返回電路6a。輸出電壓返回電路6a具有NMOS晶體管M13至M16。將NMOS晶體管M15和M16的 串聯(lián)電路與NMOS晶體管M4并聯(lián)連接，將NMOS晶體管M15的柵極連接到NMOS晶體管M13 的柵極，NMOS晶體管M16具有輸入到其柵極的偏置電壓Vbil，以致作為恒流源。需注意的 是，輸出電壓返回電路6a作為上述的放電電路部分，匪OS晶體管M15作為上述的第二開關(guān) 器件，并且NMOS晶體管M16作為上述的第五電流源。通過這樣配置，當(dāng)輸出電壓Vout的、急劇的減少出現(xiàn)時(shí)，可以增加不僅PMOS晶體 管M7的而且PMOS晶體管M5的偏置電流，并且，當(dāng)輸出電壓返回電路6a工作時(shí)，PMOS晶體 管M5的柵-源極電壓和PMOS晶體管M7的柵-源極電壓達(dá)到在任何時(shí)候都為相等的。因 而，可能的是減少在輸出電壓Vout中的、歸因于在差分放大電路11中出現(xiàn)的輸入偏置電壓 的改變。第三實(shí)施例在上述的第一實(shí)施例中，誤差放大電路4包括差分放大電路11和第一放大電路 12。然而，誤差放大電路4可以只包括差分放大電路11。本發(fā)明的第三實(shí)施例具有所述配置。圖4展示在本發(fā)明的第三實(shí)施例中的恒壓電路的配置的實(shí)例。需注意的是，在圖4 中，將相同的參考數(shù)字指定到與在圖1中的器件相同的器件，將省略重復(fù)的描述，并且將只 描述不同于圖1的要點(diǎn)。在圖4中與圖1不同的要點(diǎn)為去掉第一放大電路12，并且，在差分放大電路11中， 將在PMOS晶體管M5和M6之間的連接點(diǎn)連接到PMOS晶體管M6的漏極，將輸出晶體管Ml 的柵極與NMOS晶體管M2的漏極連接，將PMOS晶體管M9的柵極與NMOS晶體管M3的漏極 連接，并且進(jìn)一步地，將輸出電壓返回電路6并聯(lián)連接到NMOS晶體管M4。基于其上，將圖1 的差分放大電路11改變成差分放大電路11b，將誤差放大電路4改變成誤差放大電路4b， 并且將在圖1中的恒壓電路1改變成恒壓電路lb。在圖4中，恒壓電路Ib從輸入到輸入端子IN的輸入電壓Vcc產(chǎn)生預(yù)定的恒定電 壓，并將作為輸出電壓Vout的、預(yù)定的恒定電壓從輸出端子OUT輸出到負(fù)載10。需注意的 是，可以將恒壓電路Ib集成到單個(gè)的IC (集成電路)中。恒壓電路Ib包括基準(zhǔn)電壓產(chǎn)生電路2、偏置電壓產(chǎn)生電路3、電阻器Rl、R2、輸出 晶體管Ml、在諸如分壓的電壓Vfbl為基準(zhǔn)電壓Vrl這樣的方式中執(zhí)行輸出晶體管Ml的工 作的控制的誤差放大電路4b、電壓改變檢測電路5和輸出電壓返回電路6。進(jìn)一步地，誤差放大電路4b包括放大在基準(zhǔn)電壓Vrl和分壓的電壓Vfbl之間的 電壓差，并輸出放大的信號的差分放大電路lib。電壓改變檢測電路5包括第二放大電路 15，其放大差分放大電路lib的輸出信號并輸出放大的信號，將其源極接地；和第三放大電 路16，其放大第二放大電路15的輸出信號并將放大的信號輸出到輸出電壓返回電路6，將 其源極接地。需注意的是誤差放大電路4b作為上述的第一誤差放大電路。差分放大電路1 Ib包括匪OS晶體管M2至M4和PMOS晶體管M5與M6。匪OS晶體 管M2和M3作為差分對，并且作為差分對的負(fù)載的PMOS晶體管M5和M6配置電流鏡像電路。 在PMOS晶體管M5和NMOS晶體管M2之間的連接點(diǎn)作為差分放大電路lib的一個(gè)輸出端，并作為上述的第一輸出端，并且將所述連接點(diǎn)連接到輸出晶體管Ml的柵極。在PMOS晶體 管M6和NMOS晶體管M3之間的連接點(diǎn)作為差分放大電路lib的另一個(gè)輸出端，并作為上述 的第二輸出端，并且將所述連接點(diǎn)連接到PMOS晶體管M9的柵極。在輸出電壓返回電路6中，將匪OS晶體管Ml3和M14的串聯(lián)電路并聯(lián)連接到匪OS 晶體管M4，將偏置電壓Vbil輸入到NMOS晶體管M14的柵極，并且NMOS晶體管M14作為恒 流源。需注意的是NMOS晶體管M2作為上述的第一輸入晶體管，NMOS晶體管M3作為上 述的第二輸入晶體管，PMOS晶體管M5作為上述的第一負(fù)載電路，PMOS晶體管M6作為上述 的第二負(fù)載電路，并且NMOS晶體管M4作為上述的偏置電流源。在配置中，作為第三放大電路16的輸入晶體管的PMOS晶體管Mll具有遠(yuǎn)小于輸 出晶體管Ml的尺寸的尺寸，并且還具有遠(yuǎn)小于輸出晶體管Ml的柵極輸入電容的柵極輸入 電容。由于第二放大電路15的輸出負(fù)載為第三放大電路16，因此輸入電容因而為非常小 的，并且因而，在于PMOS晶體管M9的漏極和NMOS晶體管MlO的漏極之間的連接點(diǎn)處的電 壓可以根據(jù)在差分放大電路lib的輸出信號中的改變來高速地改變，而所述連接點(diǎn)作為第 二放大電路15的輸出端。也就是，第二放大電路15的輸出信號的壓擺率為遠(yuǎn)大于從差分 放大電路lib輸出到輸出晶體管Ml的柵極的信號的壓擺率。結(jié)果，當(dāng)輸出電壓Vout歸因于在輸出電流io中急劇的改變而降低時(shí)，第二放大電 路15輸出信號改變，并且作為控制信號的第三放大電路16的輸出信號導(dǎo)通NMOS晶體管 M13，并且，NMOS晶體管M13因而進(jìn)入導(dǎo)電狀態(tài)，而所述控制信號執(zhí)行輸出電壓返回電路6的 工作的控制。由此，將作為恒流源的NMOS晶體管M14連接到輸出晶體管Ml的柵極，因而將 輸出晶體管Ml的柵極電容高速地放電，并且由此，輸出電流io增加，而輸出電壓Vout返回 到預(yù)定的電壓。在那里，例如，提供諸如使PMOS晶體管M9的電流驅(qū)動(dòng)能力大于PMOS晶體管M5的 電流驅(qū)動(dòng)能力這樣的配置，并且因而，做諸如使第二放大電路15的電壓增益大于由NMOS晶 體管M2、M4和PMOS晶體管M5確定的電壓增益這樣的設(shè)置。當(dāng)輸入相同的電壓時(shí)，第二放 大電路15的輸出電壓電平變得比來自在NMOS晶體管M2和PMOS晶體管M5之間的連接點(diǎn) 的輸出電壓電平更大。由此，在低負(fù)載電流的穩(wěn)態(tài)中，第二放大電流15的輸出電壓電平為 電源電壓Vcc，第三放大電路16輸出地電壓，并且因而，截止輸出電壓返回電路6的NMOS晶 體管Ml3。當(dāng)負(fù)載電流io急劇地降低，并且因而輸出電壓Vout降低時(shí)，第二放大電路15的 輸出電壓電平降低到地電壓，第三放大電路16輸出電源電壓Vcc，并且因而，導(dǎo)通輸出電壓 返回電路6的NMOS晶體管M13。通過所述配置，當(dāng)甚至輸出電壓微小地降低時(shí)，輸出電壓 返回電路6運(yùn)行以增加流過NMOS晶體管M2的電流，并增加輸出晶體管Ml的輸出電流。結(jié) 果，可能的是從輸出電壓Vout的減少瞬時(shí)地返回。進(jìn)一步地，當(dāng)輸出電壓的、急劇的減少未 出現(xiàn)，或著輸出電流為非常小的時(shí)候，輸出電壓返回電路6不工作，不影響在誤差放大電路 4b和輸出晶體管Ml中執(zhí)行的工作的控制，并且因而，可能的是提供可以用減少的電流消耗 來取得高速的響應(yīng)的恒壓電路。一方面，雖然在圖4中將輸出電壓返回電路6并聯(lián)連接到NMOS晶體管4，但是如圖 5中所示，可以改為將輸出電壓返回電路6連接在輸出晶體管Ml的柵極和地電壓之間。在圖5中的輸出電壓返回電路6的工作與在圖4中的輸出電壓返回電路6的工作相同，并且 將省略重復(fù)的描述。因而，在誤差放大電路4b只包括差分放大電路lib的情況下，將輸出電壓返回電 路6并聯(lián)連接到作為差分放大電路1 Ib的恒流源的NMOS晶體管M4，或者將輸出電壓返回電 路6連接在輸出晶體管Ml的柵極和地電壓之間。由此，可以得到與上面描述的第一實(shí)施例 的效應(yīng)相同的效應(yīng)。需注意的是可以提供諸如由作為恒流源的NMOS晶體管M14供應(yīng)的電流小于由作 為恒流源的NMOS晶體管M4供應(yīng)的電流這樣的配置。第四實(shí)施例可以使用具有更高的響應(yīng)速度的誤差放大電路，以代替在于上面描述的第一至第 三實(shí)施例中的輸出電壓返回電路6中的NMOS晶體管M14。本發(fā)明的第四實(shí)施例具有所述配置。圖6展示在本發(fā)明的第四實(shí)施例中的恒壓電路的配置的實(shí)例。在圖6中，與圖5中 的器件相同的器件具有給定的、相同的參考數(shù)字，將省略重復(fù)的描述，并將只描述與圖5中 的要點(diǎn)不同的要點(diǎn)。與圖5不同的、在圖6中的要點(diǎn)為，在圖5的輸出電壓返回電路6中，改變由NMOS 晶體管M13構(gòu)成的開關(guān)電路6的配置，并且還有，使用具有比圖5的誤差放大電路4b的響 應(yīng)速度更高的響應(yīng)速度的誤差放大電路，以代替作為恒流源的NMOS晶體管M14?；谄渖?， 將圖5的輸出電壓返回電路6改變成輸出電壓返回電路6c，并且將圖5的恒壓電路Ib改變 成恒壓電路Ic。在圖6中，恒壓電路Ic從輸入到輸入端子IN的輸入電壓Vcc產(chǎn)生預(yù)定的恒定電 壓，并且將作為輸出電壓Vout的、預(yù)定的恒定電壓從輸出端子OUT輸出到負(fù)載10。恒壓電 路Ic包括基準(zhǔn)電壓產(chǎn)生電路2、偏置電壓產(chǎn)生電路3、電阻器R1、R2、輸出晶體管Ml、誤差放 大電路4b、電壓改變檢測電路5和將輸出晶體管Ml的柵極電容放電并將輸出電壓Vout返 回到預(yù)定的電壓的輸出電壓返回電路6c。需注意的是，輸出電壓返回電路6c作為上述的放 電電路部分，并且可以將恒壓電路Ic集成到單個(gè)的IC (集成電路)中。輸出電壓返回電路6c包括產(chǎn)生預(yù)定的基準(zhǔn)電壓Vr2并輸出所述基準(zhǔn)電壓Vr2的 基準(zhǔn)電壓產(chǎn)生電路21、產(chǎn)生預(yù)定的偏置電壓Vbi2并輸出所述偏置電壓Vbi2的偏置電壓產(chǎn) 生電路22、通過輸出作為分壓輸出電壓Vout的結(jié)果的分壓的電壓Vfb2來檢測輸出電壓的 電阻器R3、R4、作為開關(guān)器件的NMOS晶體管M17和以分壓的電壓Vfb2可以為基準(zhǔn)電壓Vr2 的方式控制輸出晶體管Ml的工作的誤差放大電路23。進(jìn)一步地，輸出電壓返回電路6c包 括開關(guān)電路35、“或”電路ORl、PMOS晶體管M18和電阻器R5。誤差放大電路23具有比誤 差放大電路4b的響應(yīng)速度更高的、對在輸出電壓Vout中的改變的響應(yīng)速度，并包括放大在 基準(zhǔn)電壓Vr2和分壓的電壓Vfrb2之間的電壓差并輸出放大的信號的差分放大電路31，和 放大差分放大電路31的輸出信號并輸出放大的信號的放大電路32，將其源極接地。誤差放大電路23作為上述的第二誤差放大電路；PMOS晶體管M8和電阻器R5作 為上述的輸出電流檢測電路；以及“或”電路ORl作為上述的開關(guān)控制電路。電阻器R3、R4 和NMOS晶體管M17作為上述的第二輸出電壓檢測電路；基準(zhǔn)電壓產(chǎn)生電路21作為上述的 第二基準(zhǔn)電壓產(chǎn)生電路；分壓的電壓Vfb2作為上述的第二比例電壓，并且基準(zhǔn)電壓Vr2作為上述的第二基準(zhǔn)電壓。在輸入電壓Vcc和地電壓之間，將PMOS晶體管M18和電阻器R5串聯(lián)連接，并且將 PMOS晶體管M18的柵極連接到輸出晶體管Ml的柵極。將第三放大電路16的輸出信號Sol 輸入到“或”電路ORl的一個(gè)輸入端，并且將“或”電路ORl的另一個(gè)輸入端連接到在PMOS 晶體管M18和電阻器R5之間的連接點(diǎn)，將信號So2輸入到所述“或”電路ORl的另一個(gè)輸 入端。將“或”電路ORl的輸出信號的開關(guān)信號So3輸出到基準(zhǔn)電壓產(chǎn)生電路21、偏置電壓 產(chǎn)生電路22、差分放大電路31、放大電路32、開關(guān)電路35和NMOS晶體管Ml7的柵極中的每 一個(gè)。進(jìn)一步地，在輸出端子OUT和地電壓之間，將電阻器R3、R4和NMOS晶體管M17串聯(lián) 連接，并且從在電阻器R 3和R4之間的連接點(diǎn)輸出分壓的電壓Vfb2。將開關(guān)電路35連接 在輸出晶體管的柵極和放大電路32的輸出端之間，并且開關(guān)電路35根據(jù)開關(guān)信號So3來 執(zhí)行開關(guān)工作。差分放大電路31包括匪OS晶體管M20至M23和PMOS晶體管M24與M25，并且， NMOS晶體管M20和M21作為差分對，并且作為差分對的負(fù)載的PMOS晶體管M24和M25配 置電流鏡像電路。放大電路32包括串聯(lián)連接在輸入電壓Vcc和地電壓之間的PMOS晶體管 M26和NMOS晶體管M27與M28。在差分放大電路31中，連接作為差分對的NMOS晶體管M20和M21的、各自的源 極，并且在連接點(diǎn)和地電壓之間，串聯(lián)連接NMOS晶體管M22和M23。將開關(guān)信號So3輸入到 NMOS晶體管M22的柵極，將偏置電壓Vbi 2輸入到NMOS晶體管M23的柵極，并且NMOS晶體 管M23作為恒流源。連接PMOS晶體管M24和M25的、各自的柵極，并且將連接點(diǎn)連接到PMOS晶體管M24 的漏極。將PMOS晶體管M24的漏極連接到NMOS晶體管M20的漏極，將PMOS晶體管M25的 漏極連接到NMOS晶體管M21的漏極，并且將輸入電壓Vcc輸入到PMOS晶體管M24和M25 的、各自的源極中的每一個(gè)。NMOS晶體管20的柵極作為差分放大電路31的反相輸入端，并 且將基準(zhǔn)電壓Vr 2輸入到那里。NMOS晶體管M21的柵極作為差分放大電路31的同相輸入 端，并且將分壓的電壓Vfb2輸入到那里。進(jìn)一步地，在PMOS晶體管M25和NMOS晶體管M21 之間的連接點(diǎn)作為差分放大電路31的輸出端，并且，將所述連接點(diǎn)連接到作為放大電路32 的輸入端的PMOS晶體管M26的柵極。其次，在放大電路32中，在輸入電壓Vcc和地電壓之間，將PMOS晶體管M26和NMOS 晶體管M27與M28串聯(lián)連接。將偏置電壓Vbi2輸入到NMOS晶體管M28的柵極，并且NMOS 晶體管M28作為恒流源。將開關(guān)信號So3輸入到NMOS晶體管27的柵極，并且將在PMOS晶 體管M26和NMOS晶體管M27之間的連接點(diǎn)經(jīng)由開關(guān)電路35連接到輸出晶體管Ml的柵極。在配置中，第二放大電路15和第三放大電路16與在第三實(shí)施例中的第二放大電 路15和第三放大電路16相同地工作。當(dāng)輸出電壓Vout急劇地降低時(shí)，將第三放大電路16 的輸出信號Sol的信號電平反相，并且因而，在圖6的情況下，輸出信號Sol從低電平上升 到高電平。進(jìn)一步地，與流過輸出晶體管Ml成比例的電流從PMOS晶體管M18流動(dòng)，由電阻 器R5將所述電流轉(zhuǎn)換成電壓，并且，將所述電壓作為信號So2輸入到“或”電路0R1。從那 里，作為輸出電流io增加到與預(yù)定值相等或大于預(yù)定值，并且/或者，作為輸出電流io急 劇地增加而輸出電壓Vout降低的結(jié)果，開關(guān)信號So3使其信號電平反相。將開關(guān)信號So3輸入到開關(guān)電路35，并且，當(dāng)輸出電流io增加，并且/或者輸出電流io急劇地增加而輸出電壓Vout降低時(shí)，通過開關(guān)電路35的部件將放大電路32的輸出 端連接到輸出晶體管Ml的柵極，以便誤差放大電路23可以控制輸出晶體管Ml。設(shè)計(jì)誤差 放大電路23來具有大于誤差放大電路4b的電流消耗的電流消耗，并且誤差放大電路23可 以高速地控制輸出晶體管Ml。由此，當(dāng)輸出電壓Vout的、急劇的減少出現(xiàn)時(shí)，誤差放大電路 23可以將輸出晶體管Ml的柵極電極的電容高速地放電，并且因而，可能的是瞬時(shí)地將輸出 電壓Vout返回到預(yù)定的電壓。當(dāng)?shù)拓?fù)載電流時(shí)，開關(guān)信號So3通過信號Sol和So2而具有低電平，基準(zhǔn)電壓產(chǎn)生 電路21和偏置電壓產(chǎn)生電路22停止其工作，還將NMOS晶體管M17、M22和M27分別截止， 誤差放大電路23停止其工作，并且因而，輸出電壓返回電路6c進(jìn)入低的電流消耗狀態(tài)。在 此時(shí)，只在其工作中通過誤差放大電路4b來控制輸出晶體管Ml。其次，當(dāng)負(fù)載電流增加時(shí)， 開關(guān)信號So3通過信號So2而具有高電平，基準(zhǔn)電壓產(chǎn)生電路21和偏置電壓產(chǎn)生電路22 工作，還將NMOS晶體管M17、M22和M27分別導(dǎo)通，以進(jìn)入其導(dǎo)電狀態(tài)，誤差放大電路23工 作，并且因而，輸出電壓返回電路6c工作。因而，當(dāng)?shù)拓?fù)載電流時(shí)恒壓電路Ic以減少的電 流消耗來工作，然而，當(dāng)高負(fù)載電流時(shí)，高速的響應(yīng)為可用的。進(jìn)一步地，當(dāng)作為在輸出電流io中急劇的增加的結(jié)果，輸出電壓Vout降低時(shí)，信 號Sol導(dǎo)致開關(guān)信號So3具有高電平，輸出電壓返回電路6c控制輸出晶體管Ml的工作，控 制輸出電壓Vout的減少，并且因而，可以將輸出電壓Vout高速地返回到預(yù)定的電壓。需注意的是，在圖6中，可以提供如下所述配置，當(dāng)輸出電壓返回電路6c通過開關(guān) 信號So3來控制輸出晶體管Ml的工作時(shí)，不僅基準(zhǔn)電壓產(chǎn)生電路2、偏置電壓產(chǎn)生電路3和 誤差放大電路4b分別停止其工作，而且切斷在電阻器Rl與R2的串聯(lián)電路和地電壓之間的 連接。進(jìn)一步地，在輸出電壓返回電路6c中，可以提供如下所述配置，使用基準(zhǔn)電壓產(chǎn) 生電路2，以代替基準(zhǔn)電壓產(chǎn)生電路21 ；使用偏置電壓產(chǎn)生電路3，以代替偏置電壓產(chǎn)生電 路22;使用分壓的電壓Vfbl，以代替分壓的電壓Vfb2 ；并且因而，可以減少電路器件的、所 需的數(shù)目。進(jìn)一步地，當(dāng)由此可以將輸出晶體管Ml的柵極電容高速地放電時(shí)，不應(yīng)該將在第 一至第三實(shí)施例中的每一個(gè)中的NMOS晶體管M14特別地配置來作為恒流源。進(jìn)一步地，在第一至第四實(shí)施例中的每一個(gè)中，可以提供如下所述配置，由NMOS 晶體管來替換PMOS晶體管，并且因而，由PMOS晶體管來替換NMOS晶體管。進(jìn)一步地，在第一至第四實(shí)施例中的每一個(gè)中，可以使用雙極晶體管，以代替PMOS 晶體管Ml。進(jìn)一步地，本發(fā)明不限于上述的實(shí)施例，并且可以不背離如下根據(jù)權(quán)利提出要求 的本發(fā)明的基本概念來做變化和修改。本發(fā)明基于申請?zhí)枮?006-130566的、于2006年5月9日提交的日本優(yōu)先權(quán)申請， 其全部內(nèi)容以引用的方式并入本文中。
權(quán)利要求
1.一種恒壓電路，其將從輸入端子輸入的輸入電壓轉(zhuǎn)換成預(yù)定的恒定電壓，并將所述 恒定電壓從輸出端子輸出，其包含輸出晶體管，其具有根據(jù)來自所述輸入端子的輸入控制信號來將電流輸出到所述輸出 端子；控制電路部分，其具有以與從所述輸出端子輸出的所述輸出電壓成比例的第一比例電 壓可以為預(yù)定的第一基準(zhǔn)電壓的方式，執(zhí)行所述輸出晶體管的工作的控制的第一誤差放大 電路；電壓改變檢測電路部分，其檢測從所述輸出端子輸出的所述輸出電壓的改變，并且放 大包括在所述第一誤差放大電路中的差分放大電路的輸出信號，將所述放大的信號轉(zhuǎn)換成 二進(jìn)制信號并輸出所述二進(jìn)制信號；和放電電路部分，其根據(jù)來自所述電壓改變檢測電路部分的輸出電壓，來放大用于將寄 生在所述輸出晶體管的控制電極上的電容放電的放電電流，其中所述電壓改變檢測電路部分放大所述差分放大電路的輸出信號，以便其壓擺率可以大 于從所述第一誤差放大電路輸出到所述輸出晶體管的所述控制信號的壓擺率，響應(yīng)于比從 所述第一誤差放大電路輸出到輸出晶體管的所述控制信號更快的、從所述輸出端子輸出的 所述輸出電壓的改變，以導(dǎo)致所述放電電路部分來執(zhí)行放電工作，其中 所述電壓改變檢測電路部分包含第二放大電路，其放大所述差分放大電路的輸出信號，并輸出所述放大的信號；和 第三放大電路，其放大所述第二放大電路的輸出信號，將所述放大的信號轉(zhuǎn)換成二進(jìn) 制信號，并將所述二進(jìn)制信號輸出到所述放電電路部分，其中所述第二放大電路具有大于所述第一誤差放大電路的輸出信號的壓擺率的、所述輸出 信號的壓擺率，并且其中所述第一誤差放大電路包含放大在所述第一比例電壓和所述第一基準(zhǔn)電壓之間的電 壓差，并輸出所述放大的信號的差分放大電路，其中將從作為所述差分放大電路的一個(gè)輸 出端的第一輸出端輸出的第一信號，輸入到所述輸出晶體管的控制電極，并且將從作為所 述差分放大電路的另一個(gè)輸出端的第二輸出端輸出的第二信號輸出到所述電壓改變檢測 電路部分的第二放大電路。
2.如權(quán)利要求1中所要求的恒壓電路，其中所述第二放大電路具有大于所述差分放大電路的第一信號的壓擺率的、所述輸出信號 的壓擺率。
3.如權(quán)利要求1中所要求的恒壓電路，其中 所述差分放大電路包含第一輸入晶體管，將所述第一基準(zhǔn)電壓輸入到其控制電極； 第二輸入晶體管，將所述第一比例電壓輸入到其控制電極； 第一負(fù)載電路，其作為所述第一輸入晶體管的負(fù)載； 第二負(fù)載電路，其作為所述第二輸入晶體管的負(fù)載；和偏置電流源，其將偏置電流供應(yīng)到所述第一輸入晶體管和所述第二輸入晶體管，其中從在所述第一輸入晶體管和所述第一負(fù)載電路之間的連接點(diǎn)輸出所述第一信號，并且從在所述第二輸入晶體管和所述第二負(fù)載電路之間的連接點(diǎn)輸出所述第二信號。
4.如權(quán)利要求3中所要求的恒壓電路，其中所述第二放大電路具有大于由所述第一輸入晶體管、所述第一負(fù)載電路和所述偏置電 流源確定的電壓增益的電壓增益。
5.如權(quán)利要求4中所要求的恒壓電路，其中所述第二放大電路包含第二晶體管，其作為電壓放大器件，將所述差分放大電路的輸出信號輸入到其控制電 極；和第二電流源，其將第二偏置電流供應(yīng)到所述第二晶體管，其中所述第一負(fù)載電路和所述第二負(fù)載電路配置其中所述第二負(fù)載電路作為輸入側(cè)晶體 管并且所述第一負(fù)載電路作為輸出側(cè)晶體管的電流鏡像電路；和所述第二晶體管具有大于作為所述第一負(fù)載電路的所述晶體管的電流驅(qū)動(dòng)能力的電 流驅(qū)動(dòng)能力。
6.如權(quán)利要求3中所要求的恒壓電路，其中所述放電電路部分包含第四電流源，其增加將供應(yīng)到所述差分放大電路的第一輸入晶體管和第二輸入晶體管 的偏置電流；第一開關(guān)器件，其根據(jù)所述電壓改變檢測電路部分的輸出信號，來執(zhí)行在所述差分放 大電路和所述第四電流源之間的連接的控制。
7.如權(quán)利要求5中所要求的恒壓電路，其中所述第四電流源供應(yīng)小于所述偏置電流源的電流的電流。
8.如權(quán)利要求1至7中的任何一個(gè)中所要求的恒壓電路，其中將所述輸出晶體管、所述控制電路部分、所述電壓改變檢測電路部分和所述放電電路 部分集成在單個(gè)的集成電路中。
全文摘要
恒壓電路。電壓改變檢測電路部分放大差分放大電路的輸出信號，以便其壓擺率可以大于從第一誤差放大電路輸出到輸出晶體管的控制信號的壓擺率，所述電壓改變檢測電路部分響應(yīng)于比從第一誤差放大電路輸出到第一晶體管的控制信號更快的、從輸出端子輸出的輸出電壓的改變，并導(dǎo)致放電電路部分執(zhí)行放電工作。
文檔編號G05F1/56GK102004514SQ20101059828
公開日2011年4月6日 申請日期2007年5月2日 優(yōu)先權(quán)日2006年5月9日
發(fā)明者野田一平 申請人:株式會(huì)社理光