專利名稱：基于fpga平臺(tái)的模糊邏輯控制器在線演化優(yōu)化系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及演化硬件領(lǐng)域，特別是涉及一種基于FPGA的模糊邏輯控制器的在線 演化優(yōu)化系統(tǒng)。
背景技術(shù)：
模糊邏輯控制器已在許多方面取得成功的應(yīng)用，目前其實(shí)現(xiàn)方法主要有兩種，一 種是硬件法，一種是軟件法。軟件法是由軟件來(lái)實(shí)現(xiàn)。大致可分為查表法、公式法、推理法 三種。由于模糊邏輯控制器的推理計(jì)算量大，常規(guī)的模糊邏輯控制器在軟件實(shí)現(xiàn)時(shí)一般都 采用離線推理的方式生成模糊邏輯控制查詢表，利用查詢表進(jìn)行在線控制。由于一般控制 器未能實(shí)現(xiàn)在線推理，使其應(yīng)用領(lǐng)域受到一定限制，難以獲得滿意的控制效果。硬件法即是 利用硬件速度高的特點(diǎn)，實(shí)現(xiàn)快速在線推理的硬件模糊邏輯控制器。近年來(lái)，隨著電子技術(shù)的發(fā)展，已經(jīng)出現(xiàn)了很多可編程的器件(如FPGA、FPAA)， 基于遺傳算法的演化硬件技術(shù)已成為目前研究的熱點(diǎn)方向。H. Surmarm利用現(xiàn)場(chǎng)可編程 門陣列FPGA來(lái)優(yōu)化模糊邏輯控制器結(jié)構(gòu)(H. Surmann, A. Ungering, K. Goser. Optimized fuzzycontrolIer architecture for field programmable gate arrays, in Lecture Notes on Computer ScienceNr. 705. Berlin :SpringerVerlag,1993.)。J. F. M Amara 石if 究利用FPMA來(lái)實(shí)現(xiàn)可演化的模糊邏輯控制器，演化出了模糊邏輯控制器的取大、取小和 高斯隸屬度函數(shù)等模擬電路(J.F.M Amara. Towards Evolvable Analog Fuzzy Logic Controllers. 2003 NASA/D0D Conference on EvolvableHardware (EH' 03),2003 101-107.)。然而，在模糊邏輯控制器設(shè)計(jì)過(guò)程中最困難的是如何確定規(guī)則，如何自適應(yīng)調(diào)整 結(jié)構(gòu)和參數(shù)。目前已有的研究工作多是從軟件的角度對(duì)規(guī)則等進(jìn)行優(yōu)化，但是這類優(yōu)化方 法多屬于離線演化，其一算法的運(yùn)行速率較低，其二每次調(diào)整硬件需要重新從軟件部分重 新獲取參數(shù)，相當(dāng)耗時(shí)。因此，如何提高模糊邏輯器的演化效率成為目前研究的熱點(diǎn)。尤其 在對(duì)實(shí)時(shí)性要求較高的系統(tǒng)中，設(shè)計(jì)快速的自適應(yīng)可控模糊邏輯控制器的方法就顯得尤為 重要。

發(fā)明內(nèi)容
為解決模糊邏輯控制器自適應(yīng)演化效率較低的問(wèn)題，本發(fā)明提供了一種基于FPGA 平臺(tái)的模糊邏輯控制器在線演化優(yōu)化系統(tǒng)。本發(fā)明所提供基于FPGA平臺(tái)的模糊邏輯控制器在線演化優(yōu)化系統(tǒng)，所述FPGA平 臺(tái)包括PLB總線、OPB總線和作為處理器的PowerPC，PowerPC連接到PLB總線，PLB總線與 OPB總線通過(guò)總線橋連接；其特征在于在FPGA平臺(tái)中實(shí)現(xiàn)以下各部分，與OPB總線連接的硬件IP核，包括模糊關(guān)系計(jì)算IP核和傳感器控制IP核；在PowerPC上實(shí)現(xiàn)的演化控制核心模塊，所述演化控制核心模塊包含遺傳算法模 塊，用于采用遺傳算法演化模糊控制規(guī)則，并輸出給模糊關(guān)系計(jì)算IP核；模糊控制器模塊，用于與模糊關(guān)系計(jì)算IP核協(xié)同對(duì)控制對(duì)象進(jìn)行模糊控制，即由模糊關(guān)系計(jì)算IP核根據(jù)遺 傳算法模塊所提供的模糊控制規(guī)則計(jì)算模糊查詢表，由模糊控制器模塊根據(jù)該模糊查詢表 進(jìn)行模糊控制；傳感器控制模塊，用于與傳感器控制IP核協(xié)同完成傳感器控制并獲取控制 對(duì)象的采樣數(shù)據(jù)；與OPB總線連接的非易失性存儲(chǔ)器，用于存儲(chǔ)系統(tǒng)信息。而且，所述模糊關(guān)系計(jì)算IP核，固定了模糊等級(jí)劃分和隸屬度函數(shù)，根據(jù)輸入的 模糊控制規(guī)則，自動(dòng)計(jì)算模糊查詢表輸出并輸出給模糊控制器模塊。而且，所述傳感器控制IP核，包括有輸入寄存器、輸出寄存器、采樣命令發(fā)送模 塊、采樣數(shù)據(jù)接收模塊和計(jì)時(shí)模塊；其中輸入寄存器包括開始位和命令位，輸出寄存器包括 結(jié)束位、超時(shí)位和采樣數(shù)據(jù)位；所述傳感器控制模塊擁有一個(gè)與傳感器所構(gòu)成的無(wú)線網(wǎng)絡(luò)對(duì)應(yīng)的節(jié)點(diǎn)集合，不同 的節(jié)點(diǎn)對(duì)應(yīng)的采樣命令不同；所述傳感器控制模塊與傳感器控制IP核協(xié)同完成傳感器控制并獲取控制對(duì)象的 采樣數(shù)據(jù)，實(shí)現(xiàn)方式包括以下步驟，傳感器控制模塊從節(jié)點(diǎn)集合中選擇一個(gè)節(jié)點(diǎn)，將該節(jié)點(diǎn)的采樣命令寫入傳感器控 制IP核的輸入寄存器中的命令位，然后置輸入寄存器中的開始位為‘1’，然后循環(huán)檢測(cè)輸 出寄存器的結(jié)束位和超時(shí)位；傳感器控制IP核中，發(fā)送采樣命令模塊檢測(cè)到輸入寄存器的開始位為‘1’后，發(fā) 送輸入寄存器中的命令位所提供采樣命令，同時(shí)計(jì)時(shí)模塊開始計(jì)時(shí)，采樣數(shù)據(jù)接收模塊準(zhǔn) 備接收數(shù)據(jù)；當(dāng)傳感器有數(shù)據(jù)發(fā)送回，采樣數(shù)據(jù)接收模塊讀接收該數(shù)據(jù)，將數(shù)據(jù)寫入輸出寄 存器的采樣數(shù)據(jù)位，并置結(jié)束位為‘1’ ；傳感器控制模塊檢測(cè)到傳感器控制IP核中輸出寄存器的結(jié)束位為‘1’后，從輸出 寄存器讀取采樣數(shù)據(jù)位的數(shù)據(jù)并分析數(shù)據(jù)，如果數(shù)據(jù)不合法，則采樣不成功，增加失敗次數(shù) 并重新采樣；傳感器控制IP核中，計(jì)時(shí)模塊的計(jì)時(shí)器到時(shí)后，置輸出寄存器的超時(shí)位為‘1’ ；傳 感器控制模塊檢測(cè)到超時(shí)位為‘1’而結(jié)束位為‘0’，增加失敗次數(shù)并重新采樣；當(dāng)某節(jié)點(diǎn)采樣失敗次數(shù)超過(guò)設(shè)定次數(shù)，從傳感器控制模塊的節(jié)點(diǎn)集合中去除該節(jié) 點(diǎn)，節(jié)點(diǎn)集合為空后，關(guān)閉系統(tǒng)。而且，按照模糊控制器特性將模糊控制過(guò)程分為宏調(diào)階段和微調(diào)階段；所述模糊 控制器模塊，在宏調(diào)階段是將控制對(duì)象從初態(tài)調(diào)節(jié)至設(shè)定目標(biāo)的預(yù)設(shè)誤差范圍內(nèi)，在微調(diào) 階段是將控制對(duì)象在宏調(diào)階段所得結(jié)果基礎(chǔ)上微幅調(diào)節(jié)的過(guò)程。而且，所述非易失性存儲(chǔ)器中存儲(chǔ)有四個(gè)文件，即info, dat、init. dat、popu. dat 和fit. dat, info, dat存儲(chǔ)系統(tǒng)的初始化狀態(tài)；init. dat存儲(chǔ)遺傳算法的初始種群；popu. dat存儲(chǔ)系統(tǒng)當(dāng)前種群信息；fit. dat存儲(chǔ)popu. dat中系統(tǒng)當(dāng)前種群的適應(yīng)值；在線演化模糊邏輯控制器的運(yùn)行過(guò)程依次分為系統(tǒng)初始化階段、宏調(diào)階段、微調(diào) 階段和信息保存階段，(1)系統(tǒng)初始化階段中，遺傳算法模塊首先讀取非易失性存儲(chǔ)器中的info, dat文 件，然后檢查info, dat文件中的初始化位，如果標(biāo)志系統(tǒng)初始化狀態(tài)的初始化位為‘0’，則 遺傳算法的種群從popu. dat文件讀取，種群的適應(yīng)值從fit. dat中讀?。蝗绻麡?biāo)識(shí)系統(tǒng)初始化狀態(tài)的初始化位為‘1’，則遺傳算法的種群從init. dat讀取，種群的適應(yīng)值全部置為 一個(gè)大數(shù)；(2)宏調(diào)階段中，包括以下兩個(gè)步驟，步驟2. 1，遺傳算法模塊產(chǎn)生一個(gè)新個(gè)體，即一個(gè)模糊控制規(guī)則，模糊關(guān)系計(jì)算IP 核通過(guò)該個(gè)體計(jì)算模糊查詢表；步驟2. 2，傳感器控制模塊與傳感器控制IP核協(xié)同獲取控制對(duì)象的采樣數(shù)據(jù)，模 糊控制器模塊計(jì)算控制對(duì)象的采樣數(shù)據(jù)變化及變化率后進(jìn)行模糊運(yùn)算，將計(jì)算所得的控制 量輸出，如果采樣數(shù)據(jù)顯示控制對(duì)象已達(dá)設(shè)定目標(biāo)的預(yù)設(shè)誤差范圍之內(nèi)，則將系統(tǒng)調(diào)節(jié)時(shí) 間作為該個(gè)體適應(yīng)值，遺傳算法根據(jù)替換策略進(jìn)行個(gè)體替換，宏調(diào)階段結(jié)束；否則重復(fù)步驟2. 2繼續(xù)采樣及控制的循環(huán)，直到采樣數(shù)據(jù)顯示已達(dá)設(shè)定目標(biāo)的預(yù) 設(shè)誤差范圍之內(nèi)；(3)微調(diào)階段中，包括以下兩個(gè)步驟，步驟3. 1，由遺傳算法模塊產(chǎn)生一個(gè)新個(gè)體，即一個(gè)模糊控制規(guī)則，模糊關(guān)系計(jì)算 IP核通過(guò)該個(gè)體計(jì)算模糊查詢表；步驟3. 2，通過(guò)傳感器控制模塊與傳感器控制IP核協(xié)同獲取采樣數(shù)據(jù)，模糊控制 器模塊計(jì)算控制對(duì)象的采樣數(shù)據(jù)變化及變化率后進(jìn)行模糊運(yùn)算，將計(jì)算所得的控制量輸出 并計(jì)算誤差積累；如果步驟3. 1中該個(gè)體生成的模糊查詢表控制運(yùn)行時(shí)間超過(guò)指定的時(shí)間，則將誤 差積累作為該個(gè)體的適應(yīng)值，遺傳算法模塊進(jìn)行個(gè)體替換，并檢查停機(jī)位，如果停機(jī)位為 ‘0’，返回步驟3. 1由遺傳算法模塊產(chǎn)生新個(gè)體循環(huán)執(zhí)行；如果停機(jī)位為‘1’，微調(diào)階段結(jié) 束；(4)信息保存階段中，遺傳算法模塊將全部種群和適應(yīng)值寫回非易失性存儲(chǔ)器，如 果info, dat文件中的初始化位為‘0’，改寫該位為‘1’。本發(fā)明采用軟硬件協(xié)同工作的方式，將遺傳算法和模糊邏輯控制器相結(jié)合。系統(tǒng) 可以采取自學(xué)習(xí)的方式(每次調(diào)整硬件無(wú)需從軟件部分重新獲取參數(shù))，通過(guò)遺傳算法對(duì) 模糊邏輯控制器的優(yōu)化實(shí)現(xiàn)整個(gè)模糊邏輯控制器的在線演化。同時(shí)，采用FPGA平臺(tái)和無(wú)線 傳感器網(wǎng)絡(luò)相結(jié)合，通過(guò)無(wú)線傳感器網(wǎng)絡(luò)采集信息，可以使環(huán)境整體達(dá)到最優(yōu)。由通信協(xié)議 控制的FPGA平臺(tái)和無(wú)線傳感器網(wǎng)絡(luò)的交互確保了采集的信息準(zhǔn)確有效。系統(tǒng)具有良好的 健壯性，當(dāng)某個(gè)傳感器節(jié)點(diǎn)出現(xiàn)故障后，系統(tǒng)能夠自動(dòng)排除該節(jié)點(diǎn)，不采集該節(jié)點(diǎn)的信息， 使系統(tǒng)能夠繼續(xù)正常運(yùn)行。


圖1為本發(fā)明的系統(tǒng)總體結(jié)構(gòu)圖；圖2為模糊關(guān)系計(jì)算IP核FLC的隸屬度函數(shù)圖；圖3為模糊關(guān)系計(jì)算IP核FLC結(jié)構(gòu)圖；圖4為傳感器控制IP核knsorCtrl結(jié)構(gòu)圖；圖5為實(shí)施例的系統(tǒng)運(yùn)行流程圖；圖6為實(shí)施例的初始化階段流程圖；圖7為實(shí)施例的宏調(diào)階段流程圖8為實(shí)施例的微調(diào)階段流程圖.
具體實(shí)施例方式下面結(jié)合附圖與實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述本實(shí)施例是在XC2VP30 FPGA開發(fā)板上實(shí)現(xiàn)，使用PowerPC ( 一種精簡(jiǎn)指令集架構(gòu) 的中央處理器)作為處理器，使用片上內(nèi)存和DDR內(nèi)存條作為存儲(chǔ)器，采用CF卡作為非易 失性存儲(chǔ)器。傳感器節(jié)點(diǎn)使用ATmegaUS，所有傳感器節(jié)點(diǎn)構(gòu)成無(wú)線網(wǎng)絡(luò)，即無(wú)線傳感器網(wǎng) 絡(luò)。具體實(shí)施時(shí)，可以將其中一個(gè)傳感器作基站用，其他作為采集數(shù)據(jù)用。例如，當(dāng)控制對(duì) 象為溫度時(shí)，將一個(gè)傳感器作為基站傳感器，其他作為溫度采集用傳感器，溫度采集傳感器 通過(guò)無(wú)線信號(hào)與基站傳感器通信，基站傳感器通過(guò)串口與FPGA相連。如圖1所示，系統(tǒng)的總體結(jié)構(gòu)主要包括PLB總線(處理器局部總線)和OPB總線 (外圍設(shè)備總線)，兩總線通過(guò)plb2opb IP核(即總線橋plb20pb_bridge)橋接。連接在 PLB總線上的IP核有PowerPC，片上內(nèi)存BRAM(實(shí)施例采用U8KB容量)和片外內(nèi)存DDR SDRAM(實(shí)施例采用512MB容量)。連接在OPB總線上的是本發(fā)明提供的模糊關(guān)系計(jì)算IP 核FLC，傳感器控制IP核knsorCtrl和其他外設(shè)(Other slaves)。例如實(shí)施例中的CF卡 即為一個(gè)外設(shè)。在PLB總線和OPB總線支持下，本發(fā)明所提供與OPB總線連接的模糊關(guān)系 計(jì)算IP核和傳感器控制IP核、非易失性存儲(chǔ)器，以及在PowerPC上實(shí)現(xiàn)的演化控制核心模 塊之間，均能建立通信。在PowerPC上實(shí)現(xiàn)的演化控制核心模塊，包含遺傳算法模塊、模糊 控制器模塊和傳感器控制模塊，這些模塊實(shí)際上可以采用軟件模塊化設(shè)計(jì)技術(shù)實(shí)現(xiàn)。為了 便于實(shí)施參考，提供實(shí)施例的各部分具體設(shè)計(jì)如下本發(fā)明的模糊關(guān)系計(jì)算IP核，固定了模糊等級(jí)劃分和隸屬度函數(shù)，根據(jù)輸入的模 糊控制規(guī)則，自動(dòng)計(jì)算模糊查詢表輸出并輸出給模糊控制器模塊。具體實(shí)施時(shí)，可以通過(guò) 在模糊關(guān)系計(jì)算IP核中設(shè)置讀寫寄存器(包括輸入寄存器和輸出寄存器)，實(shí)現(xiàn)模糊控制 器模塊與模糊關(guān)系計(jì)算IP核的通信。本實(shí)施例中的模糊邏輯控制器的有兩輸入一輸出， 輸入為溫度和溫度變化率。輸入的模糊集為7個(gè)NB (Negative Big,負(fù)大)，匪(Negative Medium，負(fù)中)，NS(Negative Small，負(fù)小)，ZR(Zero，零)，PS(Positive Small，正小)， PM(Positive Medium，正中)，PB (Positive Big，正大)；輸入輸出的論域均劃分為13級(jí) {-6，-5，-4，-3，-2，-1,0,1,2,3,4,5,6}；隸屬度函數(shù)如圖2所示，隸屬度從0到1，采用縱 坐標(biāo)表示。如圖3所示，模糊關(guān)系計(jì)算IP核FLC的輸入寄存器包括規(guī)則位rule、時(shí)鐘信號(hào)位 elk、復(fù)位信號(hào)位reset和開始信號(hào)位start ；輸出寄存器包括模糊查詢表位relation和結(jié) 束信號(hào)位finish。生成該IP核的時(shí)候，F(xiàn)PGA平臺(tái)會(huì)自動(dòng)為時(shí)鐘信號(hào)位elk、復(fù)位信號(hào)位 reset分別提供時(shí)鐘信號(hào)、復(fù)位信號(hào)，以便提供工作時(shí)鐘和支持復(fù)位操作。其內(nèi)部模糊查詢 表的計(jì)算方法由于是現(xiàn)有的一種通用算法，實(shí)現(xiàn)程序不詳細(xì)介紹。具體實(shí)施時(shí)可參考文獻(xiàn) 李少遠(yuǎn)，王景成。智能控制[M]，機(jī)械工業(yè)出版社，2005。具體使用時(shí)，模糊控制器模塊首先在模糊關(guān)系計(jì)算IP核的復(fù)位信號(hào)位中寫入 ‘ 1’，然后再寫入‘0’，完成模糊關(guān)系計(jì)算IP核的復(fù)位操作，然后將遺傳算法產(chǎn)生的規(guī)則寫 入到規(guī)則位中，然后在開始信號(hào)位寫入‘1’，然后就循環(huán)檢測(cè)模糊關(guān)系計(jì)算IP核的結(jié)束信 號(hào)位，一旦檢測(cè)到該信號(hào)位為‘1’，表示計(jì)算完成，就可以從模糊關(guān)系計(jì)算IP核的查詢表位讀取模糊查詢表，進(jìn)行之后的控制；模糊關(guān)系計(jì)算IP核在開始信號(hào)位為‘1’后開始計(jì)算模糊查詢表，計(jì)算完成后將計(jì) 算所得模糊查詢表放在輸出寄存器的模糊查詢表位，并置結(jié)束信號(hào)位為‘1’。如圖4所示，傳感器控制IP核knsorCtrl可分為發(fā)送采樣命令模塊、接收采樣數(shù) 據(jù)模塊和計(jì)時(shí)模塊。傳感器控制模塊與傳感器控制IP核通過(guò)寄存器(包括輸入寄存器和輸 出寄存器)通信，傳感器控制IP核與無(wú)線傳感器網(wǎng)絡(luò)通過(guò)串口通信。傳感器IP核內(nèi)部三 個(gè)模塊的工作方式為發(fā)送采樣命令模塊將采樣命令通過(guò)串口發(fā)送給無(wú)線傳感器網(wǎng)絡(luò)，在 發(fā)送采樣命令的同時(shí)計(jì)時(shí)模塊開始計(jì)時(shí)，接收采樣數(shù)據(jù)模塊等待接收無(wú)線傳感器網(wǎng)絡(luò)中的 傳感器發(fā)送來(lái)數(shù)據(jù)。如果有數(shù)據(jù)到來(lái)，接收采樣數(shù)據(jù)模塊通過(guò)寄存器告知傳感器控制模塊 讀取數(shù)據(jù)，計(jì)時(shí)器超時(shí)，計(jì)時(shí)器通過(guò)寄存器模塊告知傳感器控制模塊超時(shí)。傳感器控制模塊 擁有一個(gè)節(jié)點(diǎn)集合，該集合中存放著有效的節(jié)點(diǎn)標(biāo)號(hào)和該節(jié)點(diǎn)對(duì)應(yīng)的采樣命令。要對(duì)某一 節(jié)點(diǎn)采樣時(shí)，先找到該節(jié)點(diǎn)對(duì)應(yīng)的采樣命令，然后通過(guò)發(fā)送采樣命令模塊發(fā)送該采樣命令。 如果某一節(jié)點(diǎn)失效，則從節(jié)點(diǎn)集合中刪除該節(jié)點(diǎn)。當(dāng)該集合為空時(shí)，則表明系統(tǒng)全部節(jié)點(diǎn)都 失效，系統(tǒng)自動(dòng)關(guān)閉。具體實(shí)施時(shí)，PowerPC上的傳感器控制模塊收到超時(shí)信號(hào)或者分析接 收到的數(shù)據(jù)發(fā)現(xiàn)數(shù)據(jù)不合法，則要求發(fā)送采樣命令模塊重新發(fā)送采樣命令。可設(shè)定重試超 過(guò)三次，認(rèn)為該節(jié)點(diǎn)失效，去除該節(jié)點(diǎn)，修改采樣節(jié)點(diǎn)集合，進(jìn)行下一節(jié)點(diǎn)采樣。實(shí)施例中，傳感器控制IP核的輸入寄存器包括開始位和命令位，輸出寄存器包括 結(jié)束位、超時(shí)位和采樣數(shù)據(jù)位；所述傳感器控制模塊與傳感器控制IP核協(xié)同完成傳感器控 制并獲取采樣數(shù)據(jù)，實(shí)現(xiàn)方式包括以下步驟傳感器控制模塊從節(jié)點(diǎn)集合中選擇一個(gè)節(jié)點(diǎn)，將該節(jié)點(diǎn)的采樣命令寫入傳感器控 制IP核的輸入寄存器中的命令位，然后置輸入寄存器中的開始位為‘1’，然后循環(huán)檢測(cè)輸 出寄存器的結(jié)束位和超時(shí)位；傳感器控制IP核中，發(fā)送采樣命令模塊檢測(cè)到輸入寄存器的開始位為‘1’后，發(fā) 送輸入寄存器中的命令位所提供采樣命令，同時(shí)計(jì)時(shí)模塊開始計(jì)時(shí)，采樣數(shù)據(jù)接收模塊準(zhǔn) 備接收數(shù)據(jù)；當(dāng)傳感器有數(shù)據(jù)發(fā)送回，采樣數(shù)據(jù)接收模塊讀取該數(shù)據(jù)，將數(shù)據(jù)寫入輸出寄存 器的采樣數(shù)據(jù)位，并置結(jié)束位為‘1’ ；傳感器控制模塊檢測(cè)到傳感器控制IP核中輸出寄存器的結(jié)束位為‘1’后，從輸 出寄存器讀取該數(shù)據(jù)，分析數(shù)據(jù)，如果數(shù)據(jù)不合法，則采樣不成功，增加失敗次數(shù)并重新采 樣；傳感器控制IP核中，計(jì)時(shí)模塊的計(jì)時(shí)器到時(shí)后，置輸出寄存器的超時(shí)位為‘1’ ；傳 感器控制模塊檢測(cè)到超時(shí)位為‘1’而結(jié)束位為‘0’，增加失敗次數(shù)并重新采樣；當(dāng)某節(jié)點(diǎn)采樣失敗次數(shù)超過(guò)設(shè)定次數(shù)，從傳感器控制模塊的節(jié)點(diǎn)集合中去除該節(jié) 點(diǎn)，節(jié)點(diǎn)集合為空后，關(guān)閉系統(tǒng)。如圖5所示，將在線演化模糊控制器的運(yùn)行過(guò)程分為四個(gè)階段系統(tǒng)初始化階段、 宏調(diào)階段、微調(diào)階段和信息保存階段。實(shí)施例在非易失性存儲(chǔ)器中存儲(chǔ)有四個(gè)文件，即info, dat、init. dat、popu. dat 和fit. dat, info, dat存儲(chǔ)系統(tǒng)的初始化狀態(tài)；init. dat存儲(chǔ)遺傳算法的初始種群；popu. dat存儲(chǔ)系統(tǒng)當(dāng)前種群信息；fit. dat存儲(chǔ)popu. dat中系統(tǒng)當(dāng)前種群的適應(yīng)值。因此系統(tǒng) 允許從選擇讀取這些提供系統(tǒng)信息的文件開始。如圖6所示，系統(tǒng)初始化過(guò)程為首先由遺傳算法模塊讀取非易失性存儲(chǔ)器中的info, dat文件，然后檢查info, dat文件中的初始化 位，如果初始化位為‘0’，則遺傳算法的種群從popu. dat讀取，種群的適應(yīng)值從fit. dat中 讀??；如果系統(tǒng)的初始化位為‘1’，則遺傳算法的種群從init. dat讀取，種群的適應(yīng)值全部 置為一個(gè)大數(shù)(選擇大數(shù)的具體范圍可視應(yīng)用情況而定，因?yàn)楸緦?shí)施例的種群的適應(yīng)值是 一個(gè)16位二進(jìn)制的數(shù)，因此置為OxfTfT)。初始化后進(jìn)入宏調(diào)階段。本發(fā)明是按照模糊控制器特性將模糊控制過(guò)程分為宏調(diào)階段和微調(diào)階段，在宏調(diào) 階段的目標(biāo)是將控制對(duì)象從初態(tài)調(diào)節(jié)至設(shè)定目標(biāo)的預(yù)設(shè)誤差范圍(建議設(shè)置在設(shè)定目標(biāo) 的士5% )內(nèi)；在微調(diào)階段則是將控制對(duì)象在宏調(diào)階段所得結(jié)果基礎(chǔ)上微幅調(diào)節(jié)，以便進(jìn)一 步提高精度。假如控制對(duì)象的初態(tài)和設(shè)定目標(biāo)的差的絕對(duì)值為d，具體實(shí)施時(shí)，可設(shè)定微幅 調(diào)節(jié)就是在設(shè)定目標(biāo)的士 10% d的范圍內(nèi)調(diào)節(jié)。實(shí)施例中控制對(duì)象為溫度，遺傳算法的適 應(yīng)值分為兩個(gè)部分，宏調(diào)適應(yīng)值和微調(diào)適應(yīng)值，宏調(diào)適應(yīng)值為系統(tǒng)初始化到將溫度調(diào)節(jié)至 設(shè)定溫度的預(yù)設(shè)誤差范圍內(nèi)的時(shí)間。微調(diào)適應(yīng)值為在設(shè)定的運(yùn)行時(shí)間內(nèi)，采樣溫度和設(shè)定 溫度的誤差積累。在調(diào)節(jié)的過(guò)程中記錄遺傳算法個(gè)體基因片段的使用情況，在個(gè)體替換時(shí)， 只替換控制過(guò)程中使用到的片段。如圖7所示，在系統(tǒng)的宏調(diào)階段，先由遺傳算法模塊(記為GA)產(chǎn)生一個(gè)新個(gè)體， 模糊關(guān)系計(jì)算IP核通過(guò)該個(gè)體(即產(chǎn)生模糊邏輯控制器的控制規(guī)則，本發(fā)明簡(jiǎn)稱模糊控制 規(guī)則)計(jì)算模糊查詢表。然后，傳感器控制模塊開始數(shù)據(jù)采樣(與傳感器控制IP核協(xié)同實(shí) 現(xiàn))，數(shù)據(jù)采樣完畢后模糊控制器模塊對(duì)采樣的數(shù)據(jù)進(jìn)行模糊運(yùn)算，將計(jì)算所得的控制量輸 出。如果采樣數(shù)據(jù)顯示控制對(duì)象已達(dá)設(shè)定目標(biāo)的設(shè)定的誤差范圍之內(nèi)，將系統(tǒng)初始化到當(dāng) 前的運(yùn)行時(shí)間作為前面遺傳算法產(chǎn)生的個(gè)體的適應(yīng)值，遺傳算法模塊根據(jù)替換策略進(jìn)行個(gè) 體替換，宏調(diào)階段結(jié)束。否則繼續(xù)采樣及控制的循環(huán)，直到采樣數(shù)據(jù)顯示已達(dá)設(shè)定目標(biāo)的設(shè) 定的誤差范圍之內(nèi)，宏調(diào)階段結(jié)束。如圖8所示，在系統(tǒng)的微調(diào)階段，先由遺傳算法模塊(GA)產(chǎn)生一個(gè)新個(gè)體，模糊關(guān) 系計(jì)算IP核通過(guò)該個(gè)體生成模糊查詢表。通傳感器控制模塊開始數(shù)據(jù)采樣，數(shù)據(jù)采樣完畢 后模糊控制器模塊對(duì)采樣所得數(shù)據(jù)進(jìn)行模糊運(yùn)算，將計(jì)算所得的控制量輸出并計(jì)算誤差積 累。如果先前遺傳算法模塊產(chǎn)生的個(gè)體生成的模糊查詢表控制運(yùn)行時(shí)間超過(guò)指定的時(shí)間， 遺傳算法模塊根據(jù)替換策略進(jìn)行個(gè)體，替換。如果停機(jī)位為‘0’，返回GA產(chǎn)生新個(gè)體循環(huán) 執(zhí)行。如果停機(jī)位為‘1’，微調(diào)階段結(jié)束。進(jìn)入信息保存階段。具體實(shí)施時(shí)，停機(jī)位也可以 采用硬件IP核實(shí)現(xiàn)，即在其他外設(shè)(Other slaves)中包含一個(gè)用于關(guān)閉系統(tǒng)的IP核，該 IP核有一個(gè)寄存器，該寄存器通過(guò)引腳綁定到FPGA上的一個(gè)開關(guān)。該寄存器包含一個(gè)停機(jī) 位，開關(guān)的‘開’ ‘關(guān)’狀態(tài)反映在寄存器中的停機(jī)位是‘1’和‘0’。這樣使用者可以通過(guò)開 關(guān)方便地控制系統(tǒng)是否運(yùn)行。第四階段為信息保存階段。遺傳算法模塊將全部種群和適應(yīng)值寫回非易失性存儲(chǔ) 器。如果info, dat的初始化位為‘0’，改寫該位為‘1’?？梢?，本發(fā)明實(shí)施例用初始化位為 ‘0’和‘1’分別標(biāo)志是否進(jìn)行過(guò)在線演化。本發(fā)明保護(hù)范圍不限于以上實(shí)施例，任何等同方案也應(yīng)當(dāng)屬于其中。
權(quán)利要求
1.一種基于FPGA平臺(tái)的模糊邏輯控制器在線演化優(yōu)化系統(tǒng)，所述FPGA平臺(tái)包括PLB 總線、OPB總線和作為處理器的PowerPC，PowerPC連接到PLB總線，PLB總線與OPB總線通 過(guò)總線橋連接；其特征在于在FPGA平臺(tái)中實(shí)現(xiàn)以下各部分，與OPB總線連接的硬件IP核，包括模糊關(guān)系計(jì)算IP核和傳感器控制IP核； 在PowerPC上實(shí)現(xiàn)的演化控制核心模塊，所述演化控制核心模塊包含遺傳算法模塊， 用于采用遺傳算法演化模糊控制規(guī)則，并輸出給模糊關(guān)系計(jì)算IP核；模糊控制器模塊，用 于與模糊關(guān)系計(jì)算IP核協(xié)同對(duì)控制對(duì)象進(jìn)行模糊控制，即由模糊關(guān)系計(jì)算IP核根據(jù)遺傳 算法模塊所提供的模糊控制規(guī)則計(jì)算模糊查詢表，由模糊控制器模塊根據(jù)該模糊查詢表進(jìn) 行模糊控制；傳感器控制模塊，用于與傳感器控制IP核協(xié)同完成傳感器控制并獲取控制對(duì) 象的采樣數(shù)據(jù)；與OPB總線連接的非易失性存儲(chǔ)器，用于存儲(chǔ)系統(tǒng)信息。
2.如權(quán)利要求1所述的模糊邏輯控制器在線演化優(yōu)化系統(tǒng)，其特征在于所述模糊關(guān) 系計(jì)算IP核，固定了模糊等級(jí)劃分和隸屬度函數(shù)，根據(jù)輸入的模糊控制規(guī)則，自動(dòng)計(jì)算模 糊查詢表并輸出給模糊控制器模塊。
3.如權(quán)利要求1所述的模糊邏輯控制器在線演化優(yōu)化系統(tǒng)，其特征在于所述傳感器 控制IP核，包括有輸入寄存器、輸出寄存器、采樣命令發(fā)送模塊、采樣數(shù)據(jù)接收模塊和計(jì)時(shí) 模塊；其中輸入寄存器包括開始位和命令位，輸出寄存器包括結(jié)束位、超時(shí)位和采樣數(shù)據(jù) 位；所述傳感器控制模塊擁有一個(gè)與傳感器所構(gòu)成的無(wú)線網(wǎng)絡(luò)對(duì)應(yīng)的節(jié)點(diǎn)集合，不同的節(jié) 點(diǎn)對(duì)應(yīng)的采樣命令不同；所述傳感器控制模塊與傳感器控制IP核協(xié)同完成傳感器控制并獲取控制對(duì)象的采樣 數(shù)據(jù)，實(shí)現(xiàn)方式包括以下步驟，傳感器控制模塊從節(jié)點(diǎn)集合中選擇一個(gè)節(jié)點(diǎn)，將該節(jié)點(diǎn)的采樣命令寫入傳感器控制IP 核的輸入寄存器中的命令位，然后置輸入寄存器中的開始位為‘ 1’，然后循環(huán)檢測(cè)輸出寄存 器的結(jié)束位和超時(shí)位；傳感器控制IP核中，發(fā)送采樣命令模塊檢測(cè)到輸入寄存器的開始位為‘1’后，發(fā)送輸 入寄存器中的命令位所提供采樣命令，同時(shí)計(jì)時(shí)模塊開始計(jì)時(shí)，采樣數(shù)據(jù)接收模塊準(zhǔn)備接 收數(shù)據(jù)；當(dāng)傳感器有數(shù)據(jù)發(fā)送回，采樣數(shù)據(jù)接收模塊接收該數(shù)據(jù)，將數(shù)據(jù)寫入輸出寄存器的 采樣數(shù)據(jù)位，并置結(jié)束位為‘1’ ；傳感器控制模塊檢測(cè)到傳感器控制IP核中輸出寄存器的結(jié)束位為‘1’后，從輸出寄存 器讀取采樣數(shù)據(jù)位的數(shù)據(jù)并分析數(shù)據(jù)，如果數(shù)據(jù)不合法，則采樣不成功，增加失敗次數(shù)并重 新采樣；傳感器控制IP核中，計(jì)時(shí)模塊的計(jì)時(shí)器到時(shí)后，置輸出寄存器的超時(shí)位為‘1’ ；傳感器 控制模塊檢測(cè)到超時(shí)位為‘1’而結(jié)束位為‘0’，增加失敗次數(shù)并重新采樣；當(dāng)某節(jié)點(diǎn)采樣失敗次數(shù)超過(guò)設(shè)定次數(shù)，從傳感器控制模塊的節(jié)點(diǎn)集合中去除該節(jié)點(diǎn)， 節(jié)點(diǎn)集合為空后，關(guān)閉系統(tǒng)。
4.如權(quán)利要求1或2或3所述的模糊邏輯控制器在線演化優(yōu)化系統(tǒng)，其特征在于按 照模糊控制器特性將模糊控制過(guò)程分為宏調(diào)階段和微調(diào)階段；所述模糊控制器模塊，在宏 調(diào)階段是將控制對(duì)象從初態(tài)調(diào)節(jié)至設(shè)定目標(biāo)的預(yù)設(shè)誤差范圍內(nèi)，在微調(diào)階段是將控制對(duì)象在宏調(diào)階段所得結(jié)果基礎(chǔ)上微幅調(diào)節(jié)的過(guò)程。
5.如權(quán)利要求4所述的模糊邏輯控制器在線演化優(yōu)化系統(tǒng)，其特征在于所述非易失 性存儲(chǔ)器中存儲(chǔ)有四個(gè)文件，即info, dat、init. dat、popu. dat和fit. dat, info, dat存 儲(chǔ)系統(tǒng)的初始化狀態(tài)；init. dat存儲(chǔ)遺傳算法的初始種群；popu. dat存儲(chǔ)系統(tǒng)當(dāng)前種群信 息；fit. dat存儲(chǔ)popu. dat中系統(tǒng)當(dāng)前種群的適應(yīng)值；在線演化模糊邏輯控制器的運(yùn)行過(guò)程依次分為系統(tǒng)初始化階段、宏調(diào)階段、微調(diào)階段 和信息保存階段，(1)系統(tǒng)初始化階段中，遺傳算法模塊首先讀取非易失性存儲(chǔ)器中的info,dat文件， 然后檢查info, dat文件中的初始化位，如果標(biāo)志系統(tǒng)初始化狀態(tài)的初始化位為‘0’，則遺 傳算法的種群從popu. dat文件讀取，種群的適應(yīng)值從fit. dat中讀取；如果標(biāo)識(shí)系統(tǒng)初始 化狀態(tài)的初始化位為‘1’，則遺傳算法的種群從init. dat讀取，種群的適應(yīng)值全部置為一 個(gè)大數(shù)；(2)宏調(diào)階段中，包括以下兩個(gè)步驟，步驟2. 1，遺傳算法模塊產(chǎn)生一個(gè)新個(gè)體，即一個(gè)模糊控制規(guī)則，模糊關(guān)系計(jì)算IP核通 過(guò)該個(gè)體計(jì)算模糊查詢表；步驟2. 2，傳感器控制模塊與傳感器控制IP核協(xié)同獲取控制對(duì)象的采樣數(shù)據(jù)，模糊控 制器模塊計(jì)算控制對(duì)象的采樣數(shù)據(jù)變化及變化率后進(jìn)行模糊運(yùn)算，將計(jì)算所得的控制量輸 出，如果采樣數(shù)據(jù)顯示控制對(duì)象已達(dá)設(shè)定目標(biāo)的預(yù)設(shè)誤差范圍之內(nèi)，則將系統(tǒng)調(diào)節(jié)時(shí)間作 為該個(gè)體適應(yīng)值，遺傳算法根據(jù)替換策略進(jìn)行個(gè)體替換，宏調(diào)階段結(jié)束；否則重復(fù)步驟2. 2繼續(xù)采樣及控制的循環(huán)，直到采樣數(shù)據(jù)顯示已達(dá)設(shè)定目標(biāo)的預(yù)設(shè)誤 差范圍之內(nèi)；(3)微調(diào)階段中，包括以下兩個(gè)步驟，步驟3. 1，由遺傳算法模塊產(chǎn)生一個(gè)新個(gè)體，即一個(gè)模糊控制規(guī)則，模糊關(guān)系計(jì)算IP核 通過(guò)該個(gè)體計(jì)算模糊查詢表；步驟3. 2，通過(guò)傳感器控制模塊與傳感器控制IP核協(xié)同獲取采樣數(shù)據(jù)，模糊控制器模 塊計(jì)算控制對(duì)象的采樣數(shù)據(jù)變化及變化率后進(jìn)行模糊運(yùn)算，將計(jì)算所得的控制量輸出并計(jì) 算誤差積累；如果步驟3. 1中該個(gè)體生成的模糊查詢表控制運(yùn)行時(shí)間超過(guò)指定的時(shí)間，則將誤差積 累作為該個(gè)體的適應(yīng)值，遺傳算法模塊進(jìn)行個(gè)體替換，并檢查停機(jī)位，如果停機(jī)位為‘0’，返 回步驟3. 1由遺傳算法模塊產(chǎn)生新個(gè)體循環(huán)執(zhí)行；如果停機(jī)位為‘1’，微調(diào)階段結(jié)束；(4)信息保存階段中，遺傳算法模塊將全部種群和適應(yīng)值寫回非易失性存儲(chǔ)器，如果 info, dat文件中的初始化位為‘0’，改寫該位為‘1’。
全文摘要
本發(fā)明提供一種基于FPGA平臺(tái)的模糊邏輯控制器在線演化優(yōu)化系統(tǒng)，設(shè)置模糊關(guān)系計(jì)算IP核和傳感器控制IP核，以及遺傳算法模塊，模糊控制器模塊和傳感器控制模塊，使用遺傳算法優(yōu)化模糊邏輯控制器的規(guī)則。系統(tǒng)運(yùn)行時(shí)將模糊邏輯控制器的控制過(guò)程分為兩個(gè)階段，將遺傳算法的個(gè)體適應(yīng)值分為兩個(gè)部分，替換個(gè)體時(shí)根據(jù)使用情況部分替換，實(shí)現(xiàn)了模糊邏輯控制器的在線演化。本發(fā)明采用軟硬件協(xié)同工作的方式實(shí)現(xiàn)糊邏輯控制器在線演化優(yōu)化，減輕了CPU負(fù)擔(dān)，加快了運(yùn)行速度。
文檔編號(hào)G05B13/02GK102063060SQ20101010357
公開日2011年5月18日 申請(qǐng)日期2010年4月27日 優(yōu)先權(quán)日2010年4月27日
發(fā)明者劉海峰, 李元香, 王峰, 王瓏, 聶鑫 申請(qǐng)人:武漢大學(xué)