專利名稱：一種運(yùn)動(dòng)控制主板、運(yùn)動(dòng)控制板和運(yùn)動(dòng)控制器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于機(jī)電控制領(lǐng)域，尤其涉及一種運(yùn)動(dòng)控制主板、運(yùn)動(dòng)控制板和運(yùn)動(dòng)
控制器。
背景技術(shù)：
現(xiàn)有的運(yùn)動(dòng)控制器多種多樣，沒有形成一統(tǒng)一標(biāo)準(zhǔn)，既有基于PC_BsaSed的運(yùn)動(dòng) 控制器，也有基于單片機(jī)、DSP、ARM等的運(yùn)動(dòng)控制器。其中基于PC—Based的運(yùn)動(dòng)控制器由普 通電腦主板/工控主板+PCI/ISA/PC104總線運(yùn)動(dòng)控制卡組成，由于采用電腦主板+標(biāo)準(zhǔn)總 線插卡的方式實(shí)現(xiàn)，由總線運(yùn)動(dòng)控制卡來實(shí)現(xiàn)各種運(yùn)動(dòng)控制功能要求，所以基于PC_BaSed 的運(yùn)動(dòng)控制器的開放性、軟件配套性最為方便，在當(dāng)前運(yùn)動(dòng)控制器中占據(jù)很大的市場份額， 但由于Windows本身的特性使得基于PC_BaSed的運(yùn)動(dòng)控制器的實(shí)時(shí)性相對(duì)難于保證，同時(shí) 成本也相對(duì)較高?；趩纹瑱C(jī)的運(yùn)動(dòng)控制器由于成本較低，使得其市場占有率也很高，但因 其資源的局限性使得基于單片機(jī)的運(yùn)動(dòng)控制器的功能和性能相對(duì)都較低，僅能完成一些相 對(duì)簡易的運(yùn)動(dòng)控制操作?；跀?shù)字信號(hào)處理(DigitalSignal Prosessing， DSP)的運(yùn)動(dòng)控 制器因DSP的優(yōu)異的高速數(shù)字處理功能，使得其運(yùn)動(dòng)控制方案靈活而高效，但DSP本身在處 理圖形以及外圍接口的資源局限使得其基于DSP的運(yùn)動(dòng)控制器一般配合其他系統(tǒng)如PC機(jī) 或ARM系列主機(jī)來實(shí)現(xiàn)?；贏RM的控制系統(tǒng)則具有豐富的外圍接口 ，但要實(shí)現(xiàn)運(yùn)動(dòng)控制多 配合DSP或?qū)Ｓ眠\(yùn)動(dòng)控制IC來實(shí)現(xiàn)，當(dāng)前市場上的基于ARM的系統(tǒng)大多采用ARM+DSP+FPGA 的方案來實(shí)現(xiàn)，且在ARM跟運(yùn)動(dòng)控制模塊之間的通信方式?jīng)]有任何標(biāo)準(zhǔn)，且都要求客戶配 套客戶自行開發(fā)的相應(yīng)模塊。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種運(yùn)動(dòng)控制器，旨在解決現(xiàn)有的運(yùn)動(dòng)控制器的靈活 性、可靠性及抗干擾性差的問題。 本實(shí)用新型是這樣實(shí)現(xiàn)的，一種運(yùn)動(dòng)控制主板，包括主控處理器，所述運(yùn)動(dòng)控制主 板還包括與所述主控處理器通過CPU總線連接的第一復(fù)雜可編程邏輯器件，以及與所述第 一復(fù)雜可編程邏輯器件連接的第一 PC104接口單元和PS/2接口單元，所述第一復(fù)雜可編程 邏輯器件對(duì)PC104協(xié)議信號(hào)和PS/2協(xié)議信號(hào)進(jìn)行解碼、譯碼操作。 本實(shí)用新型的另一目的在于提供一種運(yùn)動(dòng)控制板，所述運(yùn)動(dòng)控制板包括專用運(yùn) 動(dòng)控制芯片，以及分別與所述專用運(yùn)動(dòng)控制芯片連接的第二復(fù)雜可編程邏輯器件和第二 PC104接口單元，所述第二復(fù)雜可編程邏輯器件和第二 PC104接口單元連接，所述第二復(fù)雜 可編程邏輯器件對(duì)面板I/O信號(hào)、遠(yuǎn)程I/O信號(hào)進(jìn)行解碼、譯碼操作，所述第二 PC104接口 單元與運(yùn)動(dòng)控制主板進(jìn)行實(shí)時(shí)通訊。 本實(shí)用新型的另一目的在于提供一種運(yùn)動(dòng)控制器，所述運(yùn)動(dòng)控制器包括所述運(yùn)動(dòng) 控制主板和所述運(yùn)動(dòng)控制板。 在本實(shí)用新型中，通過第一復(fù)雜可編程邏輯器件實(shí)現(xiàn)了 PC104、 PS/2等協(xié)議信號(hào)，
3從而可以大大減少主控處理器對(duì)基于PS/2的按鍵信號(hào)的處理時(shí)間，降低了運(yùn)動(dòng)控制主板 中主控處理器的負(fù)荷。通過第二復(fù)雜可編程邏輯器件實(shí)現(xiàn)對(duì)面板信號(hào)和遠(yuǎn)程信號(hào)的解碼、 譯碼等操作，從而減少了專用運(yùn)動(dòng)控制芯片對(duì)面板信號(hào)和遠(yuǎn)程信號(hào)的解碼、譯碼的處理時(shí) 間，降低了專用運(yùn)動(dòng)控制芯片的負(fù)荷。同時(shí)運(yùn)動(dòng)控制主板和運(yùn)動(dòng)控制板通過PC104總線進(jìn) 行通訊，從而可以最大程度的發(fā)揮PC104總線標(biāo)準(zhǔn)的作用。采用ARM系列CPU+PC104接口 + 專用運(yùn)動(dòng)控制芯片的嵌入式方案，使得除各外圍接口電路和配件板之外的電路實(shí)現(xiàn)了最大 程度的簡化，特別是CPU和運(yùn)動(dòng)控制芯片的分離使得運(yùn)動(dòng)控制器中的各個(gè)模塊各司其職， 專注于本身的功能，以最大程度的提高運(yùn)動(dòng)控制器的靈活性、可靠性以及抗干擾性。

圖1是本實(shí)用新型提供的運(yùn)動(dòng)控制主板的結(jié)構(gòu)框圖； 圖2是本實(shí)用新型提供的第一復(fù)雜可編程邏輯器件的結(jié)構(gòu)示意圖； 圖3是本實(shí)用新型提供的電平轉(zhuǎn)換模塊的結(jié)構(gòu)示意圖； 圖4是本實(shí)用新型提供的PS/2接口單元的結(jié)構(gòu)示意圖； 圖5是本實(shí)用新型提供的DA輸出單元的結(jié)構(gòu)示意圖； 圖6是本實(shí)用新型提供的USB接口單元的結(jié)構(gòu)示意圖； 圖7是本實(shí)用新型提供的串口單元的結(jié)構(gòu)示意圖； 圖8是本實(shí)用新型提供的JTAG單元的結(jié)構(gòu)示意圖； 圖9是本實(shí)用新型提供的顯示單元的結(jié)構(gòu)示意圖； 圖10是本實(shí)用新型提供的運(yùn)動(dòng)控制板的結(jié)構(gòu)框圖； 圖11是本實(shí)用新型提供的第二復(fù)雜可編程邏輯器件的結(jié)構(gòu)示意圖； 圖12是本實(shí)用新型提供的軸接口單元的結(jié)構(gòu)示意圖； 圖13是本實(shí)用新型提供的IO接口單元的結(jié)構(gòu)示意圖； 圖14是本實(shí)用新型提供的面板接口單元的結(jié)構(gòu)示意圖； 圖15是本實(shí)用新型提供的遠(yuǎn)程接口單元的結(jié)構(gòu)示意圖； 圖16是本實(shí)用新型提供的運(yùn)動(dòng)控制器的結(jié)構(gòu)框圖。
具體實(shí)施方式為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖及實(shí)施 例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋 本實(shí)用新型，并不用于限定本實(shí)用新型。 圖l示出了本實(shí)用新型實(shí)施例提供的運(yùn)動(dòng)控制主板的結(jié)構(gòu)，為了便于說明，僅示 出了與本實(shí)用新型實(shí)施例相關(guān)的部分。該運(yùn)動(dòng)控制主板包括主控處理器1、通過CPU總線 與主控處理器1連接的第一復(fù)雜可編程邏輯器件2(ComplexProgrammable Logic Device, CPLD)以及與第一復(fù)雜可編程邏輯器件2連接的第一 PC104接口單元3和PS/2接口單元4， 該第一復(fù)雜可編程邏輯器件2通過硬件編程對(duì)PC104協(xié)議信號(hào)和PS/2協(xié)議信號(hào)進(jìn)行解碼、 譯碼操作。其中主控處理器l是運(yùn)動(dòng)控制主板的核心。在本實(shí)用新型實(shí)施例中，采用ARM9 系列的CPU作為主控處理器l，如S3C2410A芯片等。 請(qǐng)參閱圖2，為本實(shí)用新型實(shí)施例提供的第一復(fù)雜可編程邏輯器件2的示意圖，但不以該示意圖為限。該第一復(fù)雜可編程邏輯器件2通過硬件編程實(shí)現(xiàn)了 PC104、 PS/2等協(xié)議信號(hào)，同時(shí)實(shí)現(xiàn)了網(wǎng)絡(luò)控制信號(hào)等功能。具體實(shí)現(xiàn)為主控處理器1的數(shù)據(jù)信號(hào)(Data)、地址信號(hào)(Addr)和各種片選等IO控制信號(hào)(Ctrl)通過總線連接到第一復(fù)雜可編程邏輯器件2的I/O引腳，第一復(fù)雜可編程邏輯器件2采用16M的有源晶振提供基本的時(shí)鐘信號(hào)，結(jié)合主控處理器1送來的各種Data、Addr、Ctrl等信號(hào)，進(jìn)行譯碼、解碼操作，以實(shí)現(xiàn)PC104所必須的各種控制信號(hào)。對(duì)于網(wǎng)絡(luò)控制信號(hào)，第一復(fù)雜可編程邏輯器件2根據(jù)主控處理器1送來的地址信號(hào)和片選信號(hào)實(shí)現(xiàn)網(wǎng)絡(luò)控制的讀寫(NNETIOR， NNETIOW)信號(hào)。對(duì)于PS/2信號(hào)，第一復(fù)雜可編程邏輯器件2在16M時(shí)鐘的控制下通過對(duì)PS/2鍵盤的鍵盤數(shù)據(jù)(KEY_DAT)、鍵盤時(shí)鐘(KEY_CLK)信號(hào)進(jìn)行時(shí)序解碼，獲取每次按鍵生成的按鍵編碼，并將按鍵編碼存儲(chǔ)到內(nèi)存中，等待主控處理器1的讀取操作，從而可以大大減少主控處理器1對(duì)基于PS/2的按鍵信號(hào)的處理時(shí)間，以使主控處理器1有充分的時(shí)間來進(jìn)行那些必須的事務(wù)處理操作。在本實(shí)用新型實(shí)施例中，該第一復(fù)雜可編程邏輯器件2可以采用LC4256V實(shí)現(xiàn)。[0027] 請(qǐng)參閱圖3，為本實(shí)用新型實(shí)施例提供的第一PC104接口單元3包括的電平轉(zhuǎn)換模塊的示意圖，但不以該示意圖為限。該P(yáng)C104接口單元中的電平轉(zhuǎn)換模塊實(shí)現(xiàn)標(biāo)準(zhǔn)PC104的5V電平信號(hào)與主控處理器1的3. 3V電平信號(hào)之間的轉(zhuǎn)換。 請(qǐng)參閱圖4，為本實(shí)用新型實(shí)施例提供PS/2接口單元4的結(jié)構(gòu)示意圖，但不以該圖為限。第一復(fù)雜可編程邏輯器件2對(duì)PS/2接口單元4接收的PS/2格式的數(shù)據(jù)(DATA)、時(shí)鐘(CLK)等信號(hào)進(jìn)行解碼后發(fā)送到主控處理器1，以最大限度的減輕主控處理器1的負(fù)擔(dān)，同時(shí)在接口中增加了串口 2通信信號(hào)，以實(shí)現(xiàn)運(yùn)動(dòng)控制主板跟按鍵板上相應(yīng)的LED指示燈和AD輸入的檢測和控制。 該運(yùn)動(dòng)控制主板還包括存儲(chǔ)單元5、 DA/AD輸出單元6、 USB接口單元7、網(wǎng)絡(luò)接口單元8、 1IC接口單元9、串口單元10、 JTAG單元11、 TOUCH單元12、顯示單元13中的一個(gè)或者多個(gè)。其中 存儲(chǔ)單元5包括SRAM存儲(chǔ)單元51、FLASH存儲(chǔ)單元52和斷電存儲(chǔ)單元53。上電時(shí)，由主控處理器1將FLASH存儲(chǔ)單元52中的相應(yīng)程序調(diào)入之SRAM存儲(chǔ)單元51中開始運(yùn)行。 顯示單元13包括但不限于TFT顯示模塊(圖未示出)、VGA顯示模塊(圖未示出)和STN顯示模塊(圖未示出)。 請(qǐng)參閱圖5，為本實(shí)用新型實(shí)施例提供的DA輸出單元的結(jié)構(gòu)示意圖，但不以該圖為限。DA輸出單元采用P麗輸出模擬方式實(shí)現(xiàn)，減少了采用專用DA芯片價(jià)格較高的成本。具體實(shí)現(xiàn)為主控處理器1輸出P麗信號(hào)(圖5中的T0UT2)，經(jīng)過Rl拉高，R2限流后，驅(qū)動(dòng)光耦Ul發(fā)光，在光耦的輸出端實(shí)現(xiàn)同步的P麗信號(hào)，該同步后的P麗信號(hào)經(jīng)過兩級(jí)RC整形后送入運(yùn)算放大器U2的同相輸入端，之后通過U2輸出要求的DA信號(hào)。[0033] 請(qǐng)參閱圖6，為本實(shí)用新型實(shí)施例提供的USB接口單元7的結(jié)構(gòu)示意圖，但不以該圖為限。該USB接口單元6實(shí)現(xiàn)了 USB主機(jī)和USB設(shè)備兩種接口 ，實(shí)現(xiàn)了讀取U盤和作為U盤使用的兩種路徑。 網(wǎng)絡(luò)接口單元8采用匿9000A網(wǎng)絡(luò)專用IC配合CPLD相應(yīng)的網(wǎng)絡(luò)譯碼電路，實(shí)現(xiàn)了 IOM帶寬的網(wǎng)絡(luò)操作接口，以實(shí)現(xiàn)系統(tǒng)的網(wǎng)絡(luò)操作功能。 IIC接口單元9直接使用主控處理器1自帶的IIC總線功能實(shí)現(xiàn)了對(duì)24C08的讀寫控制操作，以實(shí)現(xiàn)一些必要的板級(jí)數(shù)據(jù)存儲(chǔ)功能。 請(qǐng)參閱圖7，為本實(shí)用新型實(shí)施例提供的串口單元10的結(jié)構(gòu)示意圖，但不以該圖為限。該串口單元10使用主控處理器1自帶的串行接口通過MAX3232和MAX485電平轉(zhuǎn)換接口實(shí)現(xiàn)了 RS232 ， RS485通信接口 。 請(qǐng)參閱圖8，為本實(shí)用新型實(shí)施例提供的JTAG單元11的結(jié)構(gòu)示意圖，但不以該圖為限。JTAG單元11實(shí)現(xiàn)了 20pin的接口。 請(qǐng)參閱圖9，為本實(shí)用新型實(shí)施例提供的顯示單元13的結(jié)構(gòu)示意圖，但不以該圖為限?？紤]到多種應(yīng)用場合的需求，該顯示單元13實(shí)現(xiàn)了 VGA， TFT， STN等多個(gè)接口便于接插不同的顯示裝置。 圖10示出了本實(shí)用新型實(shí)施例提供的運(yùn)動(dòng)控制板的結(jié)構(gòu)，為了便于說明，僅示出了與本實(shí)用新型實(shí)施例相關(guān)的部分。該運(yùn)動(dòng)控制板包括專用運(yùn)動(dòng)控制芯片101、分別與專用運(yùn)動(dòng)控制芯片101連接的第二復(fù)雜可編程邏輯器件102和第二 PC104單元103，其中第二復(fù)雜可編程邏輯器件102和第二 PC104接口單元103連接，該第二復(fù)雜可編程邏輯器件102對(duì)面板I/0信號(hào)、遠(yuǎn)程I/0信號(hào)進(jìn)行解碼、譯碼操作。在本實(shí)用新型實(shí)施例中，該專用運(yùn)動(dòng)控制芯片包括兩片芯片，分別為IC1和IC2。該運(yùn)動(dòng)控制板通過第二PC104接口單元103與運(yùn)動(dòng)控制主板進(jìn)行實(shí)時(shí)通訊，以實(shí)現(xiàn)運(yùn)動(dòng)控制主板對(duì)運(yùn)動(dòng)控制板的控制操作。[0040] 請(qǐng)參閱圖ll，為本實(shí)用新型實(shí)施例提供的第二復(fù)雜可編程邏輯器件102的結(jié)構(gòu)示意圖，但不以該圖為限。通過對(duì)該第二復(fù)雜可編程邏輯器件102的編程實(shí)現(xiàn)限位信號(hào)的開關(guān)以及高速探針的處理方式，具體為101 Plug或I02 Plug模塊的限位或探針信號(hào)通過I01_I02_IN或Probe信號(hào)進(jìn)入CPLD， CPLD通過對(duì)其信號(hào)進(jìn)行相應(yīng)處理之后再確定是否輸入到運(yùn)動(dòng)控制IC當(dāng)中。另外CPLD還同時(shí)實(shí)現(xiàn)了對(duì)外掛手輪信號(hào)以及面板IO信號(hào)和外部編碼器反饋信號(hào)的處理操作同時(shí)包括對(duì)PC104信號(hào)的解碼以生成運(yùn)動(dòng)控制IC要求的各種信號(hào)。在本實(shí)用新型實(shí)施例中，該第二復(fù)雜可編程邏輯器件102可以采用型號(hào)為LC4128V-75T144I的CPLD實(shí)現(xiàn)。 該運(yùn)動(dòng)控制板還包括軸接口單元104、 IO接口單元105、面板接口單元106 (Panel10 Plug)以及遠(yuǎn)程接口單元107 (Remote 10 Plug)，以實(shí)現(xiàn)運(yùn)動(dòng)控制靈活的接線和實(shí)際的馬達(dá)控制、輸入輸出控制功能。其中軸接口單元104包括但不限于X Plug，Y Plug，Z Plug,A Plug。 IO接口單元105包括但不限于IOlPlug， 102 Plug。 請(qǐng)參閱圖12，為本實(shí)用新型實(shí)施例提供的軸接口單元104的結(jié)構(gòu)示意圖，但不以該圖為限。對(duì)于X Plug, Y Plug, Z Plug, A Plug等軸接口，多個(gè)軸接口方式完全一致，其中包括脈沖正負(fù)信號(hào)(PL+， PL-)，方向正負(fù)信號(hào)(DR+， DR-)，編碼器A相正負(fù)信號(hào)(ECA+，ECA-) ， ECB+， ECB-(編碼器B相正負(fù))，編碼器Z相正負(fù)信號(hào)(ECZ+， ECZ-)，報(bào)警輸入信號(hào)(ALARM)，清除輸出信號(hào)(CLR) ， +12V， GND等信號(hào)接口 ，以實(shí)現(xiàn)對(duì)步進(jìn)/伺服驅(qū)動(dòng)的相應(yīng)控制操作。 請(qǐng)參閱圖13，為本實(shí)用新型實(shí)施例提供的IO接口單元105的結(jié)構(gòu)示意圖，但不以該圖為限。對(duì)于IOl Plug, 102 Plug，每個(gè)接口單元包括1個(gè)輸入公共端(EXTINC0M1) ， 14個(gè)光耦隔離的數(shù)字輸入，8個(gè)光耦隔離的數(shù)字輸出，2個(gè)數(shù)字輸出公共端，用于實(shí)現(xiàn)外接控制設(shè)備的各種傳感器輸入輸出信號(hào)。 請(qǐng)參閱圖14，為本實(shí)用新型實(shí)施例提供的面板接口單元106的結(jié)構(gòu)示意圖，但不
6以該圖為限。該P(yáng)anle 10 Plug接口單元，包括兩路數(shù)字輸入信號(hào)，兩路編碼器反饋輸入信號(hào)，3路提供按鍵板的AD輸入信號(hào)和VCC， GND共9路信號(hào)，用于實(shí)現(xiàn)控制器對(duì)外的面板輸入接口。 請(qǐng)參閱圖15，為本實(shí)用新型實(shí)施例提供的遠(yuǎn)程接口單元107的結(jié)構(gòu)示意圖，但不以該圖為限。該Remote 10 Plug接口單元包括9路數(shù)字輸入信號(hào)，兩路編碼器反饋信號(hào)和VCC， GND，用于系統(tǒng)接外掛手輪專用。 圖16示出了本實(shí)用新型實(shí)施例提供的運(yùn)動(dòng)控制器的結(jié)構(gòu)，為了便于說明，僅示出了與本實(shí)用新型實(shí)施例相關(guān)的部分。該運(yùn)動(dòng)控制器包括圖1所示的運(yùn)動(dòng)控制主板和圖10所示的運(yùn)動(dòng)控制板。其中運(yùn)動(dòng)控制板與一個(gè)或者多個(gè)步進(jìn)/伺服驅(qū)動(dòng)連接，以控制與步進(jìn)/伺服驅(qū)動(dòng)連接的馬達(dá)。 該運(yùn)動(dòng)控制器還包括按鍵板、顯示裝置、IO板中的一個(gè)或者多個(gè)。其中按鍵板為兼容PS/2的按鍵板。顯示裝置可以是STN、TFT、VGA等格式的顯示裝置。其中I0板包括但不限于101板和102板。 以下以最常用的信號(hào)流向說明該運(yùn)動(dòng)控制器的工作原理如下運(yùn)動(dòng)控制主板上的CPLD (LC4256V)實(shí)時(shí)檢測按鍵狀態(tài)，并實(shí)時(shí)循環(huán)存儲(chǔ)按鍵值，主控處理器根據(jù)實(shí)際運(yùn)行情況發(fā)出讀寫PC104總線上數(shù)據(jù)或PS/2按鍵數(shù)據(jù)命令，運(yùn)動(dòng)控制主板上的CPLD對(duì)該命令進(jìn)行解碼，并判斷要操作的對(duì)象為按鍵讀取命令還是PC104讀寫命令。當(dāng)解碼確定是按鍵讀取命令時(shí)，CPLD傳送當(dāng)前讀取的按鍵狀態(tài)到主控處理器中；當(dāng)解碼確定是PC104讀寫命令時(shí)，運(yùn)動(dòng)控制主板上的PC104接口單元工作，信號(hào)通過PC104總線傳送到運(yùn)動(dòng)控制板的PC104單元中，運(yùn)動(dòng)控制板的PC104單元傳送數(shù)據(jù)到運(yùn)動(dòng)控制板的CPLD(LC4128V)中，CPLD根據(jù)實(shí)際命令地址確定是直接操作CPLD中相關(guān)數(shù)據(jù)還是專用運(yùn)動(dòng)控制芯片中的數(shù)據(jù)，如果是專用運(yùn)動(dòng)控制芯片中的數(shù)據(jù)，則CPLD形成相應(yīng)的控制信號(hào)實(shí)現(xiàn)對(duì)專用運(yùn)動(dòng)控制芯片中數(shù)據(jù)的讀寫操作，如果CPLD判斷是操作CPLD本身，則CPLD根據(jù)命令本身的地址判斷是操作探針還是普通輸入信號(hào)，根據(jù)判斷結(jié)果讀寫CPLD實(shí)際引腳相應(yīng)的狀態(tài)，再通過PC104總線傳回運(yùn)動(dòng)控制主板，直到最終傳送到主控處理器中進(jìn)行相應(yīng)處理操作。[0049] 在本實(shí)用新型中，通過第一復(fù)雜可編程邏輯器件實(shí)現(xiàn)了 PC104、 PS/2等協(xié)議信號(hào)，從而可以大大減少主控處理器對(duì)基于PS/2的按鍵信號(hào)的處理時(shí)間，降低了運(yùn)動(dòng)控制主板中主控處理器的負(fù)荷。通過CPLD實(shí)現(xiàn)對(duì)面板信號(hào)和遠(yuǎn)程信號(hào)的解碼、譯碼等操作，從而減少了專用運(yùn)動(dòng)控制芯片對(duì)面板信號(hào)和遠(yuǎn)程信號(hào)的解碼、譯碼的處理時(shí)間，降低了專用運(yùn)動(dòng)控制芯片的負(fù)荷。同時(shí)運(yùn)動(dòng)控制主板和運(yùn)動(dòng)控制板通過PC104總線進(jìn)行通訊，從而可以最大程度的發(fā)揮PC104總線標(biāo)準(zhǔn)的作用。采用ARM系列CPU+PC104接口 +專用運(yùn)動(dòng)控制芯片的嵌入式方案，使得除各外圍接口電路和配件板之外的電路實(shí)現(xiàn)了最大程度的簡化，特別是CPU和運(yùn)動(dòng)控制芯片的分離使得運(yùn)動(dòng)控制器中的各個(gè)模塊各司其職，專注于本身的功能，以最大程度的提高運(yùn)動(dòng)控制器的靈活性、可靠性以及抗干擾性。 以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求一種運(yùn)動(dòng)控制主板，包括主控處理器，其特征在于，所述運(yùn)動(dòng)控制主板還包括與所述主控處理器通過CPU總線連接的第一復(fù)雜可編程邏輯器件，以及與所述第一復(fù)雜可編程邏輯器件連接的第一PC104接口單元和PS/2接口單元，所述第一復(fù)雜可編程邏輯器件對(duì)PC104協(xié)議信號(hào)和PS/2協(xié)議信號(hào)進(jìn)行解碼、譯碼操作。
2. 如權(quán)利要求1所述的運(yùn)動(dòng)控制主板，其特征在于，所述主控處理器為ARM9系列的CPU。
3. 如權(quán)利要求1所述的運(yùn)動(dòng)控制主板，其特征在于，所述第一復(fù)雜可編程邏輯器件采 用16M的有源晶振提供基本的時(shí)鐘信號(hào)，結(jié)合所述主控處理器送來的各種數(shù)據(jù)信號(hào)、地址 信號(hào)、10控制信號(hào)，進(jìn)行譯碼、解碼操作，以實(shí)現(xiàn)PC104所必須的各種控制信號(hào)。
4. 如權(quán)利要求1所述的運(yùn)動(dòng)控制主板，其特征在于，所述第一復(fù)雜可編程邏輯器件在 16M時(shí)鐘的控制下通過對(duì)PS/2鍵盤的鍵盤數(shù)據(jù)信號(hào)、鍵盤時(shí)鐘信號(hào)進(jìn)行時(shí)序解碼，獲取每 次按鍵生成的按鍵編碼，并將按鍵編碼存儲(chǔ)到內(nèi)存中，等待所述主控處理器的讀取操作。
5. 如權(quán)利要求1所述的運(yùn)動(dòng)控制主板，其特征在于，所述運(yùn)動(dòng)控制主板還包括與所述 主控處理器通過CPU總線連接的存儲(chǔ)單元、DA/AD輸出單元、USB接口單元、網(wǎng)絡(luò)接口單元、 1IC接口單元、串口單元、JTAG單元、TOUCH單元、顯示單元中的一個(gè)或者多個(gè)，所述存儲(chǔ)單 元包括SRAM存儲(chǔ)單元、FLASH存儲(chǔ)單元和斷電存儲(chǔ)單元。
6. —種運(yùn)動(dòng)控制板，其特征在于，所述運(yùn)動(dòng)控制板包括專用運(yùn)動(dòng)控制芯片，以及分別與 所述專用運(yùn)動(dòng)控制芯片連接的第二復(fù)雜可編程邏輯器件和第二 PC104接口單元，所述第二 復(fù)雜可編程邏輯器件和第二 PC104接口單元連接，所述第二復(fù)雜可編程邏輯器件對(duì)面板1/ 0信號(hào)、遠(yuǎn)程I/0信號(hào)進(jìn)行解碼、譯碼操作，所述第二PC104接口單元與運(yùn)動(dòng)控制主板進(jìn)行實(shí) 時(shí)通訊。
7. 如權(quán)利要求6所述的運(yùn)動(dòng)控制板，其特征在于，所述運(yùn)動(dòng)控制板還包括軸接口單元、 10接口單元、面板接口單元以及遠(yuǎn)程接口單元。
8. —種運(yùn)動(dòng)控制器，其特征在于，所述運(yùn)動(dòng)控制器包括權(quán)利要求1至5任一權(quán)利要求所 述的運(yùn)動(dòng)控制主板和權(quán)利要求6或7所述的運(yùn)動(dòng)控制板。
9. 如權(quán)利要求8所述的運(yùn)動(dòng)控制器，其特征在于，所述運(yùn)動(dòng)控制器還包括按鍵板、顯示 裝置、IO板中的一個(gè)或者多個(gè)，所述按鍵板為兼容PS/2的按鍵板。
專利摘要本實(shí)用新型適用于機(jī)電控制領(lǐng)域，提供了一種運(yùn)動(dòng)控制主板、運(yùn)動(dòng)控制板和運(yùn)動(dòng)控制器，所述運(yùn)動(dòng)控制主板包括主控處理器，所述運(yùn)動(dòng)控制主板還包括與所述主控處理器通過CPU總線連接的第一復(fù)雜可編程邏輯器件，以及與所述第一復(fù)雜可編程邏輯器件連接的第一PC104接口單元和PS/2接口單元，所述第一復(fù)雜可編程邏輯器件對(duì)PC104協(xié)議信號(hào)和PS/2協(xié)議信號(hào)進(jìn)行解碼、譯碼操作。從而可以大大減少主控處理器對(duì)基于PS/2的按鍵信號(hào)的處理時(shí)間，降低了運(yùn)動(dòng)控制主板中主控處理器的負(fù)荷，最大程度的提高運(yùn)動(dòng)控制器的靈活性、可靠性以及抗干擾性。
文檔編號(hào)G05B19/418GK201438269SQ20092013341
公開日2010年4月14日 申請(qǐng)日期2009年6月29日 優(yōu)先權(quán)日2009年6月29日
發(fā)明者范志州, 馬敏生 申請(qǐng)人:深圳市凌思特科技有限公司