專利名稱：基于fpga的硬件脈沖插補器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于運動控制領(lǐng)域，特別涉及數(shù)控機床的運動控制芯片。
背景技術(shù)：
制造業(yè)是整個民族的基礎(chǔ)產(chǎn)業(yè)，數(shù)控制造業(yè)更是民族騰飛的翅膀，數(shù)控 制造業(yè)水平的高低是國家工業(yè)發(fā)達程度的重要標志。數(shù)控采用的運動控制卡 一般采用日本或德國運動控制芯片，其成本高，不利于集成。傳統(tǒng)的運動控 制卡多采用單片機作為微處理器,通過一些大規(guī)模集成電路實現(xiàn)對伺服電機 的控制。由于其結(jié)構(gòu)較為復(fù)雜，因此在工作時，存在高頻響應(yīng)慢、控制精度 低等缺點。先進的運動控制芯片這一市場被國外市場所壟斷，不利于整個民 族整個行業(yè)的發(fā)展。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供精度高，集成度高，成本低，結(jié)構(gòu)靈活的硬件脈 沖插補器。
為了解決上述問題，本發(fā)明的技術(shù)方案是這樣的 一種基于FPGA的硬件脈沖插補器，其特征在于包括 一緩沖總線輸入的脈沖數(shù)據(jù)并提供一定狀態(tài)信息的FIFO接口模塊；
一讀出FIFO中的脈沖數(shù)據(jù)并與脈沖插補模塊握手的FIFO控制模塊；
以及一將控制脈沖插補成方向并且輸出脈沖信號的脈沖插補模塊。
所述的一定狀態(tài)信息是FIFO空。 所述的一定狀態(tài)信息是FIFO滿。
本發(fā)明的有益效果是，與傳統(tǒng)的運動控制芯片相比，該發(fā)明結(jié)構(gòu)簡單， 性能好，精度高，成本低。在實現(xiàn)過程中只需花5萬門就可以實現(xiàn)一個軸的 脈沖插補器。


圖1是本發(fā)明脈沖插補器的示意圖2是FIFO接口模塊和FIFO控制模塊的示意圖3是脈沖插補模塊的示意圖4是本發(fā)明的脈沖插補原理圖。
具體實施例方式
為了使本發(fā)明的技術(shù)手段、創(chuàng)作特征、達成目的與功效易于明白了解， 下面結(jié)合具體圖示，進一步闡述本發(fā)明。
如圖1所示， 一種基于FPGA的硬件脈沖插補器，包括一緩沖總線輸入 的脈沖數(shù)據(jù)并提供一定狀態(tài)信息的FIFO接口模塊101; —讀出FIFO中的脈 沖數(shù)據(jù)并與脈沖插補模塊握手的FIFO控制模塊102;以及一將控制脈沖插補 成方向并且輸出脈沖信號的脈沖插補模塊103。
如圖2所示，F(xiàn)IFO接口模塊101與FIFO控制模塊102，利用FPGA內(nèi)部 RAM單元實現(xiàn)FIFO模塊。FIFO控制模塊102中的脈沖使能信號是用于多軸 聯(lián)動時使用。在FIFO接口模塊101寫入控制脈沖，F(xiàn)IFO接口模塊101提供 FIFO滿信號或者FIFO空信號。當(dāng)FIFO接口模塊101提供FIFO空信號時， FIFO控制模塊102從FIFO接口模塊101中讀出脈沖數(shù)據(jù)并與脈沖插補模塊 103握手。
如圖3所示的脈沖插補模塊103所完成的作用是第一，與FIFO控制模 塊102握手；第二，接受FIFO控制模塊102的脈沖；第三，根據(jù)接收的脈沖 來插補控制脈沖。
本發(fā)明的脈沖插補器所能完成兩個突出功能， 一是在每個控制周期中， 可以均勻發(fā)出任意個均勻脈沖，包括小數(shù)個脈沖和整數(shù)個脈沖；二是負脈沖 寬度為0.8us，在換向時必須保證脈沖信號處于高電平大于5us。
在實現(xiàn)脈沖插補過程中，采用變時間常數(shù)的方法來完成一個控制周期中 均勻發(fā)出任意個數(shù)脈沖。時間常數(shù)的變化差值為正負一個時鐘周期。如圖4 所示，假設(shè)計數(shù)時鐘為10M，控制周期為lms。第一個控制周期要發(fā)送7.4個脈沖，第二個控制周期要發(fā)送2.6個脈沖。
在實際發(fā)送過程中，每個控制周期的來到時，首先計算出每個時鐘周期 的占有的脈沖數(shù)。在圖3中，第一個控制周期中，每個時鐘周期占有0.00074 個脈沖。在每個時鐘上升沿來到時，內(nèi)部計數(shù)器加0.00074。當(dāng)?shù)?76個時鐘 上升沿來到時，內(nèi)部計數(shù)器計數(shù)值為0.50024，此時發(fā)出脈沖下降沿。當(dāng)?shù)?028 個時鐘上升沿來到時，內(nèi)部計數(shù)器計數(shù)值為1.50072，此時發(fā)出第二個脈沖下 降沿。以此類推，當(dāng)?shù)?784個時鐘上升沿來到時，內(nèi)部計數(shù)器值為6.50016， 此時發(fā)出第7個脈沖。
當(dāng)?shù)谝粋€控制周期結(jié)束時，內(nèi)部計數(shù)器計數(shù)值為7.4。進入到第二個控制 周期時，每個時鐘周期占有0.00026。當(dāng)?shù)?85個時鐘上升沿來到時，內(nèi)部計 數(shù)器計數(shù)值為7.5001，此時發(fā)送一個脈沖下降沿。當(dāng)?shù)?231個時鐘上升沿來 到時，內(nèi)部計數(shù)器計數(shù)值為8.50006，此時發(fā)送一個脈沖下降沿。當(dāng)?shù)?077 個時鐘上升沿來到的時候，內(nèi)部計數(shù)器計數(shù)值為9.50002，此時發(fā)送一個脈沖 下降沿。
以上顯示和描述了本發(fā)明的基本原理、主要特征和本發(fā)明的優(yōu)點。本行 業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實施例的限制，上述實施例和說明 書中描述的只是說明本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下本 發(fā)明還會有各種變化和改進，這些變化和改進都落入要求保護的本發(fā)明范圍 內(nèi)。本發(fā)明要求的保護范圍由所附的權(quán)利要求書及其等同物界定。
權(quán)利要求
1、一種基于FPGA的硬件脈沖插補器，其特征在于包括一緩沖總線輸入的脈沖數(shù)據(jù)并提供一定狀態(tài)信息的FIFO接口模塊；一讀出FIFO中的脈沖數(shù)據(jù)并與脈沖插補模塊握手的FIFO控制模塊；以及一將控制脈沖插補成方向并且輸出脈沖信號的脈沖插補模塊。
2、 根據(jù)權(quán)利要求1所述的一種基于FPGA的硬件脈沖插補器，其特征在 于所述的一定狀態(tài)信息是FIFO空。
3、 根據(jù)權(quán)利要求1所述的一種基于FPGA的硬件脈沖插補器，其特征在 于所述的一定狀態(tài)信息是FIFO滿。
全文摘要
本發(fā)明提供一種基于FPGA的硬件脈沖插補器，包括一緩沖總線輸入的脈沖數(shù)據(jù)并提供一定狀態(tài)信息的FIFO接口模塊；一讀出FIFO中的脈沖數(shù)據(jù)并與脈沖插補模塊握手的FIFO控制模塊；以及一將控制脈沖插補成方向并且輸出脈沖信號的脈沖插補模塊；所述的一定狀態(tài)信息是FIFO空；所述的一定狀態(tài)信息是FIFO滿。本發(fā)明與傳統(tǒng)的運動控制芯片相比，結(jié)構(gòu)簡單，精度高，集成度高，性能好并且成本低。
文檔編號G05B19/414GK101620434SQ20091005548
公開日2010年1月6日 申請日期2009年7月28日 優(yōu)先權(quán)日2009年7月28日
發(fā)明者周俊華, 趙東京, 鄭之開 申請人:上海奈凱電子科技有限公司;上海維宏電子科技有限公司