專利名稱：全差分壓控振蕩器電路的制作方法
技術(shù)領(lǐng)域：
全差分壓控振蕩器電路
(一) 技術(shù)領(lǐng)域
本實用新型涉及一種振蕩器電路，尤其是一種全差分壓控振蕩器電路。
(二) 背景技術(shù)
現(xiàn)有的CMOS差分振蕩電路，大多數(shù)都只能在很小的頻率調(diào)節(jié)范圍內(nèi)進(jìn)行 調(diào)節(jié)。偶爾出現(xiàn)的寬調(diào)節(jié)范圍的電路結(jié)構(gòu)，其既不能在低電壓下很好的工作， 又使得輸出的波形振幅不夠穩(wěn)定，增大了振蕩電路相位噪聲，使整個電路系 統(tǒng)的抗噪聲能力下降。這樣的振蕩電路已經(jīng)越來越不能滿足低壓、低噪聲和 寬頻率調(diào)節(jié)范圍的需要。
(三) 實用新型內(nèi)容
本實用新型的目的在于提供一種全差分壓控振蕩器電路，它是一種結(jié)構(gòu) 簡單、可靠性高、頻率調(diào)節(jié)范圍寬、能在極低電源電壓下正常動作的CMOS壓 控振蕩電路。
本實用新型的技術(shù)方案 一種全差分壓控振蕩器電路，其特征在于它由 至少三級相互級聯(lián)的完全相同的全差分單元電路組成。
上述所說的全差分單元電路分為由晶體管PM0S1和晶體管PM0S2組成的 電流源全差分單元電路或由晶體管PM0S1組成的電流源全差分單元電路。
上述所說的由晶體管PM0S1和晶體管PM0S2組成的電流源全差分單元電 路包括由晶體管PM0S1和晶體管PM0S2組成的電流源、由晶體管PM0S3和晶 體管PM0S4組成的差分輸入對、由晶體管麗0S1和晶體管麗0S2組成的正反 饋有源負(fù)載及由晶體管麗0S3、晶體管羅0S4、晶體管麗0S5和晶體管麗0S6 組成的對輸出信號振幅進(jìn)行限幅控制的電壓鉗位電路；其中，晶體管PM0S1 的源極連接電源，柵極連接偏置電壓l，漏極連接晶體管PM0S2的源極；所說 的晶體管PM0S2的柵極連接偏置電壓2，漏極分別連接晶體管PM0S3的源極和 晶體管PM0S4的源極；所說的晶體管PM0S3的柵極分別連接晶體管NM0S5的 柵極以及正相輸入端子，晶體管PM0S3的漏極分別連接反相輸出端子、晶體 管麗0S2的柵極、晶體管腿0S1的漏極、晶體管麗0S3的漏極以及晶體管NM0S5 的漏極；所說的晶體管PM0S4的柵極分別連接晶體管麗0S6的柵極以及反相 輸入端子，晶體管PM0S4的漏極與正相輸出端子、晶體管NM0S1的柵極、晶體管麗0S2的漏極、晶體管NM0S4的漏極、以及晶體管麗0S6的漏極相連； 所說的晶體管NM0S1的源極和晶體管NM0S2的源極直接接地；所說的晶體管 麗0S3的柵極連接其自身的漏極；所說的晶體管麗0S4的柵極連接其自身的漏 極；所說的晶體管腿0S3的源極、晶體管麗0S4的源極、晶體管NM0S5的源 極和晶體管腿0S6的源極直接接地。
上述所說的由晶體管PM0S1組成的電流源全差分單元電路包括由晶體管 PM0S1組成的電流源、由晶體管PM0S3和晶體管PM0S4組成的差分輸入對、由 晶體管NM0S1和晶體管麗0S2組成的正反饋有源負(fù)載及由晶體管麗0S3、晶體 管麗0S4、晶體管麗0S5和晶體管麗0S6組成的對輸出信號振幅進(jìn)行限幅控制 的電壓鉗位電路；其中，晶體管PM0S1的源極連接電源，柵極連接偏置電壓, 漏極分別連接晶體管PM0S3的源極和晶體管PM0S4的源極；所說的晶體管 PM0S3的柵極分別連接晶體管麗0S5的柵極以及正相輸入端子，晶體管PM0S3 的漏極分別連接反相輸出端子、晶體管NM0S2的柵極、晶體管NM0S1的漏極、 晶體管NM0S3的漏極以及晶體管醒0S5的漏極；所說的晶體管PM0S4的柵極 分別連接晶體管麗0S6的柵極以及反相輸入端子，晶體管PM0S4的漏極與正 相輸出端子、晶體管麗0S1的柵極、晶體管應(yīng)0S2的漏極、晶體管NM0S4的 漏極、以及晶體管麗0S6的漏極相連；所說的晶體管麗0S1的源極和晶體管 NM0S2的源極直接接地；所說的晶體管NM0S3的柵極連接其自身的漏極；所說 的晶體管醒0S4的柵極連接其自身的漏極；所說的晶體管麗0S3的源極、晶 體管麗0S4的源極、晶體管NM0S5的源極和晶體管雨0S6的源極直接接地。 上述所說全差分壓控振蕩器電路應(yīng)用在各種電路系統(tǒng)中。 本實用新型的優(yōu)越性在于1、本實用新型提出了一種結(jié)構(gòu)簡單、可靠性 高、頻率調(diào)節(jié)范圍寬、能在極低電源電壓下正常動作的CMOS壓控振蕩電路； 2、本實用新型的電路可以根據(jù)不同的功耗、速度和抗干擾能力的要求靈活的 選用3級以及3級以上的完全相同的全差分單元的級聯(lián)方式；3、晶體管NM0S1 和晶體管麗0S2組成的正反饋有源負(fù)載，它們的源極直接接地，用于提高全 差分單元的單級增益，保證振蕩電路在任何條件下都能夠正常起振；4、由晶 體管歷0S3、晶體管隨0S4、晶體管蘭0S5和晶體管麗0S6組成的電壓鉗位電 路，有穩(wěn)定振蕩器輸出信號振幅的作用，使得在整個頻率調(diào)節(jié)范圍內(nèi)，該壓 控振蕩器的輸出信號的振幅變化與工藝變化和溫度變化成比例關(guān)系；5、當(dāng)控 制電壓通過一定的V—I轉(zhuǎn)換電路控制差分單元的尾電流源中的電流產(chǎn)生變化時，該振蕩電路就可以隨著尾電流的大小產(chǎn)生高低不同頻率的輸出波形，只 要尾電流源中的電流不變，則振蕩電路的輸出波形的頻率不變。
(四)

圖1為本實用新型所涉一種全差分壓控振蕩器電路的結(jié)構(gòu)框圖。
圖2為本實用新型所涉一種全差分壓控振蕩器電路中的全差分單元電路
的結(jié)構(gòu)圖(其中，圖2—a為高精度電流鏡像的全差分單元電路的結(jié)構(gòu)圖；圖
2—b為一般精度電流鏡像的全差分單元電路的結(jié)構(gòu)圖)。
圖3為本實用新型所涉一種全差分壓控振蕩器電路的輸出波形示意圖。 其中，Vdd為電路的電源電壓，Diff為全差分單元電路，CM0S為互補型
金屬氧化物晶體管，PM0S為P型溝道金屬氧化物晶體管，NMOS為N型溝道金
屬氧化物晶體管。
具體實施方式
實施例1: 一種全差分壓控振蕩器電路(見圖1)，其特征在于它由四級 相互級聯(lián)的完全相同的全差分單元電路組成。
上述所說的全差分單元電路為由晶體管PM0S1和晶體管PM0S2組成的電 流源全差分單元電路(見圖2—a)。
上述所說的由晶體管PM0S1和晶體管PM0S2組成的電流源全差分單元電 路(見圖2—a)包括由晶體管PM0S1和晶體管PM0S2組成的電流源、由晶體 管PM0S3和晶體管PM0S4組成的差分輸入對、由晶體管麗0S1和晶體管麗0S2 組成的正反饋有源負(fù)載及由晶體管麗0S3、晶體管麗0S4、晶體管麗0S5和晶 體管麗0S6組成的對輸出信號振幅進(jìn)行限幅控制的電壓鉗位電路；其中，晶 體管PM0S1的源極連接電源，柵極連接偏置電壓1，漏極連接晶體管PM0S2的 源極;所說的晶體管PM0S2的柵極連接偏置電壓2，漏極分別連接晶體管PM0S3 的源極和晶體管PM0S4的源極；所說的晶體管PM0S3的柵極分別連接晶體管 NM0S5的柵極以及正相輸入端子，晶體管PM0S3的漏極分別連接反相輸出端子、 晶體管麗0S2的柵極、晶體管雨0S1的漏極、晶體管麗0S3的漏極以及晶體 管麗0S5的漏極；所說的晶體管PM0S4的柵極分別連接晶體管麗0S6的柵極 以及反相輸入端子，晶體管PM0S4的漏極與正相輸出端子、晶體管NM0S1的 柵極、晶體管麗0S2的漏極、晶體管NM0S4的漏極、以及晶體管麗0S6的漏 極相連；所說的晶體管NM0S1的源極和晶體管應(yīng)0S2的源極直接接地；所說 的晶體管麗0S3的柵極連接其自身的漏極；所說的晶體管應(yīng)0S4的柵極連接其自身的漏極；所說的晶體管麗0S3的源極、晶體管麗0S4的源極、晶體管 麗0S5的源極和晶體管麗0S6的源極直接接地。
上述所說全差分壓控振蕩器電路應(yīng)用在各種電路系統(tǒng)中。 實施例2: —種全差分壓控振蕩器電路(見圖1)，其特征在于它由四級 相互級聯(lián)的完全相同的全差分單元電路組成。
上述所說的全差分單元電路為由晶體管PM0S1組成的電流源全差分單元 電路(見圖2—b)。
上述所說的由晶體管PM0S1組成的電流源全差分單元電路(見圖2—b) 包括由晶體管PM0S1組成的電流源、由晶體管PM0S3和晶體管PM0S4組成的 差分輸入對、由晶體管麗0S1和晶體管NM0S2組成的正反饋有源負(fù)載及由晶 體管麗0S3、晶體管麗0S4、晶體管NM0S5和晶體管麗0S6組成的對輸出信號 振幅進(jìn)行限幅控制的電壓鉗位電路；其中，晶體管PM0S1的源極連接電源， 柵極連接偏置電壓，漏極分別連接晶體管PM0S3的源極和晶體管PM0S4的源 極；所說的晶體管PM0S3的柵極分別連接晶體管NM0S5的柵極以及正相輸入 端子，晶體管PM0S3的漏極分別連接反相輸出端子、晶體管麗0S2的柵極、 晶體管麗0S1的漏極、晶體管麗0S3的漏極以及晶體管羅0S5的漏極；所說 的晶體管PM0S4的柵極分別連接晶體管麗0S6的柵極以及反相輸入端子，晶 體管PM0S4的漏極與正相輸出端子、晶體管腿0S1的柵極、晶體管麗0S2的 漏極、晶體管蘭0S4的漏極、以及晶體管醒0S6的漏極相連；所說的晶體管 NM0S1的源極和晶體管NM0S2的源極直接接地；所說的晶體管麗0S3的柵極連 接其自身的漏極；所說的晶體管雨0S4的柵極連接其自身的漏極；所說的晶 體管NM0S3的源極、晶體管醒0S4的源極、晶體管NM0S5的源極和晶體管NM0S6 的源極直接接地。
上述所說全差分壓控振蕩器電路應(yīng)用在各種電路系統(tǒng)中。
圖3所示為該結(jié)構(gòu)振蕩電路的正、反兩相輸出波形，它們的振幅會隨著
輸出頻率的不同產(chǎn)生微弱的變化。
權(quán)利要求1、一種全差分壓控振蕩器電路，其特征在于它由至少三級相互級聯(lián)的完全相同的全差分單元電路組成。
2、 根據(jù)權(quán)利要求1所說的一種全差分壓控振蕩器電路，其特征 在于所說的全差分單元電路分為由晶體管PM0S1和晶體管PMOS2組成 的電流源全差分單元電路或由晶體管PM0S1組成的電流源全差分單 元電路。
3、 根據(jù)權(quán)利要求2所說的一種全差分壓控振蕩器電路，其特征 在于所說的由晶體管PM0S1和晶體管PM0S2組成的電流源全差分單元 電路包括由晶體管PM0S1和晶體管PM0S2組成的電流源、由晶體管 PM0S3和晶體管PM0S4組成的差分輸入對、由晶體管醒0S1和晶體管 NM0S2組成的正反饋有源負(fù)載及由晶體管NM0S3、晶體管麗0S4、晶 體管麗0S5和晶體管麗0S6組成的對輸出信號振幅進(jìn)行限幅控制的電 壓鉗位電路；其中，晶體管PM0S1的源極連接電源，柵極連接偏置電 壓1，漏極連接晶體管PMOS2的源極；所說的晶體管PM0S2的柵極連 接偏置電壓2，漏極分別連接晶體管PM0S3的源極和晶體管PM0S4的 源極；所說的晶體管PM0S3的柵極分別連接晶體管麗0S5的柵極以及 正相輸入端子，晶體管PM0S3的漏極分別連接反相輸出端子、晶體管 麗0S2的柵極、晶體管麗0S1的漏極、晶體管麗0S3的漏極以及晶體 管麗0S5的漏極；所說的晶體管PM0S4的柵極分別連接晶體管麗0S6 的柵極以及反相輸入端子，晶體管PM0S4的漏極與正相輸出端子、晶 體管NM0S1的柵極、晶體管麗0S2的漏極、晶體管麗0S4的漏極、以 及晶體管麗0S6的漏極相連；所說的晶體管NM0S1的源極和晶體管 麗0S2的源極直接接地；所說的晶體管麗0S3的柵極連接其自身的漏 極；所說的晶體管麗0S4的柵極連接其自身的漏極；所說的晶體管 NM0S3的源極、晶體管醒0S4的源極、晶體管麗0S5的源極和晶體 管NM0S6的源極直接接地。
4、 根據(jù)權(quán)利要求2所說的一種全差分壓控振蕩器電路，其特征 在于所說的由晶體管PM0S1組成的電流源全差分單元電路包括由晶 體管PM0S1組成的電流源、由晶體管PM0S3和晶體管PM0S4組成的差分輸入對、由晶體管麗0S1和晶體管醒0S2組成的正反饋有源負(fù)載及 由晶體管麗0S3、晶體管NM0S4、晶體管麗0S5和晶體管麗0S6組成 的對輸出信號振幅進(jìn)行限幅控制的電壓鉗位電路;其中，晶體管PM0S1 的源極連接電源，柵極連接偏置電壓，漏極分別連接晶體管PMOS3的 源極和晶體管PM0S4的源極；所說的晶體管PM0S3的柵極分別連接晶 體管麗0S5的柵極以及正相輸入端子，晶體管PM0S3的漏極分別連接 反相輸出端子、晶體管M0S2的柵極、晶體管麗0S1的漏極、晶體管 麗0S3的漏極以及晶體管麗0S5的漏極；所說的晶體管PM0S4的柵極 分別連接晶體管NMOS6的柵極以及反相輸入端子，晶體管PM0S4的漏 極與正相輸出端子、晶體管麗0S1的柵極、晶體管NM0S2的漏極、晶 體管麗0S4的漏極、以及晶體管NM0S6的漏極相連；所說的晶體管 麗0S1的源極和晶體管麗0S2的源極直接接地；所說的晶體管麗0S3 的柵極連接其自身的漏極；所說的晶體管麗0S4的柵極連接其自身的 漏極；所說的晶體管麗0S3的源極、晶體管麗0S4的源極、晶體管 麗0S5的源極和晶體管NM0S6的源極直接接地。
專利摘要一種全差分壓控振蕩器電路，它由至少三級相互級聯(lián)的完全相同的全差分單元電路組成。優(yōu)越性1.一種結(jié)構(gòu)簡單、可靠性高、頻率調(diào)節(jié)范圍寬、能在極低電源電壓下正常動作的CMOS壓控振蕩電路；2.本實用新型的電路可以選用3級以及3級以上的完全相同的全差分單元的級聯(lián)方式；3.正反饋有源負(fù)載，它們的源極直接接地，用于提高全差分單元的單級增益，保證振蕩電路在任何條件下都能夠正常起振；4.電壓鉗位電路，有穩(wěn)定振蕩器輸出信號振幅的作用；5.當(dāng)控制電壓通過一定的V-I轉(zhuǎn)換電路控制差分單元的尾電流源中的電流產(chǎn)生變化時，該振蕩電路就可以隨著尾電流的大小產(chǎn)生高低不同頻率的輸出波形，只要尾電流源中的電流不變，則振蕩電路的輸出波形的頻率不變。
文檔編號G05F3/24GK201323551SQ20082014514
公開日2009年10月7日 申請日期2008年12月30日 優(yōu)先權(quán)日2008年12月30日
發(fā)明者呂英杰, 張小興, 戴宇杰, 鄒玉峰 申請人:天津南大強(qiáng)芯半導(dǎo)體芯片設(shè)計有限公司