專利名稱：一種低壓cmos電流源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬集成電路領(lǐng)域，尤其涉及一種低壓高精度CMOS電流源。
背景技術(shù)：
電流源作為模擬集成電路的關(guān)鍵電路單元，廣泛應用于A/D (模擬/數(shù)字) 轉(zhuǎn)換器、D/A轉(zhuǎn)換器和Viterbi解碼器等混合信號集成電路設計中。
目前常用的電流源設計方法是基于帶隙電壓基準源加在基準電阻兩端產(chǎn) 生基準電流，但是集成化基準電阻的工藝誤差很大，如0.6pm CMOS Poly2電 阻PCM參數(shù)為800士150歐姆每平方，基準電流值及溫度系數(shù)無法保證；而如 果采用外置的基準電阻，不僅增加成本，而且無法保證基準源之間的一致性。 目前的技術(shù)方案都沒有實現(xiàn)溫度特性和電源特性的良好結(jié)合，特別是在低電源 電壓的高精度電流源設計還是處于空白，所以有必要采取一種新的電路結(jié)構(gòu)來
實現(xiàn)高精度的電流源。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明的目的是提供一種低壓CMOS電流源，使該 低壓CMOS電流源具有良好的電源特性和溫度特性，并且CMOS電流源的工 藝偏差對該CMOS電流源的輸出電流值的影響很小。
為了達到上述目的，本發(fā)明提供一種低壓CMOS電流源，包括與溫度 成正比PTAT電壓源和與所述PTAT電壓源連接的電流轉(zhuǎn)換與鏡像電路，其中
所述PTAT電壓源，用于產(chǎn)生一個具有正溫度系數(shù)的基準電壓Vref;
所述電流轉(zhuǎn)換與鏡像電路，用于將所述基準電壓vref轉(zhuǎn)換為基準電流，
并通過電流鏡像關(guān)系進行基準電流的輸出。
優(yōu)選地，所述電流轉(zhuǎn)換及鏡像電路包括NMOS晶體管Nl、 NMOS晶體 管N2、 NMOS晶體管N3、第一運算放大器OPl、 PMOS晶體管Pl、 PMOS
6晶體管P2、 PMOS晶體管P3和第二運算放大器OP2，其中
所述NMOS晶體管Nl的源極和NMOS晶體管N2的源極接地，所述 NMOS晶體管Nl的柵極和所述NMOS晶體管N2的柵極連接，所述NMOS 晶體管N2的柵極和所述NMOS晶體管N2的漏極短接，并且所述NMOS晶 體管N2工作在飽和區(qū)；
所述NMOS晶體管N1的漏極接所述第一運算放大器OPl的反向輸入端， 并與所述NMOS晶體管N3的源極相連，所述第一運算放大器OP1的正向輸 入端接所述PTAT電壓源的輸出基準電壓Vref，所述第一運算放大器OP1的 輸出端接NMOS晶體管N3的柵極；
所述第一運算放大器OP1用于將所述基準電壓vref通過所述NMOS晶體 管N3完成電流轉(zhuǎn)換，并且轉(zhuǎn)換后的電流流經(jīng)所述NMOS晶體管N3的漏極到 所述NMOS晶體管N3的源極，并通過電流鏡的鏡像關(guān)系進行電流輸出；
所述PMOS晶體管Pl漏極和NMOS晶體管N3的漏極連接后，與所述第 二運算放大器OP2的正向輸入端連接，所述PMOS晶體管P2的漏極和所述 NMOS晶體管N2的漏極連接后，與所述第二運算放大器OP2的反向輸入端 連接，所述第二運算放大器OP2的輸出端分別連接所述PMOS晶體管Pl的柵 極、所述PMOS晶體管P2的柵極和所述PMOS晶體管P3的柵極；
所述PMOS晶體管Pl的源極、PMOS晶體管P2的源極，和PMOS晶體 管P3的源極短接，并與第一電壓源Vddl相連，所述PMOS晶體管P3的漏極 作為低壓CMOS電流源的輸出端，用于輸出電流I。ut。
優(yōu)選地，所述PTAT電壓源包括電阻R1、電阻R2、 PNP型晶體管Q1、 PNP型晶體管Q2、 PMOS晶體管P5、 PMOS晶體管P6、 PMOS晶體管P8、 PMOS晶體管P7、 PMOS晶體(P9、 PMOS晶體管PIO、 NMOS晶體管N6、 NMOS晶體管N7、 NMOS晶體管N8及NMOS晶體管N9;
所述PMOS晶體管P5的源極，PMOS晶體管P6的源極和PMOS晶體管 P8的源極接第二電壓源Vdd2, PMOS晶體管P5的柵極，PMOS晶體管P6的 柵極和PMOS晶體管P8的柵極短接，所述PNP型晶體管Q2的基極與所述 PNP型晶體管Q2的集電極短接并接地，所述PNP型晶體管Q2的發(fā)射級連接 PMOS晶體管P5的漏極，所述PNP型晶體管Ql的基極與所述PNP型晶體管Ql的集電極短接并接地，所述PNP型晶體管Ql的發(fā)射級連接所述電阻Rl 的負極，所述電阻R1的正極接PMOS晶體管P6的漏極，構(gòu)成基本帶隙基準 電路；
所述PMOS晶體管P9和所述PMOS晶體管P10作為電流一鏡負載管，所述 PMOS晶體管P9的源極和所述PMOS晶體管P10的源極分別接第二電壓源 Vdd2,所述PMOS晶體管P9的柵極和所述PMOS晶體管P10的柵極短接， 與所述PMOS晶體管P9的漏極相連后，再與所述NMOS晶體管N9的漏極相 連，所述NMOS晶體管N9的柵極作為差分結(jié)構(gòu)的一個輸入端接所述PNP型 晶體管Q2的發(fā)射極，所述NMOS晶體管N9的柵極作為另一個輸入端接電阻 Rl的正極，NMOS晶體管N8的源極及NMOS晶體管N9的源極短接，并與 所述NMOS晶體管N6的漏極相連，形成差分放大器，所述NMOS晶體管N6 的源極接地，作為差分放大器的電流源；
所述NMOS晶體管N7的柵極與所述NMOS晶體管N7的漏極短接，所 述PMOS晶體管P7的源極接第二電壓源Vdd2，所述PMOS晶體管P7的柵極 分別連接所述NMOS晶體管N7的漏極和NMOS晶體管N6的柵極，產(chǎn)生差 分放大器的電流源偏置電壓，電阻R2的負極接地，所述PMOS晶體管P7的 柵極分別接PMOS晶體管P8的漏極與所述第二電阻R2的正極相接作為電壓 源的輸出端。
優(yōu)選地，所述PTAT電壓源中的所述電容C1、所述NMOS晶體管N4、所 述NMOS晶體管N5和所述PMOS晶體管P4組成帶隙基準源的啟動電路，其 中
所述電容Cl的正極接第二電壓源Vdd2，所述電容Cl的負極接所述 NMOS晶體管N5的漏極，并作為所述啟動電路的一輸出端；
所述NMOS晶體管N5的柵極分別與所述NMOS晶體管N4的漏極和所 述PMOS晶體管P4的漏極相連，所述NMOS晶體管N4的源極和所述NMOS 晶體管N5的源極都接地，所述NMOS晶體管N4的柵極和所述PMOS晶體管 P4的柵極相連作為啟動電路的另一控制端。
優(yōu)選地，所述PMOS晶體管P9、所述PMOS晶體管PIO、所述NMOS晶 體管N8及所述NMOS晶體管N9的寬長比都大于5，以抑制電路的噪聲。
8優(yōu)選地，所述第一運算放大器OPl包括NMOS晶體管NIO、 NMOS晶 體管Nll、 NMOS晶體管N12、 PMOS晶體管Pll、 PMOS晶體管P12、 PMOS 晶體管P13、 PMOS晶體管P14、電阻R3及電容C2;
所述PMOS晶體管P12的村底作為所述第一運算放大器OPl的反向輸入 端，所述PMOS晶體管P13的襯底作為所述第一運算^t大器OPl的正向輸入 端，所述PMOS晶體管P12的4冊極和所述PMOS晶體管P13的柵極接地，以 保證強反型溝道的形成；
所述NMOS晶體管N10的源極和所述NMOS晶體管Nll的源極都接地， 所述NMOS晶體管N10的柵極與NMOS晶體管N10的漏接連接，構(gòu)成電流 鏡，所述PMOS晶體管P20的漏極與NMOS晶體管N10的漏接連接，PMOS 晶體管P13的漏極和NMOS晶體管Nll的漏極連接作為第一運算放大器OPl 的第一級放大器輸出端，并作為第二級放大器的輸入接NMOS晶體管N12的 柵極；
所述電阻R3的正極接第一運算放大器OPl的第一級放大器輸出端，所述 電阻R3的負極"t妾所述電容C2的正級；
所述PMOS晶體管Pll的源極和PMOS晶體管P14的源極接第三電壓源 Vdd3,所述PMOS晶體管Pll的柵極連接偏置電壓Vbias,所述PMOS晶體 管Pll的漏極接所述PMOS晶體管P12的源極和所述PMOS晶體管P13的源 極，所述電容C2的負極接所述PMOS晶體管P14的漏極，并和所述NMOS 晶體管N12的漏極連接作為所述第一運算放大器OPl的輸出端Vout。
優(yōu)選地，所述PMOS晶體管P12、所述PMOS晶體管P13、所述NMOS 晶體管N10和所述NMOS晶體管Nll的溝道寬和長都大于1 jam，以減少1/f 噪聲。
優(yōu)選地，所述第一運算放大器OPl和所述第二運算放大器OP2的結(jié)構(gòu)相 同，包括兩級放大結(jié)構(gòu)，輸入級采用襯底驅(qū)動PMOS差分對。
上述技術(shù)方案中的至少一個技術(shù)方案具有如下有益效果使該低壓CMOS 電流源具有良好的電源特性和溫度特性，并且CMOS電流源的工藝偏差對該 CMOS電流源的輸出電流值的影響4艮小。


圖1為本發(fā)明實施例中的低壓CMOS電流源的電路圖2為圖1中的電流轉(zhuǎn)換與鏡像電路的電路圖3為圖1中PTAT電壓源的電路圖4為本發(fā)明實施例中的低壓運算放大器的電路圖。
具體實施例方式
首先，為了便于理解本發(fā)明的具體實施例，下面對本發(fā)明具體實施例中所 涉及的專業(yè)術(shù)語進4于說明
PMOS: P-channel Metal Oxide Semiconductor FET, P溝道金屬氧化物半 導體場效應晶體管；
NMOS: N-channel Metal Oxide Semiconductor FET, N溝道金屬氧化物半 導體場效應晶體管。
其次，為了使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚明白，下面 結(jié)合實施例和附圖，對本發(fā)明實施例做進一步詳細地說明。在此，本發(fā)明的示 意性實施例及說明用于解釋本發(fā)明，但并不作為對本發(fā)明的限定。
如1所示，為本實施例中的低壓CMOS電流源的電路圖，由圖中可 知，該低壓CMOS電流源包括與絕對溫度成正比(PTAT)電壓源11和與該 PTAT電壓源11連接的電流轉(zhuǎn)換與鏡像電路12,其中PTAT電壓源11用于提 供一個具有正溫度系數(shù)的基準電壓VreF，電流轉(zhuǎn)換與鏡像電路12用于將該基 準電壓VREF轉(zhuǎn)換為基準電流，并通過電流鏡像關(guān)系進行基準電流的輸出。
參見圖2，為圖1中的電流轉(zhuǎn)換與鏡像電路的電路圖，該電流轉(zhuǎn)換與鏡像 電路12包括NMOS晶體管Nl、 NMOS晶體管N2、 NMOS晶體管N3、第 一運算放大器OPl、 PMOS晶體管Pl、 PMOS晶體管P2、 PMOS晶體管P3 和第二運算放大器OP2，其中
NMOS晶體管Nl的源極和NMOS晶體管N2的源極接地，NMOS晶體 管Nl的柵極和NMOS晶體管N2的柵極連接，NMOS晶體管N2的柵極和 NMOS晶體管N2的漏極短接，并且NMOS晶體管N2工作在飽和區(qū)，NMOS 晶體管Nl的漏極接第一運算放大器OPl的反向輸入端，并與NMOS晶體管N3的源極相連，該第一運算放大器OP1的正向輸入端接PTAT電壓源11輸出 的基準電壓Vref,第一運算放大器0P1的輸出端接NMOS晶體管N3的柵極。 該第一運算放大器OP1用于將基準電壓vref通過NMOS晶體管N3完成電流 轉(zhuǎn)換，轉(zhuǎn)換后的電流流經(jīng)NMOS晶體管N3的漏極到NMOS晶體管N3的源 極，然后通過電流鏡的鏡像關(guān)系進行電流輸出。
PMOS晶體管Pl的漏極和NMOS晶體管N3的漏極連接后，與第二運算 放大器OP2的正向輸入端連接，PMOS晶體管P2的漏極和NMOS晶體管N2 的漏極連接后，與第二運算放大器OP2的反向輸入端連接，第二運算放大器 OP2的輸出端分別連接PMOS晶體管Pl的柵極、PMOS晶體管P2的柵極和 PMOS晶體管P3的柵極。
PMOS晶體管Pl的源極、PMOS晶體管P2的源極和PMOS晶體管P3的 源極短接，并與第一電壓源Vddl相連，PMOS晶體管P3的漏4及作為CMOS 電流源的輸出端，用于輸出電流I。ut。
上述第二運算放大器OP2用于控制PMOS晶體管Pl和PMOS晶體管P2 的源漏電壓完全相等，從而進一步保證電流I!和l2完全相等(參見圖3)。
在本實施例中，第一運算放大器0P1和第二運算放大器OP2的結(jié)構(gòu)可選 用完全相同的低壓運算放大器，例如基于PMOS襯底驅(qū)動技術(shù)所實現(xiàn)的超低 壓運算放大器。 '
當NMOS晶體管Nl工作在線性區(qū)時，NMOS晶體管Nl的漏源電流為<formula>formula see original document page 11</formula>其中，r咖中表示NMOS晶體管Nl的漏源電壓，F(xiàn)gw表示NMOS晶體 管N1的柵源電壓，rrw表示NMOS晶體管Nl的鬮值電壓，L!和W^分別表 示NMOS晶體管Nl的管長和NMOS晶體管Nl的管寬。// 表示為NMOS 晶體管遷移率，C。,表示為NMOS晶體管的氧化層電容
當NMOS晶體管N2工作在飽和區(qū)時，NMOS晶體管N2的漏源電流為
/DS2 =^^(^2 —~2)2 公式(2)
其中，P"z股中表示NMOS晶體管N2的漏源電壓，r口表示NMOS晶體管N2的柵源電壓，^，ffi表示NMOS晶體管N2的閾值電壓，L2和W2分別表 示NMOS晶體管N2的管長和NMOS晶體管的管寬。
Fra2時，根據(jù)公式(1)和公式(2)可得到計算I。w的公式，如下 /。w=^4 公式(3)
其中，&S中表示晶體管的漏源電壓，F(xiàn)(^表示晶體管的柵源電壓，^to表
示晶體管的閾值電壓，L、 W分別表示晶體管的管長和晶體管的管寬。
為了保證輸出電流I。ut的高精度，所以輸出電流對溫度的微分在常溫下為 零，推導可得
^qrr=^ 公式(4) dr r 。 4r。
當室溫To = 300K時，基準電壓Vref的溫度系數(shù)為Vref/400。
參照圖3，為圖1中與溫度成正比電壓源的電路圖，在本實施例中PTAT
電壓源為采用了 一級溫度補償、電流反饋和電阻分壓技術(shù)設計的低壓PTAT帶
隙基準源電路。
由圖中可知，該PTAT電壓源包括電容C1、 NMOS晶體管N4、 NMOS 晶體管N5、 PMOS晶體管P4、電阻R1、電阻R2、 PNP型晶體管Q1、 PNP 型晶體管Q2、 PMOS晶體管P5、 PMOS晶體管P6、 PMOS晶體管P7、 PMOS 晶體管P8、 PMOS晶體管P9、 PMOS晶體管PIO、 NMOS晶體管N6、 NMOS 晶體管N7、 NMOS晶體管N8及NMOS晶體管N9，其中
電容Cl 、 NMOS晶體管N4、 NMOS晶體管N5和PMOS晶體管P4組成 帶隙基準源的啟動電路，該啟動電路的目的就是為了避免基準源工作在不必要 的零點上。當電路上電時，通過電容C1的充放電及NMOS晶體管N5的導通， 迅速提高節(jié)點X1和X2的電壓(參見圖3)，并產(chǎn)生基準電流。節(jié)點X1的電 壓通過PMOS晶體管P4和NMOS晶體管N4組成的反相器，使NMOS晶體 管N5管完全截止，節(jié)點X1和X2的電壓回落在穩(wěn)定的工作點上，基準源開 始正常工作。由于電容C1的主要作用是上電瞬間的充放電，對電容值的精度 沒有較高要求，所以為了節(jié)省芯片面積，在本發(fā)明實施例中，版圖設計時采用雙層平板電容設計方法，即多晶、第一層金屬與P+形成兩個平行的平板電容。
上述電容Cl的正極接第二電壓源Vdd2，電容Cl的負極接NMOS晶體 管N5的漏極，并作為啟動電路的一個輸出端。NMOS晶體管N5的柵極分別 與NMOS晶體管N4的漏極和PMOS晶體管P4的漏極相連，NMOS晶體管 N4的源極和NMOS晶體管N5的源極分別接地，NMOS晶體管N4的柵極和 PMOS晶體管P4的柵極相連作為啟動電路的另一個控制端。
PMOS晶體管P5的源極、PMOS晶體管P6的源極和PMOS晶體管P8的 源極分別接第二電壓源Vdd2， PMOS晶體管P5的柵極、PMOS晶體管P6的 柵極和PMOS晶體管P8的柵極短接，并作為帶隙基準偏置電路的輸入，與啟 動電路的輸出端相連，構(gòu)成電流鏡，PNP型晶體管Ql的基極與PNP型晶體 管Ql的集電極短接并接地，PNP型晶體管Ql的發(fā)射級連接PMOS晶體管P5 的漏極，PNP型晶體管Q2的基極與PNP型晶體管Q2的集電極短接并接地， PNP型晶體管Q2的發(fā)射級連接電阻Rl的負極，電阻Rl的正極接PMOS晶 體管P6的漏極，構(gòu)成基本帶隙基準電路。
PMOS晶體管P9和PMOS晶體管P10作為電流4竟負載管，PMOS晶體管 P9的源極和PMOS晶體管P10的源極分別接第二電壓源Vdd2， PMOS晶體管 P9的柵極和PMOS晶體管P10的柵極短接，與PMOS晶體管P10的漏極相連， 并與NMOS晶體管N9的漏極相連，NMOS晶體管N8的4冊極作為差分結(jié)構(gòu)的 一個輸入端接PNP型晶體管Ql的發(fā)射極，NMOS晶體管N9的柵極作為另一 個輸入端接電阻Rl的正極，NMOS晶體管N8的源極及NMOS晶體管N9的 源極短接，并與NMOS晶體管N6的漏極相連，形成差分力文大器，NMOS晶 體管N6的源極接地，并作為差分放大器的電流源。
NMOS晶體管N7的柵極與NMOS晶體管N7的漏極短接，PMOS晶體管 P7的源極接第二電壓源Vdd2, PMOS晶體管P7的柵極分別接PMOS晶體管 P7的漏極和NMOS晶體管N6的柵極，產(chǎn)生差分放大器的電流源偏置電壓， 電阻R2的負極接地，PMOS晶體管P8的漏極與電阻R2的正極相接作為PTAT
電壓源的輸出端，用于輸出基準電壓Vref。
本發(fā)明實施例中的電容Cl 、NMOS晶體管N4、NMOS晶體管N5和PMOS 晶體管P4可組成一帶隙基準源的啟動電路，該啟動電路的目的就是為了避免PTAT基準源工作在不必要的零點上。當電路上電時，通過電容C1的充放電 及NMOS晶體管N5的導通，迅速提高節(jié)點X1和X2的電壓(參見圖3)，并 產(chǎn)生基準電流。節(jié)點XI的電壓通過PMOS晶體管P4和NMOS晶體管N4組 成的反相器，使NMOS晶體管N5管完全截止，節(jié)點X1和X2的電壓回落在 穩(wěn)定的工作點上，基準源開始正常工作。由于電容C1的主要作用是上電瞬間 的充放電，因此對電容值的精度沒有較高要求，所以為了節(jié)省芯片面積，在本 發(fā)明實施例中，版圖設計時采用雙層平板電容設計方法，即多晶、第一層金屬 與P+形成兩個平行的平板電容。 在電路穩(wěn)定工作時
<formula>formula see original document page 14</formula>
其中，I!表示流過電阻Ri的電流值<formula>formula see original document page 14</formula>由公式(5 )和公式(6 )推導可得<formula>formula see original document page 14</formula>其中<formula>formula see original document page 14</formula>表示熱電壓，K表示，q表示K^和^2分別是PNP型晶體管 《
Q1和PNP型晶體管Q2的基極一發(fā)射極電壓，^和/^分別是PNP型晶體管Ql 和PNP型晶體管Q2的飽和電流。
由于基準源電路的所有的電阻值都是成比例的，并都采用同 一工藝層 (Poly2)實現(xiàn)，電阻值比值對溫度變化不敏感，所以可以忽略電阻溫度系數(shù)
的影響，即PTAT基準源的正溫度系數(shù)為<formula>formula see original document page 14</formula>《
本發(fā)明實施例采用電流反饋原理設計了電壓源中的差分放大器，大大筒化 了版圖設計。差分^t大器的輸出直接驅(qū)動PMOS晶體管P7，并通過NMOS晶 體管P7產(chǎn)生差分放大器的電流源偏置電壓，以保證差分放大器的高電源抑制 比(PSRR)。
本發(fā)明實施例中，PMOS晶體管P9、 PMOS晶體管PIO、 NMOS晶體管N8及NM0S晶體管N9的寬長都大于lym,以抑制電路的熱噪聲。
如圖4所示，為本發(fā)明實施例中低壓運算放大器的原理圖，由圖中可知， 該低壓運算放大器包括NMOS晶體管NIO、 NMOS晶體管Nll、 NMOS晶 體管N12、 PMOS晶體管Pll、 PMOS晶體管P12、 PMOS晶體管P13、 PMOS 晶體管P14、電阻R3及電容C2，其中
PMOS晶體管P12的村底作為低壓運算放大器的反向輸入端Vin - ,PMOS 晶體管P13的襯底作為低壓運算放大器的正向輸入端Vin + ， PMOS晶體管P12 的柵極和PMOS晶體管P13的柵極連接并接地，以保證強反型溝道的形成。
NMOS晶體管N10的源極和NMOS晶體管Nil的源極分別接地，NMOS 晶體管N10的漏級和NMOS晶體管N10的柵極短接，與NMOS晶體管Nll 構(gòu)成電流鏡；PMOS晶體管P12的漏極與NMOS晶體管N10的漏接連接， PMOS晶體管P13的漏極和NMOS晶體管Nll的漏極連接作為第一運算放大 器OP1的第一級放大器(差分放大器)輸出端，并作為第一運算放大器OP2 的第二級放大器(共源放大器)的輸入接NMOS晶體管N12的柵極。電阻R3 的正極接第一運算放大器OP1的差分放大器的輸出端，電阻R3負極接電容 C2的正級。
PMOS晶體管Pll的源極和PMOS晶體管P12的源極接第三電壓源Vdd3, PMOS晶體管Pll的柵極接偏置電壓Vbias， PMOS晶體管Pll的漏極分別接 PMOS晶體管P12的源極和PMOS晶體管P13的源極，電容C2的負極接PMOS 晶體管P14的漏極，并和NMOS晶體管N12的漏極連接作為低壓運算放大器 的輸出端Vout。
本發(fā)明實施例中的PMOS晶體管P12和PMOS晶體管P13的柵極接地電 位，以保證柵極下強反型溝道的形成，輸入信號由PMOS晶體管P12和PMOS 晶體管P13的襯底引入，實現(xiàn)對PMOS溝道電流的調(diào)制作用。放大器第二級 采用簡單的共源放大器結(jié)構(gòu)，增加低壓運算放大器的增益并提供最大的輸出擺 幅。
由于低頻下的主要噪聲為1/f噪聲，在本發(fā)明實施例中，PMOS晶體管P12, PMOS晶體管P13, NMOS晶體管N10和NMOS晶體管Nll的溝道寬和長都 大于1 |i m,以減少低頻下的1/f噪聲。以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術(shù)領(lǐng)域的普通 技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進和潤飾，
這些改進和潤飾也應^L為本發(fā)明的保護范圍。
權(quán)利要求
1.一種低壓CMOS電流源，其特征在于，包括與溫度成正比PTAT電壓源和與所述PTAT電壓源連接的電流轉(zhuǎn)換與鏡像電路，其中所述PTAT電壓源，用于產(chǎn)生一個具有正溫度系數(shù)的基準電壓VREF；所述電流轉(zhuǎn)換與鏡像電路，用于將所述基準電壓VREF轉(zhuǎn)換為基準電流，并通過電流鏡像關(guān)系進行基準電流的輸出。
2. 根據(jù)權(quán)利要求1所述的低壓CMOS電流源，其特征在于，所述電流轉(zhuǎn) 換及鏡像電路包括NMOS晶體管(Nl)、 NMOS晶體管(N2)、 NMOS晶體 管(N3 )、第一運算放大器(OP1 )、 PMOS晶體管(Pl )、 PMOS晶體管(P2 )、 PMOS晶體管(P3)和第二運算放大器(OP2)，其中所述NMOS晶體管(Nl)的源極和NMOS晶體管(N2)的源極接地， 所述NMOS晶體管(Nl)的柵極和所述NMOS晶體管(N2)的柵極連接， 所述NMOS晶體管(N2)的柵極和所述NMOS晶體管(N2)的漏極短接， 并且所述NMOS晶體管(N2 )工作在飽和區(qū)；所述NMOS晶體管(Nl)的漏極接所述第一運算放大器(OP1)的反向 輸入端，并與所述NMOS晶體管(N3 )的源極相連，所述第一運算放大器(OP1) 的正向輸入端接所述PTAT電壓源的輸出基準電壓Vref,所述第一運算放大器 (0P1)的輸出端接NMOS晶體管(N3)的柵極；所述第一運算放大器(OP1)用于將所述基準電壓VREF通過所述NMOS 晶體管(N3 )完成電流轉(zhuǎn)換，并且轉(zhuǎn)換后的電流流經(jīng)所述NMOS晶體管(N3 ) 的漏極到所述NMOS晶體管(N3)的源極，并通過電流一鏡的4竟^像關(guān)系進行電 流輸出；所述PMOS晶體管(Pl)漏極和NMOS晶體管(N3 )的漏極連接后，與 所述第二運算放大器(OP2)的正向輸入端連接，所述PMOS晶體管(P2)的 漏極和所述NMOS晶體管(N2)的漏極連接后，與所述第二運算放大器(OP2) 的反向輸入端連接，所述第二運算放大器(OP2 )的輸出端分別連接所述PMOS 晶體管(Pl)的柵極、所述PMOS晶體管(P2)的柵極和所述PMOS晶體管 (P3 )的柵極；所述PMOS晶體管(PI)的源極、PMOS晶體管(P2)的源極，和PMOS 晶體管(P3)的源極短接，并與第一電壓源(Vddl)相連，所述PMOS晶體 管(P3)的漏極作為低壓CMOS電流源的輸出端，用于輸出電流I她。
3.根據(jù)權(quán)利要求1所述的低壓CMOS電流源，其特征在于，所述PTAT 電壓源包括電阻(Rl)、電阻(R2)、 PNP型晶體管(Ql)、 PNP型晶體管 (Q2 )、 PMOS晶體管(P5 )、 PMOS晶體管(P6 )、 PMOS晶體管(P8 )、 PMOS 晶體管(P7 )、 PMOS晶體管(P9 )、 PMOS晶體管(P10 )、 NMOS晶體管(N6 )、 NMOS晶體管(N7)、 NMOS晶體管(N8)及NMOS晶體管(N9);所述PMOS晶體管(P5)的源極，PMOS晶體管(P6)的源極和PMOS 晶體管(P8 )的源極接第二電壓源(Vdd2), PMOS晶體管(P5 )的柵極，PMOS 晶體管(P6)的柵極和PMOS晶體管(P8)的柵極短接，所述PNP型晶體管 (Q2)的基極與所述PNP型晶體管(Q2)的集電極短接并接地，所述PNP 型晶體管(Q2)的發(fā)射級連接PMOS晶體管(P5)的漏極，所述PNP型晶體 管(Ql)的基極與所述PNP型晶體管(Ql)的集電極短接并接地，所述PNP 型晶體管(Ql)的發(fā)射級連接所述電阻(Rl)的負極，所述電阻(Rl)的正 極接PMOS晶體管(P6)的漏極，構(gòu)成基本帶隙基準電路；所述PMOS晶體管(P9)和所述PMOS晶體管(P10)作為電流鏡負載管， 所述PMOS晶體管(P9)的源極和所述PMOS晶體管(P10)的源極分別接第 二電壓源(Vdd2 )，所述PMOS晶體管(P9)的柵;〖及和所述PMOS晶體管(P10) 的柵極短接，與所述PMOS晶體管(P9)的漏極相連后，再與所述NMOS晶 體管(N9)的漏極相連，所述NMOS晶體管(N9)的柵極作為差分結(jié)構(gòu)的一 個輸入端接所述PNP型晶體管(Q2)的發(fā)射極，所述NMOS晶體管(N9) 的柵極作為另一個輸入端接電阻(Rl)的正極，NMOS晶體管(N8)的源極 及NMOS晶體管(N9)的源極短接，并與所述NMOS晶體管(N6)的漏極 相連，形成差分放大器，所述NMOS晶體管(N6)的源極接地，作為差分放 大器的電流源；所述NMOS晶體管(N7)的柵極與所述NMOS晶體管(N7)的漏極短 接，所述PMOS晶體管(P7)的源極接第二電壓源(Vdd2),所述PMOS晶 體管(P7)的柵極分別連接所述NMOS晶體管(N7)的漏極和NMOS晶體管(N6)的柵極，產(chǎn)生差分放大器的電流源偏置電壓，電阻(R2)的負極接地， 所述PMOS晶體管(P7)的柵極分別接PMOS晶體管(P8)的漏極與所述第 二電阻(R2)的正極相接作為電壓源的輸出端。
4. 根據(jù)權(quán)利要求3所述的低壓CMOS電流源，其特征在于，所述PTAT 電壓源中的所述電容(Cl)、所述NMOS晶體管(N4)、所述NMOS晶體管(N5)和所述PMOS晶體管(P4)組成帶隙基準源的啟動電路，其中所述電容(Cl )的正極接第二電壓源(Vdd2)，所述電容(Cl)的負極接 所述NMOS晶體管(N5)的漏極，并作為所述啟動電路的一輸出端；所述NMOS晶體管(N5)的柵極分別與所述NMOS晶體管(N4)的漏 極和所述PMOS晶體管(P4)的漏極相連，所述NMOS晶體管(N4)的源極 和所述NMOS晶體管(N5)的源極都接地，所述NMOS晶體管(N4)的柵 極和所述PMOS晶體管(P4)的柵極相連作為啟動電i 各的另一控制端。
5. 根據(jù)權(quán)利要求3所述的CMOS電流源，其特征在于，所述PMOS晶體 管(P9 )、所述PMOS晶體管(P10 )、所述NMOS晶體管(N8 )及所述NMOS 晶體管(N9)的寬長比都大于5，以抑制電路的噪聲。
6. 根據(jù)權(quán)利要求2所述的低壓CMOS電流源，其特征在于，所述第一運 算放大器(OP1)包括NMOS晶體管(NIO)、 NMOS晶體管(Nil )、 NMOS 晶體管(N12)、 PMOS晶體管(Pll)、 PMOS晶體管(P12)、 PMOS晶體管(P13 )、 PMOS晶體管(P14 )、電阻(R3 )及電容(C2 );所述PMOS晶體管(P12)的襯底作為所述第一運算放大器(OP1)的反 向輸入端，所述PMOS晶體管(P13 )的襯底作為所述第一運算放大器(OP1) 的正向輸入端，所述PMOS晶體管(P12)的4冊極和所述PMOS晶體管(P13) 的柵極接地，以保證強反型溝道的形成；所述NMOS晶體管(N10)的源極和所述NMOS晶體管(Nil)的源極 都接地，所述NMOS晶體管(N10)的柵極與NMOS晶體管(N10)的漏接 連接，構(gòu)成電流鏡，所述PMOS晶體管(P20)的漏極與NMOS晶體管(N10) 的漏接連接，PMOS晶體管(P13)的漏極和NMOS晶體管(Nil)的漏極連 接作為第一運算放大器(OP1)的第一^改大器輸出端，并作為第二織J改大器 的輸入接NMOS晶體管(N12)的柵極；所述電阻(R3 )的正極接第一運算放大器(OP1 )的第一級放大器輸出端， 所述電阻(R3)的負極接所述電容(C2)的正級；所述PMOS晶體管(P11)的源極和PMOS晶體管(P14)的源極接第三 電壓源(Vdd3)，所述PMOS晶體管(P11)的柵極連接偏置電壓Vbias，所述 PMOS晶體管(P11)的漏極接所述PMOS晶體管(P12)的源極和所述PMOS 晶體管(P13)的源極，所述電容(C2)的負極接所述PMOS晶體管(P14) 的漏極，并和所述NMOS晶體管(N12)的漏極連接作為所述第一運算放大 器(0P1)的輸出端(Vout)。
7. 根據(jù)權(quán)利要求6所述的低壓CMOS電流源，其特征在于，所述PMOS 晶體管(P12)、所述PMOS晶體管(P13)、所述NMOS晶體管(N10)和所 述NMOS晶體管(Nil)的溝道寬和長都大于lMm，以減少l/f噪聲。
8. 根據(jù)權(quán)利要求2所述的低壓CMOS電流源，其特征在于，所述第一運 算放大器(OP1)和所述第二運算放大器(OP2)的結(jié)構(gòu)相同，包括兩級放大 結(jié)構(gòu)，輸入級采用襯底驅(qū)動PMOS差分對。
全文摘要
本發(fā)明公開一種低壓CMOS電流源，屬于模擬集成電路領(lǐng)域，該低壓CMOS電流源包括PTAT電壓源和與所述PTAT電壓源連接的電流轉(zhuǎn)換與鏡像電路，其中所述PTAT電壓源，用于產(chǎn)生一個具有正溫度系數(shù)的基準電壓V_REF；所述電流轉(zhuǎn)換與鏡像電路，用于將所述基準電壓V_REF轉(zhuǎn)換為基準電流，并通過電流鏡像關(guān)系進行基準電流的輸出。使該低壓CMOS電流源具有良好的電源特性和溫度特性，并且CMOS電流源的工藝偏差對該CMOS電流源的輸出電流值的影響很小。
文檔編號G05F3/26GK101561689SQ200810238918
公開日2009年10月21日 申請日期2008年12月4日 優(yōu)先權(quán)日2008年12月4日
發(fā)明者蕓 何, 劉簾曦, 朱樟明, 李光輝, 楊銀堂 申請人:西安電子科技大學