專利名稱：：基于可編程邏輯器件的硬件插補方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種基于可編程邏輯器件的硬件插補方法。
背景技術(shù)：
：目前許多數(shù)控系統(tǒng)把經(jīng)過調(diào)制后的脈沖、方向信號作為控制步進電機及伺服電機驅(qū)動器的控制信號來控制電機的轉(zhuǎn)速及方向，實現(xiàn)數(shù)控機床的運動。如歩進電機驅(qū)動器一般具有三個控制輸入端步進脈沖信號、方向電平信號、使能電平信號。當(dāng)控制電路對這三個輸入端進行相應(yīng)控制時，即可實現(xiàn)對步進電機的速度、方向等的控制。但過去這些脈沖產(chǎn)生電路都是采用小型分立元件搭接而成，其存在著脈沖波形模式比較單一、脈沖的上升沿和下降沿不夠陡峭、當(dāng)脈沖寬度要求十分窄時電路難實現(xiàn)等缺陷。
發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是提供一種基于可編程邏輯器件的硬件插補方法，該方法在不改變系統(tǒng)硬件的情況下，方便重構(gòu)電路邏輯功能，實現(xiàn)數(shù)控系統(tǒng)的脈沖控制。為解決上述技術(shù)問題，本發(fā)明基于可編程邏輯器件的硬件插補方法包括采用并行傳送方式發(fā)送控制信息給可編程邏輯器件的微處理器，由可編程邏輯器件將控制信號轉(zhuǎn)化為控制電機驅(qū)動器的串行控制信號，該方法包括如下步驟步驟一、可編程邏輯器件接收微處理器發(fā)出的控制信號、數(shù)據(jù)信號及地址信號，同時生成一插補周期；步驟二、對上述信號采用兩級緩沖處理，并在一插補周期內(nèi)，對經(jīng)兩級緩沖的信號作等脈寬插補計算，其算法為首先設(shè)置一個基值，在完成被積函數(shù)值與累加值的加法運算后，把累加結(jié)果與基值進行比較，來判定脈沖輸出，3函數(shù)在[t。，"的定積分，即為函數(shù)在該區(qū)間的面積，S=fe少dZ。如果從t=0開始，取自變量t的一系列等間隔值為At，當(dāng)At足夠小時，可得足夠小時，則累加求和運算代替積分運算所引入的誤差可以不超過所允許的誤差。步驟三、可編程邏輯器件返回狀態(tài)標(biāo)志到微處理器中，用以判斷信號是否已進入各自的緩沖區(qū)，并將經(jīng)插補計算后的信號轉(zhuǎn)化成頻率均勻，等占空比的各軸進給脈沖，同時給出電機的方向信號。由于本發(fā)明的基于可編程邏輯器件的硬件插補方法采用了上述技術(shù)方案，即通過可編程邏輯器件發(fā)生按特定算法得出的控制脈沖，實現(xiàn)對電機驅(qū)動器的控制；該方法可以在不改變電路系統(tǒng)設(shè)計或線路板的情況下，為重構(gòu)邏輯功能而對可編程邏輯器件進行編程或反復(fù)編程，使硬件變得像軟件一樣靈活而易于修改、升級。采用可編程邏輯器件實現(xiàn)硬件插補器具有結(jié)構(gòu)簡單、無分立元件、邏輯修改方便、抗干擾性能強等特點。下面結(jié)合附圖和實施方式對本發(fā)明作進一步的詳細(xì)說明圖1為本基于可編程邏輯器件的硬件插補方法的脈沖算法原理圖，圖2為本基于可編程邏輯器件的硬件插補方法脈沖算法的直線插補軌跡圖，圖3為本基于可編程邏輯器件的硬件插補方法的邏輯原理框圖。具體實施例方式本發(fā)明基于可編程邏輯器件的硬件插補方法包括采用并行傳送方式發(fā)送控制信息給可編程邏輯器件的微處理器，由可編程邏輯器件將控制信號轉(zhuǎn)化為控制電機驅(qū)動器的串行控制信號，該方法包括如下步驟t=l，即一個脈沖當(dāng)量5，則步驟一、可編程邏輯器件接收微處理器發(fā)出的控制信號、數(shù)據(jù)信號及地址信號，同時生成一插補周期；步驟二、對上述信號采用兩級緩沖處理，并在一插補周期內(nèi)，對經(jīng)兩級緩沖的信號作等脈寬插補計算，其算法為-首先設(shè)置一個基值，在完成被積函數(shù)值與累加值的加法運算后，把累加結(jié)果與基值進行比較，來判定脈沖輸出，如圖1所示，函數(shù)在[Ut,.]的定積分，即為函數(shù)在該區(qū)間的面積，5=&>^Z。如果從t=0開始，取自變量t的一系列等間隔值為At，當(dāng)At足夠小時，可得S二!E》Af，此處y是t時刻對應(yīng)的值，t是時間值，如果,=0取At^，即一個脈沖當(dāng)量5，.則^二X!"，函數(shù)的積分運算變成了變量的累加運算，如果S足夠小時，則累加求和運算代替積分運算所引入的誤差可以不超過所允許的誤差。步驟三、可編程邏輯器件返回狀態(tài)標(biāo)志到微處理器中，用以判斷信號是否已進入各自的緩沖區(qū)，并將經(jīng)插補計算后的信號轉(zhuǎn)化成頻率均勻，等占空比的各軸進給脈沖，同時給出電機的方向信號。所謂插補是指數(shù)據(jù)密化的過程。在對數(shù)控系統(tǒng)輸入有限坐標(biāo)點(例如起點、終點)的情況下，計算機根據(jù)線段的特征(直線、圓弧、橢圓等)，運用一定的算法，自動地在有限坐標(biāo)點之間生成一系列的坐標(biāo)數(shù)據(jù)，即數(shù)據(jù)密化，從而自動地對各坐標(biāo)軸進行脈沖分配，完成整個線段的軌跡運行，以滿足加工精度的要求。作為一種具體的插補方式，數(shù)字積分法直線插補軌跡如圖2所示，設(shè)要加工直線0A，起點0(0，0)，終點A(5，2)。若被積函數(shù)寄存器JV，余數(shù)寄存器JR和終點計數(shù)器JE的容量均為三位二進制寄存器，則累加次數(shù)N=2:i=8，插補前，JE、JRX、JRY均清零。其運算步驟如下表所示5<table>tableseeoriginaldocumentpage6</column></row><table>本發(fā)明接收微處理器通過粗插補計算后得到一個插補周期內(nèi)各軸進給量，將其轉(zhuǎn)化成頻率均勻、等占空比的進給脈沖，輸出給各軸的電機驅(qū)動器。為實現(xiàn)上述目的，基于超高速硬件描述語言(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)，利用復(fù)雜可編程邏輯器件(CPLD)或現(xiàn)場門陣列(FPGA)實現(xiàn)硬件插補器電路，將插補功能設(shè)計成一個標(biāo)準(zhǔn)模塊，其移植性強，提高了處理速度，而且減小了硬件電路的面積，保證了系統(tǒng)的可靠性，同時可以對其升級，從而實現(xiàn)完全的開放和可重構(gòu)。如圖3所示，以二軸為例，微處理器發(fā)送來的X軸、Y軸數(shù)據(jù)經(jīng)過多路選擇器送入各自的第一緩沖器X1、Yl，同時置標(biāo)志位FLAGX^、FLAGY二'1'(l表示緩沖器有數(shù)據(jù)，'0'表示空)，判斷X軸、Y軸緩沖器標(biāo)志位FLAG—B是否為'0'，為'0'則將第一緩沖器XI、Yl中的數(shù)據(jù)送到第二緩沖器，同時置標(biāo)志位FLAG—B='1，，F(xiàn)LAGX='0，、FLAGY='0，。FLAG—B='1'用于同步判斷，表示各軸數(shù)據(jù)已經(jīng)準(zhǔn)備好，下一步在插補周期EN的上升沿將X、Y軸數(shù)據(jù)送入等脈寬DDA模塊中，同時FLAG一B二'0，。等脈寬DDA模塊經(jīng)過插補計算，將數(shù)據(jù)轉(zhuǎn)化成頻率均勻、等占空比的進給脈沖PULSEX、PULSEY，同時將數(shù)據(jù)位的最高位作為電機的方向信號DIRX、DIRY，輸出給X軸和Y軸的電機驅(qū)動器?？删幊踢壿嬈骷羞€有一個三態(tài)控制邏輯模塊，一個插補周期EN生成模塊。三態(tài)控制邏輯模塊作用是傳遞數(shù)據(jù)和返回狀態(tài)信號給處理器，狀態(tài)信號用于判斷數(shù)據(jù)是否已經(jīng)發(fā)送到各自的緩沖區(qū)中。插補周期EN生成模塊作用是生成固定的插補周期信號。在圖3中有輸入信號，輸出信號，雙向信號和內(nèi)部信號，其分別為輸入信號時鐘信號CLK全局復(fù)位信號RESET片選信號CS地址選擇信號0:AO地址選擇信號l:Al讀信號RD寫信號冊輸出信號X軸的脈沖信號PULSEXX軸的方向信號DIRXY軸的脈沖信號PULSEYY軸的方向信號DIRY雙向信號數(shù)據(jù)輸入輸出信號DATA內(nèi)部信號時鐘分頻信號CLK_SIG—OUT固定時間生成信號EN數(shù)據(jù)輸入信號DATAIN經(jīng)一級緩存后X軸的狀態(tài)標(biāo)志位FLAGX經(jīng)鎖存后送入X軸的數(shù)據(jù)D一SIGX經(jīng)二級緩存后的狀態(tài)標(biāo)志位FLAG—B經(jīng)一級緩存后送入X軸的數(shù)據(jù)D—BUFX經(jīng)二級緩存后送入X軸的數(shù)據(jù)D—OUTX經(jīng)一級緩存后Y軸的狀態(tài)標(biāo)志位FLAGY經(jīng)鎖存后送入Y軸的數(shù)據(jù)D一SIGY經(jīng)一級緩存后送入Y軸的數(shù)據(jù)D—BUFY經(jīng)二級緩存后送入Y軸的數(shù)據(jù)D_OUTY在圖3所示的邏輯原理框圖中，以二軸為例，設(shè)定DATAIN為8位二進制數(shù)，其中最高位DATAIN[7]為方向位，DATAIN[6..O]為數(shù)據(jù)位。CLK信號由外部晶振產(chǎn)生，也可以由微處理器送出。EN用于設(shè)定固定時間，它的脈沖寬度由計數(shù)器設(shè)定，通過改變計數(shù)器數(shù)據(jù)位數(shù)，可以靈活的改變EN的周期及占空比。CS、A0及A1由微處理器給定，當(dāng)"Al&AO"<="00"時，輸入數(shù)據(jù)"DATAIN"送入X軸緩沖器，"A1&A0"<="01"時，輸入數(shù)據(jù)"DATAIN"送入Y軸緩沖器。在開始時，送入X軸緩沖器的數(shù)據(jù)是"10010000"，送入Y軸緩沖器的數(shù)據(jù)是"00010100"，在規(guī)定的EN周期時間內(nèi)，X軸脈沖輸出"PULSEX"輸出的脈沖個數(shù)是"0010000"，即十進制的16，Y軸脈沖輸出"PULSEY"輸出的脈沖個數(shù)是"0010100"即十進制的20，且脈沖輸出均勻。因為設(shè)定脈沖方向位為數(shù)據(jù)位的最高位，所以"DIRX"〈='1，，"DIRY"〈='0，，"DIRX"顯示為高電平，"DIRY"顯示為低電平。通過改變輸入數(shù)據(jù)"DATAIN"的值，可以改變X軸、Y軸的輸出脈沖個數(shù)及方向。通過設(shè)定地址位"A1&A0"<="10"，"A1&A0"〈="11"可以實現(xiàn)3軸、4軸等同時聯(lián)動，如控制軸數(shù)大于4，只要相應(yīng)的擴展地址位即可。本方法利用可編程邏輯器件實現(xiàn)硬件插補器電路，將插補功能設(shè)計成一個標(biāo)準(zhǔn)模塊，結(jié)構(gòu)簡單、無分立元件、邏輯修改方便、抗干擾性能強。其采用硬件等時間插補，插補的脈沖數(shù)目在一個插補周期里發(fā)完。同傳統(tǒng)的硬件插補器相比，采用等時間插補，對數(shù)據(jù)的連續(xù)性和同步要求比較高，而傳統(tǒng)的硬件插補器接收上位機軟件發(fā)送的速度、起點和終點坐標(biāo)后進行插補運算，插補結(jié)束后采用中斷或輪詢的方式通知上位機進行下一次插補操作。本方法的硬件實現(xiàn)雙緩沖同步電路。采用雙緩沖結(jié)構(gòu)，數(shù)據(jù)傳輸連續(xù)、可靠，速度快，無需中斷控制，減輕了軟件的工作量。同步功能用于判斷各軸的數(shù)據(jù)是否已經(jīng)接收完，接收完畢后一起輸出到電機驅(qū)動器，這樣可以準(zhǔn)確的控制多軸電機同步運行。采用等脈寬DDA算法。等脈寬DDA算法通過先將數(shù)據(jù)移位，進行X2操作后，再經(jīng)過傳統(tǒng)DDA插補計算后輸出頻率均勻、等占空比的脈沖頻率。實現(xiàn)簡單，消除了脈沖的截斷誤差。權(quán)利要求1、一種基于可編程邏輯器件的硬件插補方法，包括采用并行傳送方式發(fā)送控制信息給可編程邏輯器件的微處理器，由可編程邏輯器件將控制信號轉(zhuǎn)化為控制電機驅(qū)動器的串行控制信號，其特征在于該方法包括如下步驟，步驟一、可編程邏輯器件接收微處理器發(fā)出的控制信號、數(shù)據(jù)信號及地址信號，同時生成一插補周期；步驟二、對上述信號采用兩級緩沖處理，并在一插補周期內(nèi)，對經(jīng)兩級緩沖的信號作等脈寬插補計算，其算法為首先設(shè)置一個基值，在完成被積函數(shù)值與累加值的加法運算后，把累加結(jié)果與基值進行比較，來判定脈沖輸出，函數(shù)在[t0，tr]的定積分，即為函數(shù)在該區(qū)間的面積，如果從t＝0開始，取自變量t的一系列等間隔值為△t，當(dāng)△t足夠小時，可得此處y是t時刻對應(yīng)的值，如果取△t＝1，即一個脈沖當(dāng)量δ，則函數(shù)的積分運算變成了變量的累加運算，如果δ足夠小時，則累加求和運算代替積分運算所引入的誤差可以不超過所允許的誤差；步驟三、可編程邏輯器件返回狀態(tài)標(biāo)志到微處理器中，用以判斷信號是否已進入各自的緩沖區(qū)，并將經(jīng)插補計算后的信號轉(zhuǎn)化成頻率均勻，等占空比的各軸進給脈沖，同時給出電機的方向信號。全文摘要本發(fā)明公開了一種基于可編程邏輯器件的硬件插補方法，其包括發(fā)送控制信息給可編程邏輯器件的微處理器，可編程邏輯器件將控制信號轉(zhuǎn)化為控制電機驅(qū)動器的串行控制信號，可編程邏輯器件接收微處理器發(fā)出的控制、數(shù)據(jù)及地址信號，并返回狀態(tài)標(biāo)志，對上述信號采用兩級緩存處理，并同步發(fā)出控制脈沖，在規(guī)定的時間內(nèi)，保證電機的動作統(tǒng)一，上述控制脈沖在可編程邏輯器件中按特定算法產(chǎn)生，實現(xiàn)對電機驅(qū)動器的控制；該方法可以在不改變系統(tǒng)硬件的情況下，為重構(gòu)邏輯功能而對可編程邏輯器件進行編程或反復(fù)編程，使硬件變得像軟件一樣靈活而易于修改、升級。采用本方法使電路結(jié)構(gòu)簡單、無分立元件、邏輯修改方便、抗干擾性能強等特點。文檔編號G05B19/414GK101458511SQ20071017213公開日2009年6月17日申請日期2007年12月12日優(yōu)先權(quán)日2007年12月12日發(fā)明者林萬強,建王,陶益民申請人:上海開通數(shù)控有限公司