專利名稱：精度得以提高且面積消耗得以減小的低功率能隙基準(zhǔn)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子線路，尤其涉及低功率電源的帶隙基準(zhǔn)(BGR)電路，可 用于使用在模擬模塊中的小柵極面積、低電壓器件來產(chǎn)生半導(dǎo)體器件中的高精 度基準(zhǔn)電流和基準(zhǔn)電壓。
背景技術(shù)：
下列討論和實(shí)例僅僅是作為背景給出的。
實(shí)質(zhì)上，所有操控模擬、數(shù)字或者混合信號的系統(tǒng)，例如，模擬數(shù)字轉(zhuǎn)換 器和數(shù)字模擬轉(zhuǎn)換器，至少都依賴于一個基準(zhǔn)電壓作為該系統(tǒng)中的所有操作的 起始點(diǎn)。因此，每當(dāng)電路上電復(fù)位時，不僅基準(zhǔn)電壓必須是可以重新產(chǎn)生的， 而且相對于在制造工藝、工作溫度和電源電壓中的變化基準(zhǔn)電壓是必須保持相 對不變的。
帶隙基準(zhǔn)(BGR)電路是一種可以產(chǎn)生相對穩(wěn)定的基準(zhǔn)電壓的方式。正如 以下更為詳細(xì)討論的那樣，BGR電路依賴于在半導(dǎo)體材料下的帶隙能量隨著溫 度的可預(yù)知的變化。BGR電路通常可以分成為兩類，本文分別稱之為"電壓附 加"型和"電流附加"型的BGR結(jié)構(gòu)。
圖1圖示說明了一種電壓附加型帶隙基準(zhǔn)電路100的典型方框圖。BGR電 路100構(gòu)成以兩個電壓的加權(quán)之和來產(chǎn)生基準(zhǔn)電壓(VREF) : Vi是正比于絕對 溫度(PTAT)，而V2是互補(bǔ)于絕對溫度(CTAT)。如圖1所示，基準(zhǔn)電壓 可以表示為
<formula>formula see original document page 7</formula> (1)
式中，V!具有正的溫度系數(shù)(TCposv) ， V2具有負(fù)的溫度系數(shù)(TCNEGv)，
以及al和a2都是無量綱的系數(shù)，選擇這些系數(shù)有利于使得基準(zhǔn)電壓在整個指
定溫度范圍中依賴于溫度的變化最小化。
電壓附加型BGR電路可以用于產(chǎn)生基準(zhǔn)電壓，并且呈現(xiàn)出在整個定義的 溫度、工藝過程以及電源電壓的范圍內(nèi)具有相對較小的變化。正如圖2所示的 那樣，例如，電路100可以在整個定義溫度(T-x， T+x)范圍內(nèi)提供相對恒定 的基準(zhǔn)電壓(Vref)，如果選擇系數(shù)al和a2使之存在著溫度T()，例如
在丁=丁0時，
<formula>formula see original document page 8</formula> (2)
式中T是絕對溫度(K)，并且T-x《《+x。換句話說，(T—x， T+x) 定義了電壓附加型BGR電路100所能夠工作的溫度范圍。
在一些情況下，負(fù)的溫度系數(shù)電壓(V2)可以通過在正向偏置的P — N結(jié) 二極管的兩端形成電壓來產(chǎn)生的。在其它一些情況下，V2可以由二極管連接 的雙極型結(jié)型晶體管(BJT)來產(chǎn)生，使得基極一發(fā)射極之間的電壓(VBE)壓 降是一個呈現(xiàn)出帶隙行為的電壓。正如本文所使用的，術(shù)語"二極管"是指任 何呈現(xiàn)出二極管電壓降的類似于二極管的元件(包括工作在低于閾值區(qū)域中的 二極管、BJT和CMOS晶體管)。
在一些情況下，正的溫度系數(shù)電壓(V?？梢酝ㄟ^減去在兩個P — N結(jié)二 極管或者兩個雙極型結(jié)型晶體管(BJT)所形成的電壓來產(chǎn)生。例如，PTAT電 壓可以下列方式來產(chǎn)生(1)在兩個P—N結(jié)型二極管以不同電流密度工作的 正向電壓之間的差值，或者(2)在兩個雙極型結(jié)型晶體管(BJT)以正常激勵 工作模式進(jìn)行偏置且兩個獨(dú)立的基極一發(fā)射極之間的結(jié)具有不同的電流密度 下的基極和一發(fā)射極之間電壓(VBE)之間的差值。
在一個實(shí)例中，兩個正向偏置的P — N結(jié)型二極管(或者兩個BJT)可以 通過構(gòu)成具有其面積之間比率為N的二極管來構(gòu)成在不同的電流密度下工作。 兩個二極管(Dl， D2)面積之間的比率(N)通常是通過將第一個二極管(Dl) 復(fù)制N倍次來形成具有N倍大的面積的第二個二極管(D2)。
電壓附加型BGR電路100代表了一項(xiàng)在較低電壓(例如，大約3至5V) 的給定電源電壓的條件下獲得大約1.25V基準(zhǔn)電壓的有效技術(shù)。然而，電路100
的功能趨向于在較低電源電壓條件(例如，根據(jù)技術(shù)條件，電源電壓大約為1.6V
或者低于1.6V)下進(jìn)行工作(并且時常是難以工作的)。另外，電路100提供 僅僅一個基準(zhǔn)電壓輸出(大約1.25V)，并因此當(dāng)需要使用多個基準(zhǔn)電壓、不 同基準(zhǔn)電壓或者基準(zhǔn)電流時就不能使用。
因此，電流附加型BGR電流有時用于替代電壓附加型BGR電路，以便于 克服與其有關(guān)的一些缺點(diǎn)，例如，就其能力，電流附加型BGR電路時常優(yōu)于 電壓附加型BGR電路，包括(a)可以在低功率電源電壓(例如，等于或者小 于1.6V)的條件下工作；(b)可以同時提供多個基準(zhǔn)電壓輸出(包括不是1.25V 的其它電壓)；以及(c)可以同時產(chǎn)生基準(zhǔn)電壓和基準(zhǔn)電流輸出。
圖3圖示說明了一種通過產(chǎn)生基準(zhǔn)電流并隨后使之流過電阻器來產(chǎn)生穩(wěn)定 基準(zhǔn)電壓(Vref)的方法。例如，電流附加型BGR電路300可用于產(chǎn)生基準(zhǔn)電 流(I0UT)作為兩個電流的加權(quán)之和具有正的溫度系數(shù)(TCP0SI)的I！和具 有負(fù)的溫度系數(shù)(TCNEGI)的12?；鶞?zhǔn)電流(I0UT)可以表示為
+p2"2 (3) 式中It是PTAT電流，12是CTAT電流，以及^和P2是無量綱的系數(shù)數(shù) 值，選擇這些系數(shù)有利于使得在指定溫度范圍內(nèi)的基準(zhǔn)電流依賴于溫度的變化 最小化。
正如圖3所示，基準(zhǔn)電壓(VREF)可以通過電路300所產(chǎn)生的基準(zhǔn)電流流 過數(shù)值為R的電阻器來產(chǎn)生，使得
VKEF R承Ioin, (4)
正如在上述電路所表述的那樣，只要在IouT中依賴于溫度的變化最小化， 就可以證明基準(zhǔn)電壓Vref在整個指定的溫度范國(T-x， T+x)內(nèi)都具有相當(dāng) 小的變化(例如，小的AVref，如圖2所示)。例如，電阻器R的溫度系數(shù)是
一個因素，在定義vref隨溫度變化的過程中起著十分重要的作用。以下將更為 詳細(xì)地討論一些其它因素。在一些情況下，V^f隨溫度的小的變化是通過適當(dāng) 選擇在公式(3)中的系數(shù)(3,和I32來獲得的，使得基準(zhǔn)電壓(Vref)的微分為
在T:To時，
d(VKEf)/dT = 0 (5)
式中T是絕對溫度(K)，并且T-x<To<T+x。如上所述，(T-x， T+x) 定義了電流附加型BGR電路330所期望工作的溫度范圍。
不幸的是，電流附加型BGR電路因?yàn)樗鼈儗に囁氲碾娐吩g 的失配過于敏感而名聲不佳，除非這些電路被規(guī)定為理想的(即，匹配的)。 例如，在半導(dǎo)體器件的制造過程中會出現(xiàn)工藝所引入的失配，使得其它理想的 器件(例如，兩個具有相同柵極面積、摻雜濃度等的PMOS晶體管)會出現(xiàn)完 全不同的閾值電壓和漏極電流。工藝引入的失配會通過基準(zhǔn)電壓輸出和/或VREF 的溫度系數(shù)的漂移而不利地影響著帶隙工作。
為了能夠補(bǔ)償工藝引入失配，有些電路設(shè)計(jì)者已經(jīng)在帶隙電路的模擬模塊 中選擇使用大的、高的電壓器件(這類器件具有厚的柵極氧化物和大的柵極面 積)來減小柵極漏電流。盡管高電壓器件中的厚的氧化物(例如，tox-60A) 允許實(shí)際為零的柵極漏電流，但是高電壓器件的使用形成相對較大的版圖面 積，從而顯著地增加了設(shè)計(jì)的難度并且嚴(yán)格地限制了匹配晶體管的過驅(qū)動(尤 其是在與大約2.0V和低于2.0V的電源電壓指標(biāo)相關(guān)時)。高電壓器件的專門 使用也會對低電源電壓(例如，等于或者小于1.6V )呈現(xiàn)出接近不穩(wěn)定的狀 態(tài)。
為了滿足低電源的指標(biāo)，其他一些電路設(shè)計(jì)者已經(jīng)選擇將大的、低電壓器
件與虛擬結(jié)構(gòu)組合，以此來彌補(bǔ)工藝引入的失配。然而，低電壓器件中的薄的
氧化物(例如，tox-16A)和大的柵極面積(例如，大約100至500pm2)趨向
于顯著增加?xùn)艠O漏電流問題。在一些情況下，歸因于低電壓器件的柵極漏電流 的大小與漏極工作點(diǎn)的電流相比擬一一這是使用虛擬結(jié)構(gòu)所不能夠控制或補(bǔ)
償?shù)碾娖健３穗y以控制的柵極漏電流之外，大的、低電壓器件和虛擬結(jié)構(gòu)的 使用也導(dǎo)致相對較大的布局面積。
因此，就需要具備高精度、低功率工作的電流附加型BGR結(jié)構(gòu)。在較佳 實(shí)施例中，通過避免在BGR電路的模擬模塊中使用大的柵極面積器件就能夠 滿足高精度和大功率的指標(biāo)。

發(fā)明內(nèi)容
下列有關(guān)帶隙基準(zhǔn)電路和方法的各種實(shí)施例的描述在任何方面都不構(gòu)成 對所附權(quán)利要求主體內(nèi)容的限制。
根據(jù)一個實(shí)施例，本文提供了一種帶隙基準(zhǔn)(BGR)電路，它適用于在工 藝、電壓和溫度數(shù)值的指定范圍內(nèi)產(chǎn)生穩(wěn)定的基準(zhǔn)電壓。在一個實(shí)例中，BGR 電路包括多個二極管，且將這些二極管相互耦合用于產(chǎn)生正比于絕對溫度 (PTAT)電流和補(bǔ)償絕對溫度(CTAT)電流。BGR電路還包括運(yùn)算放大器， 且將其耦合成用于接受PTAT和CTAT電流所產(chǎn)生的一對電壓以及構(gòu)成由其產(chǎn) 生差分信號，以及三分支的電流鏡電路，且將其耦合成接受差分信號和構(gòu)成由 其產(chǎn)生三個完全相同的電流。在一些情況下，BGR電路還包括至少一個電阻器， 且將其與三分支電流鏡電路的輸出相耦合，用于接受完全相同電流中的一個電 流并在其兩端形成穩(wěn)定的基準(zhǔn)電壓。在一些情況下，BGR電路可以采用具有"電 流附加型"結(jié)構(gòu)的方式來討論。
根據(jù)較佳實(shí)施例，本文所討論的BGR電路可以構(gòu)成用于減小在BGR電路 中由于工藝引入的晶體管失配所產(chǎn)生的任何電壓失調(diào)和電流失調(diào)。例如，本文 所討論的運(yùn)算放大器和電流鏡電路基本上可以采用小的、低電壓器件來實(shí)現(xiàn)， 從而能夠減小布局面積和低功率工作。包括這類器件的電路時常會受到器件特 性變化的影響，這種器件特性的變化往往是由于工藝、電壓和/或溫度的變化導(dǎo) 致晶體管失配所引起的。在一些情況下，這類變化會在帶隙電路的運(yùn)算放大器 和電流鏡部分中形成大的電壓和電流失調(diào)，從而會降低它們的精度。
為了改進(jìn)精度，運(yùn)算放大器("opamp")可以包括一對斬波穩(wěn)定輸入電 路，用于減小歸因于在運(yùn)算放大器中所使用的小的、低電壓器件的電壓失調(diào)。 另外，三分支的電流鏡電路可以包括多個動態(tài)控制的開關(guān)，用于減小歸因于在 電流鏡中所使用的小的、低電壓器件的電流失調(diào)。在一個實(shí)施例中，多個動態(tài) 控制開關(guān)可以包括三組三個并行耦合的開關(guān)，并將各組開關(guān)耦合成接受三組完 全相同電流中的不同的一個電流。
此外，在BGR電路中可以包括數(shù)字控制模塊，用于控制運(yùn)算放大器和電 流鏡部分。例如，數(shù)字控制模塊可以構(gòu)成通過動態(tài)匹配電流鏡電路的輸出來減
小電流失調(diào)。在一些情況下，數(shù)字控制模塊還可以構(gòu)成通過調(diào)制運(yùn)算放大器的 輸出來減小電壓失調(diào)。正如以下更為詳細(xì)的討論那樣，數(shù)字控制模塊可以耦合 成接受來自內(nèi)部時鐘源的第一時鐘信號并響應(yīng)該信號產(chǎn)生多個控制信號。
在一些情況下，可以將第一子集的控制信號提供給運(yùn)算放大器，用于通過 采用第二時鐘信號調(diào)制差分信號(例如，運(yùn)算放大器的輸出)來減小失配所引 入的電壓失調(diào)，其中第二時鐘信號的占空比大約是第一時鐘信號的50%。換句 話說，數(shù)字控制模塊產(chǎn)生第一子集控制信號，通過將第一時鐘對半來分形成第 二時鐘信號的兩個相等長度的相位。隨后將第一子集控制信號提供給一對斬波 穩(wěn)定輸入電路，用于減小在運(yùn)算放大器中可能(或者不可能)產(chǎn)生的任何失配 所引入的電壓失調(diào)。例如，第一子集控制信號可以用于在第一時鐘相位中產(chǎn)生 正的電壓失調(diào)和在下一個時鐘相位中產(chǎn)生負(fù)的電壓失調(diào)，其中，"時鐘相位" 在本文中被定義為半個時鐘周期。采用這種方式，通過平均在第二時鐘信號的 持續(xù)相位中所產(chǎn)生的相等正的和負(fù)的電壓失調(diào)，就能夠減小和/或消除在運(yùn)算放 大器中所產(chǎn)生的任何電壓失調(diào)。
在一些情況下，數(shù)字控制模塊可以使用第一子集控制信號中的一個控制信 號，來產(chǎn)生第二子集控制信號，對應(yīng)于第三時鐘信號中的六個單獨(dú)的相位。換 句話說，數(shù)字控制模塊可以產(chǎn)生第二子集控制信號，通過將第二時鐘信號中的 一個相位分成為六個相位，從而產(chǎn)生第三時鐘信號的六個相等長度的相位。隨 后，將第二子集控制信號提供給電流鏡電路，用于減小在電流鏡電路中可能(或 者不可能)產(chǎn)生的任何失配引入的電流失調(diào)。例如，第二子集控制信號可用于 控制多個開關(guān)，使得在六個時鐘相位中的各個相位中僅僅只激勵在各組開關(guān)中 的一個開關(guān)。采用這種方式，通過控制開關(guān)的激勵來平均在第三時鐘信號六個 持續(xù)相位中的三個完全相同的電流，就能夠減小和/或消除在電流鏡電路中所產(chǎn) 生的任何電流失調(diào)。
根據(jù)另一實(shí)施例，本文提供了一種方法，該方法可用于減小在包括三分支 電流鏡電路和運(yùn)算放大器的電流附加型帶隙基準(zhǔn)(BGR)電路中的失配所引入
的電壓和電流失調(diào)，正如以上所討論的那樣。例如，該方法包括采用50%占空
比的時鐘信號來調(diào)制運(yùn)算放大器的輸出，從而減小歸因于運(yùn)算放大器的電壓失
調(diào)。在一些情況下，該方法還包括i)將運(yùn)算放大器的調(diào)制輸出提供給三分支
電流鏡電路，用于響應(yīng)調(diào)制信號產(chǎn)生三個完全相同的電流；和ii)產(chǎn)生多個數(shù) 字控制信號，各個不同相位的時鐘信號。在本發(fā)明較佳的方面，多個數(shù)字控制 信號可以用于通過平均在時鐘信號所有相位中的三個完全相同電流來減小在 電流鏡電路中可能(或者不可能)產(chǎn)生的任何電流失調(diào)。


在閱讀下列詳細(xì)的描述以及參考附圖的基礎(chǔ)上，本發(fā)明的其它目的和優(yōu)點(diǎn) 將變得更為顯而易見，附圖包括
圖1是電壓附加型帶隙電路的方框圖2是說明圖1所示電壓附加型帶隙電路的溫度與基準(zhǔn)電壓(VREF)和它 的電壓分量之間關(guān)系的圖形；
圖3是采用電流電壓轉(zhuǎn)換電路之后的電流附加型帶隙電路的方框圖； 圖4是說明根據(jù)本發(fā)明的電流附加型帶隙電路的一個實(shí)施例的方框圖5是說明圖4所示帶隙電路中所包括的數(shù)字控制模塊的一個實(shí)施例的方 框圖6是說明圖4所示帶隙電路中所包括的雙極型陣列、電阻器塊和運(yùn)算放 大器的一個實(shí)施例的方框圖7是說明圖4所示帶隙電路中所包括的運(yùn)算放大器的一個實(shí)施例的電路
圖8是說明圖4所示帶隙電路中所包括的三分支電流鏡電路的一個實(shí)施例 的電路圖9是說明可以應(yīng)用于圖8所示電流鏡電路中所包括多個開關(guān)的典型開關(guān) 解決方案的圖表；和，
圖10是圖4至9所示帶隙電路(即，新的設(shè)計(jì))和沒有使用動態(tài)電流匹 配或者輸入斬波器穩(wěn)定的簡單電流附加型結(jié)構(gòu)(即，老的設(shè)計(jì))的典型仿真結(jié) 果的比較圖表。
當(dāng)本發(fā)明接受各種改進(jìn)和替代方式時，其特定實(shí)施例可以籍助于附圖中的 實(shí)例來顯示并且本文將作更為詳細(xì)的討論。因此，應(yīng)該理解的是，附圖和詳細(xì) 描述并不將本發(fā)明限制于所描述的特殊方式中，而恰恰相反，旨在覆蓋在所附 權(quán)利要求書所定義的本發(fā)明的精神和范圍之內(nèi)的所有改進(jìn)、等效和替代。
具體實(shí)施例方式
帶隙基準(zhǔn)(BGR)電路常用于產(chǎn)生基準(zhǔn)電壓，該基準(zhǔn)電壓可以在溫度、各 種工藝和提供電源的定義范圍之內(nèi)呈現(xiàn)出相對很小的變化。兩類不同的BGR 電路包括電壓附加結(jié)構(gòu)和電流附加結(jié)構(gòu)。盡管電壓附加型BGR電路經(jīng)常被成 功地應(yīng)用在提供較小電壓(例如，大約3至5V)時產(chǎn)生一個單一的基準(zhǔn)電壓輸 出(例如，大約1.25V)，然而，它們常常不適用于低功率工作(例如，電源 電壓大約等于和小于1.6V)以及一些較佳和/或需要不同電壓輸出(例如，不 是1.25V)、多路電壓輸出或者電壓和電流輸出組合的應(yīng)用。
正是由于這一原因，電流附加型BGR電路有時可用于克服電壓附加型電 路的缺點(diǎn)。然而，為了補(bǔ)償工藝引入的失配，大多數(shù)電流附加型BGR電路在 BGR電路的模擬模塊中使用了大的、高的電壓器件或者大的、低的電壓器件和 虛擬結(jié)構(gòu)的組合。盡管這些解決方案試圖將失配最小化，但是它們一般都不能 適用于低的功率工作(例如，在使用高電壓器件時)，或者也不能精確的控制 柵極漏電流(例如，在使用低電壓器件和虛擬結(jié)構(gòu)時)。
因此，較好的解決方案是在BGR電路的模擬模塊中使用具有薄的柵極氧 化物(例如，tox-10至20A)和小的柵極面積(例如，大約l至5pm2)的小 的、低電壓器件。盡管這種解決方案所呈現(xiàn)出的柵極漏電流可以忽略不計(jì)(例 如，與漏極工作點(diǎn)電流相比，小于1%)，但是仍會出現(xiàn)一個問題，小面積的 器件趨向于在兩個電壓和電流失調(diào)中形成嚴(yán)重的失配所引入的變化一一這是 最終降低BGR電路精度的條件。本文所討論的發(fā)明概念針對這一問題，并克 服上述常規(guī)解決方案中的缺點(diǎn)。
圖4一10圖示說明了典型電流附加型BGR的結(jié)構(gòu)以及適用于在BGR電路 的模擬模塊中使用小的、低電壓器件來提供高精度、低功率帶隙工作的方法。 正如以下所詳細(xì)討論的那樣，本發(fā)明將斬波輸入穩(wěn)定和動態(tài)電流匹配技術(shù)相組 合來補(bǔ)償帶隙電路的運(yùn)算放大器部分中的輸入電壓失調(diào)和電流鏡部分中的電 流失調(diào)。當(dāng)一起使用時，斬波輸入穩(wěn)定和動態(tài)電流匹配技術(shù)提供了精度的顯著 改善(例如，比"老的設(shè)計(jì)"可改善大約35%)，同時在模擬模塊中使用小的、
低電壓器件可減小布局面積(例如，比"老的設(shè)計(jì)"可改善大約500%)并且
能夠低電源工作(例如，可以從大約3.6V，使用目前技術(shù)下降至大約1.4V，或 者使用稍微不同的技術(shù)下降至大約1.0V)。
圖4圖示說明了根據(jù)本發(fā)明的改進(jìn)電流附加型BGR電路400的一個實(shí)施 例。更具體地說，圖4提供了用于說明可以組合形成電流附加型BGR電路400 的各種模擬和數(shù)字模塊的方框示意圖。在所示的實(shí)施例中，BGR電路的數(shù)字部 分包括上電復(fù)位(POR)模塊410、自激振蕩器420 (可選)和數(shù)字控制模塊 430。 POR電路410的目的是復(fù)位數(shù)字控制模塊并確保振蕩器在上電時振蕩。 POR電路通過向振蕩器420和數(shù)字控制模塊430提供上電復(fù)位信號(例如，有 效低"porb"信號)且一旦電源電壓(VCC)達(dá)到預(yù)定的電平(例如，最小的 工作電壓電平)就執(zhí)行這些功能的。因此，本領(lǐng)域所眾所周知的任何POR電路 都可以用于產(chǎn)生上電復(fù)位信號。
在一些情況下，在不包括內(nèi)部時鐘的各種電路和系統(tǒng)中都可以包括振蕩器 420。如果包括了，則振蕩器420可以用于根據(jù)系統(tǒng)的上電(例如，根據(jù)接受 到來自POR電路410的"porb"信號)來產(chǎn)生內(nèi)部時鐘信號("clk")。更 為具體地說，振蕩器420可以構(gòu)成以一些目標(biāo)頻率來產(chǎn)生內(nèi)部時鐘信號。可以 接受的目標(biāo)頻率可以是大約10MHz;然而，應(yīng)該注意的是，也可以根據(jù)應(yīng)用產(chǎn) 生其它目標(biāo)頻率。例如，可以在工藝、電壓和溫度(PVT)各個方面所指定的 范圍內(nèi)產(chǎn)生具有大約7MHz至13MHz之間范圍內(nèi)的目標(biāo)頻率的內(nèi)部時鐘信號。 在一些情況下，振蕩器420僅消耗小于50pA的工作電流。
數(shù)字控制模塊430與振蕩器420相耦合，用于接受內(nèi)部時鐘信號("clk") 和響應(yīng)該信號產(chǎn)生多個控制信號。根據(jù)一個實(shí)施例，數(shù)字控制模塊430可以包 括"除2" (x2)計(jì)數(shù)器510、"除6" (x6)計(jì)數(shù)器530以及一些組合電路 520和540，用于產(chǎn)生多個控制信號，如圖5所示。例如，x2計(jì)數(shù)器510可以 耦合成用于接受來自振蕩器420 (或者來自其它內(nèi)部時鐘)的內(nèi)部時鐘信號 ("clk")。響應(yīng)時鐘信號，x2計(jì)數(shù)器510和組合邏輯520可以用于產(chǎn)生第 一子集的控制信號(例如，"clkjn" ， "clkb—in")，這些信號提供給運(yùn)算 放大器440以便于減小歸因于運(yùn)算放大器的失配引入的電壓失調(diào)。在一些情況 下，至少一個控制信號(例如，"elk—in" ， "clkb—in")，這些信號提供給
運(yùn)算放大器440以便于減小歸因于運(yùn)算放大器的失配引入的電壓失調(diào)。在一些 情況下，至少一個控制信號(例如，"clkjn" ， "clkb—in")提供給運(yùn)算放 大器440，以便于減小歸因于運(yùn)算放大器的失配引入的電壓失調(diào)。在一些情況 下，至少一個控制信號(例如，"elk—in")可以提供給x6計(jì)數(shù)器530和組合 邏輯540，用于產(chǎn)生第二子集的控制信號(例如，a<l:3>、 b<l:3>、 c<l:3>)。 正如以下將更為詳細(xì)的討論那樣，第二子集控制信號可以提供給電流鏡電路 450，用于減小歸因于電流鏡電路的失配引入的電流失調(diào)。
根據(jù)一個實(shí)施例，POR電路410、振蕩器420和數(shù)字控制模塊430可以各 自采用高電壓(HV)器件來實(shí)現(xiàn)。正如本文所使用的，"高電壓器件"可以在 其任何兩端承受"高電壓"而不被損壞的任何器件(例如，晶體管或其它電路 元件)來討論。"高電壓器件"一般是以較厚的柵極氧化物和較長的溝道長度 來形成的。在一個實(shí)施例中，"高電壓器件"可以具有大約50A至大約500A或 者更厚的柵極氧化物厚度(t。J來討論。因此，應(yīng)該注意的是，術(shù)語"高電壓" 是相對的且與技術(shù)無關(guān)。在一些情況下，模塊410、 420和430可以采用HV器 件來實(shí)現(xiàn)，從而避免電源反饋的問題。例如，電源反饋問題可以通過確保所有 邏輯控制信號都是采用在O和VCC之間信號擺幅的HVCMOS (即，所有的邏 輯都不是由VCC直接提供的)。盡管模塊410、402和403能夠采用低電壓(LV) 器件來實(shí)現(xiàn)，然而，在其它情況下，低電壓器件的使用將會增加模塊的復(fù)雜性 以及模塊所占用的面積和消耗的電流大小。因此，在本發(fā)明的較佳實(shí)施例中， POR電路410、振蕩器420和數(shù)字控制模塊430可以采用HV器件來實(shí)現(xiàn)。
如圖4所示，BGR電路的模擬部分可以包括運(yùn)算放大器440、電流鏡電路 450、雙極型陣列460、電阻器塊470、低通濾波器480和啟動電路490。以下 將參考圖5至9來討論穩(wěn)定基準(zhǔn)電壓的產(chǎn)生以及運(yùn)算放大器440、電流鏡電路 450、雙極型陣列460和電阻器塊470的特殊實(shí)現(xiàn)。
啟動電路4卯的目的是確保BGR電路400處于正確的工作狀態(tài)。換句話 說，BGR電路400具有兩個穩(wěn)定的工作點(diǎn)下電(B卩，OV)和上電(B卩，VCC)。 為了確保BGR 400處于正確的工作狀態(tài)，啟動電路490檢測BGR 400目前是 否處于錯誤的狀態(tài)中工作。如果檢測到錯誤的工作狀態(tài)，則啟動電路490就將 "啟動"信號提供給運(yùn)算放大器440，從而迫使BGR400進(jìn)入到所希望的"上
電"穩(wěn)定工作點(diǎn)。因此，本領(lǐng)域所眾所周知的任何啟動電路都可以用于產(chǎn)生"啟
動"信號且將其提供給運(yùn)算放大器440。
一旦BGR電路400產(chǎn)生了基準(zhǔn)電壓之后，就可以使用低通濾波器480來 消除在帶隙輸出信號("vbg—out")中所存在著的任何高頻失配引入的噪聲分 量。根據(jù)一個實(shí)施例，低通濾波器480可以采用具有最小截止頻率為大約43KHz 和在指定時鐘頻率下的最小衰減為大約20dB的無源4單元RC梯形濾波器來 實(shí)現(xiàn)。雖然這類濾波器可以用于成功地衰減大約833KHz的失配引入的噪聲分 量，但也可以根據(jù)需要(例如，當(dāng)內(nèi)部時鐘信號的頻率不同于10MHz時或者 當(dāng)需要更大或者更小的衰減量時)采用其它低通濾波器的設(shè)計(jì)/特性來實(shí)現(xiàn)。
與以上討論的數(shù)字模塊所不同的是，模擬模塊440、 450、 460、 470、 480 和490主要是采用小的、低電壓(LV)器件來實(shí)現(xiàn)的，以便于減小布局的面積 和確保低功率帶隙的工作。正如本文所使用的那樣，"低電壓器件"可以任何 根據(jù)技術(shù)條件具有大約10A至20A的柵極氧化物厚度(t。x)的器件(例如，晶 體管或者其它電路元件)來討論。另外，"小的"低電壓器件可以具有小于一 些技術(shù)條件所允許的最小尺寸5倍的柵極面積(即，長度和寬度)的晶體管(或 者其它電路元件)來討論。在一個實(shí)例中，"小的"低電壓器件可以具有大約 1 pm2至5 pm2的柵極面積。
然而，在將小的、低電壓器件應(yīng)用于BGR電路400中的模擬模塊時，會 出現(xiàn)一些問題。特別是，小的、低電壓器件趨向于在BGR電路的運(yùn)算放大器 和電流鏡部分中產(chǎn)生相對較大的電壓和電流失調(diào)(例如，當(dāng)工藝、電壓和/或溫 度中的變化引起晶體管的失配時所引入的)。因此，以下提供各種不同的解決 方案，用于減小這類失調(diào)和改善以上所討論的低功率帶隙電路的精度。
正如以上所討論的那樣，數(shù)字控制模塊430可以構(gòu)成用于響應(yīng)提供給其的 內(nèi)部時鐘信號來產(chǎn)生第一子集控制信號("elk—in"和/或"elkb—in")。在一 些情況下，控制信號可以提供給運(yùn)算放大器440，用于通過采用減小占空比的 時鐘信號來調(diào)制提供給第一級運(yùn)算放大器的輸入信號和解調(diào)第一級運(yùn)算放大 器的輸出，以此減小失配引入的電壓失調(diào)。例如，"clk一in"和"elkb—in"控 制信號可以分別各自提供給運(yùn)算放大器440，其控制信號的占空比大約是提供 給數(shù)字控制模塊430的內(nèi)部時鐘信號的大約50%(即，10MHz的50%=5MHz)。
如果在運(yùn)算放大器的輸出中出現(xiàn)任何電壓失調(diào)，則"elk—in"和"elkb—in"控 制信號(與圖7所示的斬波穩(wěn)定輸入電路一起)確保在內(nèi)部時鐘信號("elk") 的各個時鐘周期中的半個周期內(nèi)產(chǎn)生正的電壓失調(diào)以及在各個時鐘周期中的 另半個周期內(nèi)產(chǎn)生相等的負(fù)的電壓失調(diào)。正如以下將更為詳細(xì)的討論那樣，第 一子集控制信號可以用于通過平均在內(nèi)部時鐘信號的各個完整時鐘周期內(nèi)所 產(chǎn)生的正的和負(fù)的失調(diào)分量來減小歸因于運(yùn)算放大器的電壓失調(diào)。
參考圖4至7討論適用于減小失配引入的電壓失調(diào)的典型系統(tǒng)和方法。如 圖4和6所示，垂直PNP雙極型陣列460可以用于形成適用于帶隙電路的PTAT 和CTAT電流。例如，CTAT電流可以通過在雙極型結(jié)型晶體管(BJT)以正 常有源模式進(jìn)行偏置時在電阻器兩端所形成的雙極型結(jié)型晶體管(BJT)的基 極一發(fā)射極電壓(VBE)來產(chǎn)生。正如本文所使用的那樣，適用于BJT的"工 作的正常有源模式"是指BJT的基極—發(fā)射極的結(jié)采用正向偏置而BJT的基極 一集電極的結(jié)采用反向偏置時的情況。在圖6中，CTAT電流是通過在阻抗模 塊Z1、 Z2和Z3兩端形成晶體管Al的基極一發(fā)射極電壓(Vbel)來產(chǎn)生的。
換句話說，CTAT電流lCTAT可以下式來表示
W = Vbe,攀l+Z2+Z3) (6)
采用類似的方式，可以通過在另一阻抗模塊Z6和Z7兩端形成電壓來產(chǎn)生 PTAT電流。例如，在阻抗模塊Z6和Z7兩端的電壓可以釆用工作正常有源模 式偏置的兩個雙極型結(jié)型晶體管(BJT)的基極一發(fā)射極電壓之間的差值來產(chǎn) 生，其中這兩個晶體管可以具有兩個各自具有不同電流密度的基極一發(fā)射極 結(jié)。在圖6中，在阻抗模塊Z6和Z7兩端所形成的電壓表示在晶體管D1和D2
的基極一發(fā)射極電壓之間的差值。在這類實(shí)施例中，PTAT電流IpATA可以表示
為
l隱=(Vbei"Vbe2)/(Z6+Z7) (7)
在一些情況下，晶體管Dl的電流密度可以比晶體管D2的電流密度大N
倍。這是通過將第一個晶體管(Dl)復(fù)制倍數(shù)(例如，N=48)來產(chǎn)生具有N 倍數(shù)大的面積的第二個晶體管(D2)。因此，PTAT電流也可以表示為-
正如圖4和6所示的那樣，PTAT和CTAT電流可以使用電阻器塊470來 調(diào)制，從而提供公式(3)中的Pi和P2系數(shù)。例如，如圖6所示，電阻器塊470 可以包括第一組多個電阻器(例如，阻抗模塊Zl、 Z2和Z3)，用于產(chǎn)生與 CATA電流有關(guān)的電壓(Vin-);以及第二組多個電阻器(例如，阻抗模塊Z6 和Z7)，用于產(chǎn)生與PATA電流有關(guān)的電壓(Vin+)。第三組多個電阻器(例 如，阻抗模塊Z4和Z5)也可以包括在電阻器塊470中，用于產(chǎn)生基準(zhǔn)電壓 (VREF，)。例如，基準(zhǔn)電流lRCT可以通過CTAT和PATA電流的組合來產(chǎn)生， 使得
Iref = pi承Vl3e,/(Zl+Z2十Z3) + p2(kT/qXln(N))*(l/(Z6+Z7))(9)
之后，基準(zhǔn)電壓(VREF，)可以通過基準(zhǔn)電流流過阻抗模塊Z4和Z5來產(chǎn)生， 使得
Vref= (Z4+Z3)承I匿，(j 0)
如圖4所示，基準(zhǔn)電壓可以在流過電流鏡450和低通濾波器480之后從帶 隙電路400輸出。
在一個實(shí)施例中，阻抗模塊Zl至Z7可以構(gòu)成當(dāng)R=816.3265Q時使得 Z1 = 12R、 Z2 = 48R、 Z3=112R、 Z4 = 80R、 Z5 = 7R、 Z6 = 6R、 Z7 = 36R。但
是，應(yīng)該注意的是，在本發(fā)明的其它實(shí)施例中，使用阻抗模塊的其它電阻數(shù)字 和/或者其它分組方式也都是合適的。
接著，由電阻器塊470所產(chǎn)生的Vin-和Vin+電壓可以提供給運(yùn)算放大器 440的正的和負(fù)的輸入端，其中運(yùn)算放大器可以放大和與另一信號相比較，用
于產(chǎn)生差分信號(op—out)。在一些情況下，放大的差分信號(也稱之為運(yùn)算 放大器的輸出)的精度會受到提供給運(yùn)算放大器的輸入電壓中的失調(diào)的不利影 響。尤其是，在工藝、電壓和/或溫度中的變化會在運(yùn)算放大器電路的匹配晶體 管中產(chǎn)生失配引入的電壓失調(diào)。這些失調(diào)與面積成反比，并因此當(dāng)使用小的、
低電壓器件(例如，在帶隙電路400的模擬模塊中所使用的這些器件)趨向于 增加。為了補(bǔ)償這類失調(diào)，本發(fā)明可以在運(yùn)算放大器440的輸入端包括一對斬 波穩(wěn)定電路710和720，如圖7所示。
圖7圖示說明了包括一對斬波穩(wěn)定輸入電路710和720的運(yùn)算放大器440 的一個實(shí)施例。在一些情況下，運(yùn)算放大器440可以稱之為具有滯后(或并聯(lián)) 補(bǔ)償?shù)膬杉塐TA。換句話說，運(yùn)算放大器440利用補(bǔ)償技術(shù)來確保運(yùn)算放大 器的穩(wěn)定(即，"無振蕩")的工作。在圖7所示的實(shí)施例中，補(bǔ)償是由電阻 器R3和晶體管N12所形成的電容器來提供的。然而，應(yīng)該注意的是，本文所 討論的斬波穩(wěn)定技術(shù)可以應(yīng)用于幾乎所有需要的任何其它運(yùn)算放大器的設(shè)計(jì)。 在圖7所示的實(shí)施例中，斬波穩(wěn)定輸入電路710和720各自包括一對互補(bǔ)的 CMOS開關(guān)(P1/N1、 P2/N2和P3/N3、 P4/N4)，用于接受由電阻器塊470所 產(chǎn)生的正的和負(fù)的輸入電壓(Vin-和Vin+)。正如以上所注意到的那樣，輸入 電壓可以采用一對50%占空比的時鐘信號("clkjn"和"clkbjn")進(jìn)行斬 波，從而產(chǎn)生在內(nèi)部時鐘信號("clk")的各個時鐘周期中的半個周期(即， 第一個時鐘相位)內(nèi)具有正的電壓失調(diào)以及在各個時鐘周期中的另半個周期 (即，第二個時鐘相位)內(nèi)具有負(fù)的電壓失調(diào)的輸出電壓(op—out)。
例如，在內(nèi)部時鐘信號的第一個相位(S卩，當(dāng)"clk一in"信號為高和"dkb—in" 信號為低時)內(nèi)，可以將Vin+提供給晶體管P5的柵極端，而Vin-提供給晶體 管P6的柵極端。在第二個相位內(nèi)，可以將相反的輸入電壓提供給匹配晶體管 的柵極端。例如，當(dāng)當(dāng)"elk—in"信號為低和"clkb一in"信號為高時，可以將 Vin-提供給晶體管P5，而Vin+提供給晶體管P6。通過(利用控制信號"elk—in" 和"clkb—in")采用交替的方式將正的和負(fù)的輸入電壓提供給晶體管P5/P6的 柵極端，斬波穩(wěn)定輸入電路710和720就能夠確保流過運(yùn)算放大器(P5/N9和 P6/N10)各個引腳的電流在內(nèi)部時鐘信號的各個完整周期內(nèi)都是交換的。如果 晶體管P5/P6或者晶體管N9/N10不是較佳匹配的話，則斬波穩(wěn)定技術(shù)能夠保
證將在內(nèi)部時鐘信號的各個時鐘周期的半個周期內(nèi)產(chǎn)生正的電壓失調(diào)而在各 個時鐘周期的另半個周期內(nèi)產(chǎn)生相等的負(fù)的電壓失調(diào)。換句話說，斬波穩(wěn)定技 術(shù)通過平均在內(nèi)部時鐘信號的各個完整時鐘周期內(nèi)所產(chǎn)生的正的和負(fù)的電壓 失調(diào)來減小和/或消除歸因于運(yùn)算放大器的失配引入的電壓失調(diào)。
如圖7所示的其余晶體管(N5、 N6、 N7、 N8、 Nll、 N12、 N13)可以采 用下列方式工作晶體管N6、 N7、 N8采用同步的方式將輸出切換成輸入，從 而保護(hù)信號的相位；晶體管Nll和N12分別作為濾波器和補(bǔ)償電容器來使用； 以及晶體管N13是運(yùn)算放大器的輸出級。
在一些實(shí)施例中，斬波穩(wěn)定輸入電路710和720可以采用高電壓CMOS互 補(bǔ)開關(guān)(P1/N1、 P2/N2和P3/N3、 P4/N4)來實(shí)現(xiàn)，從而減小柵極漏電流、提 高精度和避免晶體管擊穿(當(dāng)將高電壓時鐘信號施加于低電壓晶體管時會導(dǎo)致 這種現(xiàn)象)。在一些實(shí)施例中，運(yùn)算放大器440可以采用在放大器的第一級使 用低電壓器件(P5、 P6、 N9和N10)和在放大器的第二級使用高電壓器件(N5 —N8、 Nil和N12)的方法來實(shí)現(xiàn)。連同在輸出級所使用的低電壓器件(N13)， 晶體管P5、 P6、 N9和N10確保僅僅只在運(yùn)算放大器的信號路徑上使用低電壓 器件。這就使得運(yùn)算放大器440能夠在低功率電源條件下工作。采用這種方式， 運(yùn)算放大器電路440可以在大約3至lOMHz (取決于PVT工藝的方方面面) 的工作帶寬上提供大約40至50dB的增益。在一些情況下，小的髙電壓開關(guān)(N5 至N8)的使用可以與斬波穩(wěn)定技術(shù)相結(jié)合，從而提供超過32dB的電源抑制比 (PSR)。
除了電壓失調(diào)之外，數(shù)字控制模塊430可以構(gòu)成產(chǎn)生第二子集的控制信號 (a<l:3>、 b<l:3>、 c<l:3>)，并將其提供電流鏡電路450，用于減小歸因于電 流鏡電路450的失配引入的電流失調(diào)。例如，正如以上所注意的那樣，第一子 集控制信號中的一個信號(例如，"clkjn")可以提供給數(shù)字控制模塊的x6 計(jì)數(shù)器和組合邏輯540，用于產(chǎn)生對應(yīng)于"elk—in"信號的六個獨(dú)立相位的第二 子集控制信號(a<l:3>、 b<l:3>、 c<l:3>)。正如以下更為詳細(xì)的討論那樣， 第二子集的控制信號可以通過在時鐘信號a<l:3>、 b<l:3>、 0<1:3>的各個相位 內(nèi)動態(tài)匹配電流鏡的輸出來減小失配引入的電流失調(diào)。
以下將參考圖8和圖9來討論適用于減小失配引入的電流失調(diào)的典型電路
和方法。如圖8所示，多個級聯(lián)器件(P7至P14)可以組合形成三分支電流鏡 電路450。正如本文所使用的那樣，術(shù)語"級聯(lián)器件"可以用于討論兩個或者 多個采用源極一漏極路徑串聯(lián)耦合的晶體管。更具體地說，"級聯(lián)器件"可以 "共同源極"連接器件和"共同柵極"連接器件的組合方式來討論。在一些情 況下，級聯(lián)器件的使用有助于減小在電流鏡電路中的失配引入的電流失調(diào)，尤 其是當(dāng)級聯(lián)器件是采用小的、低電壓器件來實(shí)現(xiàn)以便于減小布局面積和使之低 功率帶隙工作時。
在圖8所示的實(shí)施例中，小的、低電壓PMOS器件P7至P14用于形成電 流鏡電路450的級聯(lián)器件。更為具體地說，四對PMOS器件(P7/P8、 P9/P10、 P11/P12和P13/P14)串聯(lián)耦合在運(yùn)算放大器440的電源結(jié)點(diǎn)(VCC)和輸出 (op_out)之間。晶體管P8、 PIO、 P12和P14的柵極端相互耦合，用于接受 運(yùn)算放大器440的輸出(op—out)。晶體管P7、 P9、 P11和P13的柵極端相互 耦合在晶體管P8的漏極端和電阻器R4之間，用于將通過柵極("pgate")信 號提供給啟動電路490。通過柵極信號是電阻器R4兩端所產(chǎn)生的電壓的測量。
在工作過程中，通過輸入晶體管P7/P8和電阻器R4所產(chǎn)生的基準(zhǔn)電流 (Iref)通過將晶體管P7/P9和P8/P10的柵極端耦合在一起而鏡像到晶體管 P9/P10、 P11/P12和P13/P14。換句話說，當(dāng)晶體管P7至P14完美匹配時，通 過晶體管P9/P10、 P11/P12和P13/P14所產(chǎn)生的鏡像電流(IA、 Ib和Ic)應(yīng)該是 與通過輸入晶體管P7/P8和電阻器R4所產(chǎn)生的基準(zhǔn)電流(Iref)相同的。在理 想的狀態(tài)中，可以將兩個鏡像電流(例如，Ic和Ib)提供給運(yùn)算放大器，用于 產(chǎn)生差分信號；而第三鏡像電流提供給電阻器塊470，用于產(chǎn)生基準(zhǔn)電壓(Vref)。
然而，在級聯(lián)器件之間的失配通過產(chǎn)生一個或者多個不同于基準(zhǔn)電流(Iref) 的鏡像電流(例如，IA、 Ib和Ic)而在電流鏡電路中形成電流失調(diào)。正是這一 原因，在本發(fā)明的較佳實(shí)施例中包括了多個動態(tài)控制的開關(guān)(SW1至SW9)， 用于提高帶隙電路的精度。正如以下更為詳細(xì)的討論那樣，帶隙精度可以通過 動態(tài)匹配電流鏡輸出以此補(bǔ)償在電流鏡電路中可能或者不可能產(chǎn)生的任何電 流失調(diào)來改善。
如圖8所示，電流鏡電路450可以包括三個輸出結(jié)點(diǎn)(out一a、 out—b和 out—c)，用于將鏡像電流提供給下游的后續(xù)電路元件(例如，運(yùn)算放大器440
和電阻器塊470)。為了能夠補(bǔ)償失配引入的電流失調(diào)，多個開關(guān)(SW1至SW9) 以三個成一組的方式耦合在電流鏡的各個分支電路和三個輸出結(jié)點(diǎn)之間。在圖 8所示的實(shí)施例中，在各組開關(guān)中包括了三個并行耦合的開關(guān)，并且各組開關(guān) 相互耦合成接受鏡像電流中不同的一個鏡像電流(例如，開關(guān)SW1、 SW2和 SW3耦合成接受鏡像電流IA，開關(guān)SW4、 SW5和SW6耦合成接受鏡像電流IB， 等等)。
多個開關(guān)(SW1至SW9)可以采用數(shù)字控制模塊430所產(chǎn)生的第二子集控 制信號(例如，a<l:3>、 b<l:3>、 c<l:3>)來控制。例如，正如以上所注意的 那樣，x6計(jì)數(shù)器530和組合邏輯540通過將減小占空比的時鐘信號(例如， "dk一in"信號)分成6個單獨(dú)的時鐘相位來產(chǎn)生第二子集控制信號。根據(jù)一 個實(shí)施例，大約5MHz的"clkjn"信號可以分成6個單獨(dú)的時鐘相位，用于 調(diào)制大約833KHz的最低電流失配引入的噪聲分量。然而，應(yīng)該注意的是，調(diào) 制頻率是有些隨意的并且取決于技術(shù)、噪聲抑制需求，等等。
第二子集的控制信號可以隨后用于控制多個開關(guān)，使得在各組開關(guān)中僅僅 一個開關(guān)被激勵，用于在各個單獨(dú)時鐘相位內(nèi)導(dǎo)通電流。例如，如圖9所示， 控制信號a<l>、 b<2>、 0<3>可以提供給三組開關(guān)，用于在6個相位時鐘信號 的相位1中激勵開關(guān)SW1、SW5和SW9。在相位2中，可以提供控制信號a<l>、 b<3>、 c<2>，用于激勵SW1、 SW6和SW8。在相位3中，可以提供控制信號 a<2>、 b<3>、 c<l>，用于激勵SW2、 SW6和SW7。在相位4中，可以提供控 制信號&<3>、 b<2>、 c<l>，用于激勵SW3、 SW5和SW7。在相位5中，可以 提供控制信號a<3>、 b<l>、 c<2>，用于激勵SW3、 SW4和SW8。在相位6中， 可以提供控制信號a<2>、 b<l>、 c<3>，用于激勵SW2、 SW4和SW9。
在本發(fā)明的一些實(shí)施例中，可以使用圖9所示的控制時序通過在任何后續(xù) 時鐘相位內(nèi)對目前所激勵的開關(guān)進(jìn)行去激勵以及對三組開關(guān)中的僅僅兩組開 關(guān)中的不同開關(guān)進(jìn)行去激勵，以此來減小開關(guān)噪聲。然而，圖9所示的開關(guān)解 決方案僅僅只是一個較佳的開關(guān)解決方案中的一個實(shí)例。在本發(fā)明的其它實(shí)施 例中，也可以使用其它解決方案。
與所使用的特殊開關(guān)解決方案無關(guān)，第二子集的控制信號可以用于通過平 均鏡像電流來抵消在低電壓級聯(lián)器件之間所存在著的任何失配引入的電流失
調(diào)從而減小歸因于電流鏡電路的失配引入的電流失調(diào)。在一個實(shí)施例中，輸出
結(jié)點(diǎn)out_a、 out—b和out_c可以各自構(gòu)成接受在6個相位時鐘信號持續(xù)過程中 的相同大小的鏡像電流(IA、 Ib和Ic)。例如，輸出結(jié)點(diǎn)out—a、 out—b和out—c 可以各自在6個相位時鐘信號持續(xù)過程中等于(IA+IB + IC) /3。換句話說，本 文所討論的動態(tài)匹配技術(shù)可以通過既是級聯(lián)器件不能較佳地匹配也能夠提供 完全相同的輸出電流 來減小歸因于電流鏡電路的失配引入的電流失調(diào)。
在一些實(shí)施例中，多個開關(guān)(SW1至SW9)可以采用高電壓PMOS器件 來實(shí)現(xiàn)，從而避免電源反饋問題和提高帶隙電路的精度。當(dāng)與在電流鏡部分中 所使用的小的、低電壓級聯(lián)器件組合時，多個開關(guān)可以形成高精度、單一比率 的三級電流鏡電路450，該三級電流鏡電路對工藝、電壓和溫度的變化敏感性 非常之小。
在一些實(shí)施例中，參考圖8和圖9所討論的動態(tài)電流匹配技術(shù)可以在沒有 圖5至圖7所討論的斬波穩(wěn)定技術(shù)的條件下使用，并通過減小和/或消除歸因于 電流鏡電路的失配引入的電流失調(diào)來提高帶隙的精度。然而，在本發(fā)明的較佳 實(shí)施例中可以組合動態(tài)電流匹配合斬波穩(wěn)定技術(shù)，以便于在帶隙電路的模擬模 塊中主要使用小的、低電壓(即，泄漏)晶體管來減小布局面積和功率消耗時 可以提供最大的帶隙精度(例如，通過減小電壓和電流的失調(diào))。
圖10是比較適用于圖4至圖9所示的帶隙電路(即，"新的設(shè)計(jì)")和 簡單電流附加型結(jié)構(gòu)(即，"老的設(shè)計(jì)")的典型模擬仿真結(jié)果的表格，在簡 單的電流附加型結(jié)構(gòu)(即，"老的設(shè)計(jì)")中使用了相當(dāng)大面積的HV器件而 沒有采用本文所討論的動態(tài)電流匹配或者輸入斬波穩(wěn)定技術(shù)。在兩者不同的情 況下，假定采用低電壓電源(即，大約1.6V至大約2.0V)和擴(kuò)展的溫度范圍 (即，大約一40'C至大約140°C)。在這些條件下，"新的"和"老的"設(shè)計(jì) 都能夠呈現(xiàn)出大約600mV的額定基準(zhǔn)電壓輸出。
如圖10所示，圖4至圖9所示的"新的"帶隙電路在各個方面都比"老 的"設(shè)計(jì)有所改善，除了電流消耗(ICC)之外，這應(yīng)該是與希望泄漏電流在 數(shù)十毫安范圍內(nèi)的技術(shù)不相關(guān)的。這些改善在一些參數(shù)方面是十分充分的，例 如，布局面積(大約500%)、啟動時間(大約470%)、建立時間(大約290 %)、蒙特卡爾(MC)精度(大約160%)以及過沖百分比(大約1000%)。
唯一沒有得到改善的方面(電流消耗)是由于附加的數(shù)字模塊(例如，本振振 蕩器、數(shù)字模塊，等等)所需要的附加電流。
正如以上所注意到的那樣，本文所討論的斬波穩(wěn)定和動態(tài)電流匹配技術(shù)使 得小的、低電壓器件能夠應(yīng)用于"新的"帶隙電路的模擬模塊中而不會犧牲精 度。除了明顯地減小布局面積(如圖10所示)，小的、低電壓器件的使用還
提供了減小最小電源電壓限制(例如，根據(jù)技術(shù)，可以從大約1.6V至大約1.4V
甚至更低)的其它優(yōu)點(diǎn)。
應(yīng)該意識到的是，獲知本發(fā)明所披露效益的業(yè)內(nèi)熟練的技術(shù)人士都會相信 能夠提供具有改善精度和減小面積消耗的低功率帶隙電路。業(yè)內(nèi)熟練的技術(shù)人 士由于本說明書詳細(xì)的描述而使得本發(fā)明各個方面的其它改進(jìn)和替代實(shí)施例 都是顯而易見的。所附權(quán)利要求書旨在解釋為包含所有這類改進(jìn)和變化，因此， 說明書和附圖應(yīng)該被認(rèn)為僅僅只具有說明而不是限制的背景。
權(quán)利要求
1.一種帶隙基準(zhǔn)(BGR)電路，它被配置成用于減小在BGR電路中由失配引入的電壓和電流失調(diào)，所述BGR電路包括運(yùn)算放大器，它具有一對可用于減小歸因于運(yùn)算放大器的電壓失調(diào)的斬波穩(wěn)定輸入電路；和，三分支電流鏡電路，它被配置成接受運(yùn)算放大器的輸出并由其產(chǎn)生三個基本上完全相同的電流；其中，所述電流鏡電路包括多個動態(tài)控制的開關(guān)，可用于減小歸因于所述電流鏡電路的電流失調(diào)。
2. 如權(quán)利要求1所述的帶隙基準(zhǔn)電路，其特征在于，所述三分支電流鏡 電路包括三對低電壓級聯(lián)器件，每一對級聯(lián)器件耦合成用于產(chǎn)生三個基本上完 全相同的電流中的一個電流。
3. 如權(quán)利要求2所述的帶隙基準(zhǔn)電路，其特征在于，所述多個動態(tài)控制 的開關(guān)包括三組三個并行耦合的開關(guān)，各組開關(guān)耦合成用于接受三個基本上完 全相同的電流中的一個不同的電流。
4. 如權(quán)利要求3所述的帶隙基準(zhǔn)電路，其特征在于，還包括數(shù)字控制邏 輯，數(shù)字控制邏輯耦合成用于接受時鐘信號且被配置成響應(yīng)于該時鐘信號產(chǎn)生 多個控制信號。
5. 如權(quán)利要求4所述的帶隙基準(zhǔn)電路，其特征在于，數(shù)字控制模塊被配 置成通過將時鐘信號分成兩半以產(chǎn)生第二時鐘信號的兩個等長的相位來產(chǎn)生 控制信號的第一子集，第二時鐘信號被提供給運(yùn)算放大器和一對斬波穩(wěn)定輸入 電路以便調(diào)制運(yùn)算放大器的輸出。
6. 如權(quán)利要求5所述的帶隙基準(zhǔn)電路，其特征在于，如果在運(yùn)算放大器 的輸出中出現(xiàn)由失配引入的電壓失調(diào)，則控制信號的第一子集能夠在第二時鐘 信號的一個時鐘相位中產(chǎn)生正的電壓失調(diào)并且在第二時鐘信號的下一個時鐘 相位中產(chǎn)生相等的負(fù)的電壓失調(diào)。
7. 如權(quán)利要求7所述的帶隙基準(zhǔn)電路，其特征在于，所述運(yùn)算放大器和 一對斬波穩(wěn)定輸入電路被配置成通過對兩個連續(xù)時鐘相位中所產(chǎn)生的正的和 負(fù)的電壓失調(diào)求平均來減小歸因于運(yùn)算放大器的、由失配引入的電壓失調(diào)。
8. 如權(quán)利要求5所述的帶隙基準(zhǔn)電路，其特征在于，數(shù)字控制模塊被配 置成通過將第二時鐘信號中的一個相位分成六個相位以產(chǎn)生產(chǎn)生第三時鐘信號的六個等長相位從而使用控制信號的第一子集中的一個控制信號產(chǎn)生控制 信號的第二子集，第三時鐘信號被提供給多個動態(tài)控制的開關(guān)，使得在第三時 鐘信號的各個相位中各組開關(guān)中僅有一個開關(guān)被激活以便導(dǎo)通電流。
9. 如權(quán)利要求8所述的帶隙基準(zhǔn)電路，其特征在于，所述多個動態(tài)控制 開關(guān)被配置成通過對三個基本上完全相同的電流求平均來減小歸因于電流鏡 電路的電流失調(diào)，從而消除在低電壓級聯(lián)器件之間存在著的任何失配引入的電 流失調(diào)。
10. 如權(quán)利要求9所述的帶隙基準(zhǔn)電路，其特征在于，所述多個動態(tài)控制 開關(guān)是采用髙電壓器件來實(shí)現(xiàn)的，從而提高電流鏡電路的精度。
11. 如權(quán)利要求9所述的帶隙基準(zhǔn)電路，其特征在于，除了多個動態(tài)控制 開關(guān)之外，在BGR電路中的所有晶體管都是采用低電壓器件來實(shí)現(xiàn)的，使得 BGR電路能夠在大約1.6V以及更低的電源條件下仍舊工作。
12. —種電流附加型帶隙基準(zhǔn)(BGR)電路，它被配置成在工藝、電壓和 溫度的指定范圍內(nèi)產(chǎn)生穩(wěn)定的基準(zhǔn)電壓，所述BGR電路包括多個二極管，耦合成用于產(chǎn)生正比于絕對溫度(PTAT)的電流和互補(bǔ)于 絕對溫度(CTAT)的電流；運(yùn)算放大器，耦合成用于接受PTAT和CTAT電流并且被配置成據(jù)此產(chǎn)生 差分信號；三分支電流鏡電路，耦合成用于接受差分信號并且被配置成據(jù)此產(chǎn)生三個 基本上完全相同的電流；以及，至少一個電阻器，與三分支電流鏡的輸出相耦合，用于接受基本上完全相同的電流之一并且被配置成在其兩端形成穩(wěn)定的基準(zhǔn)電壓。
13. 如權(quán)利要求12所述的電流附加型BGR電路，其特征在于，所述三分 支電流鏡電路包括三對低電壓級聯(lián)器件，各對耦合成用于產(chǎn)生三個基本上完全相同的電流中 的一個電流；和，三組三個并行耦合的開關(guān)，各組開關(guān)耦合成用于接受三個基本上完全相同 的電流中的一個不同的電流。
14. 如權(quán)利要求13所述的電流附加型BGR電路，其特征在于，所述三組 開關(guān)被BGR電路的數(shù)字控制邏輯部分動態(tài)控制著，并且其中動態(tài)控制包括周 期性地激活三組開關(guān)中的一些開關(guān)，使得在多相位時鐘信號的連續(xù)相位中對三 個基本上完全相同的電流求平均從而抵消在低電壓級聯(lián)器件之間所存在著的 任何失配引入的電流失調(diào)。
15. 如權(quán)利要求14所述的電流附加型BGR電路，其特征在于，數(shù)字控制 邏輯部分被配置成接受第一時鐘信號并且用于產(chǎn)生控制信號的第一子集，它們被提供給運(yùn)算放大器以便通過采用第二時鐘信 號來調(diào)制差分信號從而減小歸因于運(yùn)算放大器的失配引入的電壓失調(diào)，其中第 二時鐘信號的占空比大約為第一時鐘信號的50% ;以及，控制信號的第二子集，它們是通過將第二時鐘信號的一個相位分成第三時 鐘信號的六個單獨(dú)的相位而產(chǎn)生的，其中控制信號的第二子集被提供給三組開 關(guān)以便通過控制開關(guān)的激活使得在各個單獨(dú)的時鐘相位中各組開關(guān)中僅有一 個開關(guān)被激勵，從而減小歸因于電流鏡的失配引入的電流失調(diào)。
16. 如權(quán)利要求15所述的電流附加型BGR電路，其特征在于，所述運(yùn)算 放大器包括一對斬波穩(wěn)定輸入電路，用于接受控制信號的第一子集并響應(yīng)于此 在第二時鐘信號的兩個連續(xù)相位內(nèi)產(chǎn)生正的電壓失調(diào)和相等的負(fù)的電壓失調(diào)。
17. —種適用于在電流附加型帶隙基準(zhǔn)(BGR)電路中減小電壓和電流失 調(diào)的方法，其中所述電流附加型帶隙基準(zhǔn)(BGR)電路包括耦合著運(yùn)算放大器 的三分支電流鏡電路，所述方法包括采用50%占空比的時鐘信號來調(diào)制運(yùn)算放大器的輸出，從而減小歸因于運(yùn) 算放大器的任何電壓失調(diào)；將運(yùn)算放大器的調(diào)制輸出提供給三分支電流鏡電路以便響應(yīng)于此產(chǎn)生三 個基本上完全相同的電流；通過將50%占空比時鐘信號的一個相位分成第三時鐘信號的六個單獨(dú)的 相位來產(chǎn)生多個數(shù)字控制信號；以及，將多個數(shù)字控制信號提供給電流鏡電路以便對第三時鐘信號的各個相位 中的三個基本上完全相同的電流求平均，其中，所述求平均減小歸因于三分支 電流鏡電路的任何電流失調(diào)。
18. 如權(quán)利要求17所述的方法，其特征在于，所述將多個數(shù)字控制信號 提供給電流鏡電路包括將多個數(shù)字控制信號提供給多個開關(guān)，所述多個開關(guān)被 包括在電流鏡電路中并用于控制在第三時鐘信號的各個相位中如何從電流鏡 中輸出三個基本上完全相同的電流。
19. 如權(quán)利要求18所述的方法，其特征在于，所述多個開關(guān)包括三組三 個并行耦合的開關(guān)，各組開關(guān)耦合成用于接受三個基本上完全相同的電流中的 一個不同的電流，并且其中所述將多個數(shù)字控制信號提供給多個開關(guān)包括控制 開關(guān)的激活，使得在第三時鐘信號的各個相位中各組開關(guān)中僅有一個開關(guān)被激 活以便導(dǎo)通電流。
20.如權(quán)利要求19所述的方法，其特征在于，在第三時鐘信號的任何兩 個連續(xù)的相位上，將多個數(shù)字控制信號提供給多個開關(guān)還包括改變提供給多個 開關(guān)的數(shù)字控制信號以便停用目前激活的開關(guān)并且激活三組開關(guān)中的至少兩 組中的不同開關(guān)。
全文摘要
披露了一種帶隙基準(zhǔn)(BGR)電路及其方法，適用于在BGR電路的模擬模塊中使用小的、低電壓器件時提供高精度、低功率的帶隙工作。在一些情況下，可以組合斬波輸入穩(wěn)定和動態(tài)電流匹配技術(shù)來補(bǔ)償在帶隙電路的運(yùn)算放大器部分中的輸入電壓失調(diào)和電流鏡部分中的電流失調(diào)。當(dāng)一起使用時，斬波穩(wěn)定和動態(tài)電流匹配技術(shù)在精度方面提供了顯著的改善，尤其是在模擬模塊中使用小的、低電壓器件來減小布局面積和支持低功率電源工作(例如，電源數(shù)值降低到大約1.4V以及甚至于低于1.4V)時。
文檔編號G05F3/30GK101351757SQ200680050032
公開日2009年1月21日 申請日期2006年12月13日 優(yōu)先權(quán)日2005年12月29日
發(fā)明者B·I·喬治司, I·C·格萊汀娜里 申請人:柏樹半導(dǎo)體公司