專利名稱：控制多電壓上電順序的裝置及方法
技術領域：
本發(fā)明涉及電源控制技術，具體涉及一種控制多電壓上電順序的裝置及方法。
背景技術：
隨著大規(guī)模集成電路技術的發(fā)展，芯片設計和電路系統(tǒng)設計越來越復雜，很多芯片不僅采用多電壓供電，并且各電壓之間對上電順序有很高的要求。為了保證芯片的穩(wěn)定工作，必須滿足其上電順序要求。
現(xiàn)有技術中通常是多電壓按照固定順序進行上電，上電順序是在上電之初設定好的，設計完成后不同電壓之間的上電順序不能再進行調(diào)整。其上電順序控制原理如圖1所示其中，PWR1_S、PWR2_S、PWR3_S是輸入的3路電壓。場效應管Q1、場效應管Q2、場效應管Q3是大電流場效應管(Vgs＞1V時導通，否則不導通)，用于控制PWR1_S、PWR2_S、PWR3_S的上電，經(jīng)過場效應管，PWR1_S輸出為PWR1，PWR2_S輸出為PWR2，PWR3_S輸出為PWR3。
GATE信號、電阻R1/電容C1、電阻R2/電容C2、電阻R3/電容C3組成了電壓PWR1、PWR2、PWR3的上電順序控制電路。其中，GATE信號為場效應管Q1的G端控制信號，可以采用插拔控制器LTC1422來產(chǎn)生。正常輸出時，GATE電壓減去PWR1_S的典型值為12V。LTC1422的功能是產(chǎn)生高電壓場效應管的控制信號(＞10V)。
LTC1422的原理如圖2所示其中，ON信號用于控制LTC1422的工作，ON信號為高電平時使能輸出GATE高電壓信號，ON信號為低電平時GATE信號輸出為0V。ON信號可以由系統(tǒng)的核心處理器通過軟件統(tǒng)一控制。電容C10、電容C11和電容C12為濾波電容，電阻R10、電阻R11和電阻R12為限流電阻。
場效應管的Vgs(門極-源極電壓)等于GATE信號電壓減去場效應管源端電壓。源端電壓即PWR1_S、PWR2_S、PWR3_S，在本設計中PWR1_S設計為3.3V，PWR2_S設計為2.5V，PWR3_S設計為1.8V，因此當GATE信號為高電平時，Vgs大于1V，場效應管導通。當GATE信號為低電平(0V)時，Vgs＜1V，場效應管截止。
GATE信號正常上電從低變高后，首先R1/C1電路開始充電，打開控制PWR1上電的場效應管開關；然后R2/C2電路開始充電，打開控制PWR2上電的場效應管開關；然后R3/C3電路開始充電，打開控制PWR3上電的場效應管開關。這樣就實現(xiàn)了V33、PWR1、PWR2、PWR3依次上電的順序控制。
二極管D1、二極管D2和二極管D3用于下電控制。由于系統(tǒng)中的容性，還會帶電一段時間。這段時間內(nèi)，電容C1、電容C2、電容C3開始通過二極管D1、二極管D2、二極管D3釋放電能，二極管正向?qū)ǖ膬?nèi)阻很小，可以實現(xiàn)PWR1、PWR2、PWR3同時快速下電。
以上上電順序電路可以增加更多種類的電壓。
另外，在現(xiàn)有技術中還可以采用專用上電時序控制芯片實現(xiàn)多電壓上電順序的控制，其原理如圖3所示通過專用的上電時序控制芯片產(chǎn)生時序不同的控制信號GATE1、GATE2，分別控制N溝道MOS管實現(xiàn)對電壓V1和電壓V2上電的控制，控制極GATE1、GATE2驅(qū)動MOS管，通過電容C1、C2編程電壓V1、V2的上電時間，達到控制上電順序的目的。
由于多電壓上電順序要求中，不僅僅有順序上電要求，有些電壓有同時上電的要求。而且，各電壓之間的上電間隔也有一定的要求?，F(xiàn)有技術方案很難實現(xiàn)多電壓同時上電的要求，而且也不能在設計后調(diào)整各電壓之間的上電順序，降低了設計的靈活性；如果采用專用上電時序控制芯片則會提高設計成本。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種控制多電壓上電順序的裝置，以解決現(xiàn)有技術中控制上電時序電路不能滿足多電壓同時上電及設計完成后不能靈活調(diào)整各電壓上電順序的要求，提高上電順序控制的靈活性并降低實現(xiàn)成本。
本發(fā)明的另一個目的是提供一種控制多電壓上電順序的方法，以方便可靠地實現(xiàn)對多電壓上電順序的靈活控制。
為此，本發(fā)明提供如下的技術方案一種控制多電壓上電順序的裝置，包括多個電源輸入端及與其對應的多個電源輸出端，各電源輸入端及與其對應的電源輸出端之間連接有控制電路，用于控制所述電源輸入端與所述電源輸出端接通的時間，各控制電路由同一上電控制端啟動。
所述控制電路包括延時電路和控制開關，所述延時電路的電源輸入端與所述上電控制端相連，其信號輸出端與所述控制開關相連，輸出延時信號控制所述控制開關的閉合。
可選地，所述延時電路具體為RC充放電電路。
可選地，所述延時電路具體為可編程邏輯器件。
優(yōu)選地，所述控制開關具體為場效應管，其柵極與所述延時電路的輸出端相連，源極和漏極分別與所述電源輸入端和所述電源輸出端相連。
優(yōu)選地，所述裝置還包括與各延時電路相對應的下電控制二極管，其陽極與所述延時電路的信號輸出端相連，陰極與所述上電控制端相連，用于控制各電壓的下電順序。
一種控制多電壓上電順序的方法，包括步驟
A、確定不同負載所需電壓的上電順序；B、利用同一個上電控制信號產(chǎn)生多個與所述上電順序相對應的延時信號；C、經(jīng)過所述延時信號確定的延時時間后接通與所述延時相對應的負載的電源。
優(yōu)選地，通過專用控制芯片產(chǎn)生所述上電控制信號。
在步驟B中，所述上電控制信號是通過多個相互獨立的充放電電路產(chǎn)生所述多個延時信號。
通過邏輯編程產(chǎn)生所述多個延時信號。
由以上本發(fā)明提供的技術方案可以看出，本發(fā)明在多電壓上電過程中，利用場效應管的導通與截止狀態(tài)控制電壓的接通與斷開，而每個場效應管的G端均由同一個控制信號經(jīng)過單獨的RC電路來控制。由于每個場效應管的上電時間常數(shù)R、C都是相互獨立的，因此每個場效應管的上電時間常數(shù)都可以通過自己的R、C常數(shù)靈活調(diào)整，從而實現(xiàn)對不同電壓上電順序的任意調(diào)整，而且上電間隔也可以任意調(diào)整。通過下電控制二極管的控制，可以實現(xiàn)多路電壓同時快速下電。
由于多電壓之間的上電順序可在設計后任意調(diào)整，而且不同電壓之間的時間間隔可以靈活控制，從而有效地降低了設計風險。
利用本發(fā)明可以只使用普通元器件即可完成控制電路的設計，相對于專用電源模塊及控制芯片，大大降低了成本。


圖1是現(xiàn)有技術中多電壓上電順序控制原理圖；圖2是控制器LTC1422的管腳示意圖；圖3是現(xiàn)有技術中采用專用上電順序控制芯片控制上電順序的原理圖；
圖4是本發(fā)明裝置的原理圖；圖5是本發(fā)明裝置的第一實施例結(jié)構框圖；圖6是本發(fā)明裝置的第二實施例結(jié)構框圖；圖7是本發(fā)明方法的實現(xiàn)流程圖。
具體實施例方式
本發(fā)明的核心在于在有多個負載需要不同電壓及上電順序要求時，利用同一個上電控制信號控制各自獨立的延時電路分別產(chǎn)生與所需上電順序要求相對應的延時信號，由各自的延時信號控制各電源的接通。
為了使本技術領域的人員更好地理解本發(fā)明方案，下面結(jié)合附圖和實施方式對本發(fā)明作進一步的詳細說明。
參照圖4，圖4示出了本發(fā)明裝置的原理圖在該圖中示出了需要三個電壓時的上電順序控制方式電源輸入端S1、S2、S3為輸入的三路電壓，其電壓值可以相同，也可以不同。電源輸出端OUT1、OUT2、OUT3為三路電壓的輸出端，在應用中與不同的負載相連。三路電壓的輸出時間由各自的控制電路來決定，對應于第一路電壓，由控制電路41來控制其輸出時間；對應于第二路電壓，由控制電路42來控制其輸出時間；對應于第三路電壓，由控制電路43來控制其輸出時間。
控制電路41、控制電路42和控制電路43由同一上電控制端GATE啟動。
各控制電路的原理相同，均包括一個延時電路和一個控制開關。如圖所示，控制電路41中包括延時電路411和控制開關412。延時電路411的電源輸入端與上電控制端GATE相連，其信號輸出端與控制開關412相連，用于輸出延時信號控制控制開關412的閉合。
延時電路可以由RC充放電電路來實現(xiàn)，也可以通過可編程邏輯器件，比如EPM3032來實現(xiàn)。
控制開關可以是場效應管，其柵極與延時電路的輸出端相連，源極和漏極分別與電源輸入端和所述電源輸出端相連?？刂崎_關也可以使用其他大電流的開關器件。
當上電時，由上電控制端GATE同時啟動各控制電路，控制電路中的延時電路產(chǎn)生各自的延時信號，當?shù)竭_所需的延時時間后，控制各自的控制開關閉合，使電源輸入端與其對應的電源輸出端接通，為對應的負載提供所需電源。
由于各延時電路是獨立的，因此可根據(jù)實際需要調(diào)整該電路參數(shù)產(chǎn)生所需的延時時間，滿足某些電壓同時上電的要求，以及某些電壓之間上電順序及時間間隔的要求。即使設計好后，也可以方便地任意調(diào)整不同電壓之間的上電順序。
需要更多種類的電壓時，上電順序控制的實現(xiàn)原理與上述相同，在此不再贅述。
參照圖5，圖5是本發(fā)明裝置的第一實施例結(jié)構框圖其中，電壓V33_S、PWR1_S、PWR2_S、PWR3_S分別是從DC/DC二次電源模塊輸出的4路電壓。IRL3803STRR和S14480DY都是大電流場效應管，用于控制電壓V33_S、PWR1_S、PWR2_S、PWR3_S的上電，經(jīng)過場效應管，電壓V33_S輸出為V33，電壓PWR1_S輸出為PWR1，電壓PWR2S輸出為PWR2，電壓PWR3_S輸出為PWR3。
GATE信號、R4/C4、R1/C1、R2/C2、R3/C3組成了電壓V33、PWR1、PWR2、PWR3這4種電壓的上電順序控制電路。其中，GATE信號是經(jīng)過熱插拔控制器輸出的電壓好壞狀態(tài)指示信號，當電壓V33_S、PWR1_S、PWR2_S、PWR3_S都正常時，GATE信號為高電平，當其中某個電壓不正常時，GATE信號輸出低電平。GATE信號正常上電從低變高后，同時對R4/C4電路、R1/C1電路、R2/C2電路、R3/C3電路充電，根據(jù)R4/C4、R1/C1、R2/C2、R3/C3時間參數(shù)的不同相應地打開控制電壓V33、PWR1、PWR2、PWR3上電的場效應管開關對應于電壓V33的控制開關在本實施例中使用兩個并聯(lián)的場效應管Q2和Q3，以便對每個場效應管進行分流，降低每個場效應管的熱功耗。上電時，GATE輸出高電平，GATE信號開始對C4同時充電，充電時間常數(shù)由R4*C4控制，當充電至使Vgs＞1V時，場效應管Q2和Q3導通，V33輸出。
分別對應于電壓PWR1、PWR2、PWR3的場效應管SI4480DY，其工作原理與上述場效應管Q2和Q3的工作原理相同，在此不再贅述。
這樣就實現(xiàn)了電壓V33、PWR1、PWR2、PWR3上電順序可任意調(diào)整的順序控制，且上電間隔可以任意調(diào)整。
圖中的電阻R27、R28、R31、R34、R35用于防止場效應管G端自激振蕩。
MURS120T3二極管D1、D2、D3、D4用于下電控制。電源下電后，由于系統(tǒng)中的容性，還會帶電一段時間。這段時間內(nèi)，電容C1、C2、C3、C4開始釋放電能，C1、C2、C3、C4均通過各自的下電二極管將電能釋放到GATE信號，由GATE信號最終把電能釋放掉，由于二極管正向?qū)ǖ膬?nèi)阻很小，可以實現(xiàn)PWR1、PWR2、PWR3同時快速下電。
經(jīng)過驗證，在設計中使用R4＝0Ω，C4＝0.01μF；R1＝1MΩ，C1＝0.01μF；R2＝3MΩ，C2＝2200pF；R3＝3MΩ，C3＝0.01μF，可以實現(xiàn)V33(+3.3V)、PWR1(+3.3V)、PWR2(+2.5V)、PWR3(+1.8V)依次順序上電且任意兩電壓上電間隔不超過20ms的要求。
經(jīng)過驗證，在設計中使用R4＝3MΩ，C4＝0.01μF；R1＝1MΩ，C1＝2200pF；R2＝3MΩ，C2＝0.01μF；R3＝0Ω，C3＝0.01μF，可以實現(xiàn)PWR3(+1.8V)、PWR1(+3.3V)、PWR2(+2.5V)、V33(+3.3V)依次順序上電且任意兩電壓上電間隔不超過20ms的要求。
由該實施例可見，在本發(fā)明中每個場效應管的G端都是GATE信號經(jīng)過一個單獨的RC電路來控制的。每個延時電路的上電時間常數(shù)R、C都是相互獨立的，沒有依賴關系。因此每個場效應管控制的上電時間都可以通過自己的R、C常數(shù)靈活調(diào)整，從而達到上電順序可以任意調(diào)整的效果。
而對于圖1所示的現(xiàn)有技術方案，第一個場效應管經(jīng)過一個RC電路，第二個場效應管經(jīng)過兩個RC電路，等效的電阻增加，則在電容相同的情況下使第二個場效應管的上電時間比第一個場效應管的上電時間長，依次類推，實現(xiàn)多電壓的上電順序控制。各延時電路相互依賴，一旦設計完成，各電壓的上電順序即保持固定不變，無法任意調(diào)整。
參照圖6，圖6是本發(fā)明裝置的第二實施例結(jié)構框圖利用可編程邏輯器件產(chǎn)生多個具有所需延時間隔的延時信號Cont1、Cont2、Cont3，使用這些延時信號直接控制不同場效應管的導通。產(chǎn)生延時信號的原理是通過外部OSC晶振產(chǎn)生不同的上電延時信號。根據(jù)上電順序要求將不同的上電延時信號分別分配給Cont1、Cont2、Cont3信號，從而達到可編程的上電順序。如采用1KHZ的OSC(晶體振蕩器)晶振，周期為1ms，Cont1編程為直接輸出高電平，Cont2為OSC晶振計數(shù)5個周期后才輸出高電平，Cont3為OSC晶振計數(shù)10個周期后才輸出高電平。則第1個場效應管導通后，隔5ms后第2個場效應管導通，再隔5ms后第3個場效應管導通。
根據(jù)實際應用需要，可以任意調(diào)整不同控制信號間的延時時間，從而實現(xiàn)對不同負載上電時間順序的控制。
參照圖7，圖7示出了本發(fā)明方法的實現(xiàn)流程首先，在步驟701確定不同負載所需電壓的上電順序。
步驟702利用同一個上電控制信號產(chǎn)生與上電順序相對應的延時信號。
比如，通過專用控制芯片LTC1422產(chǎn)生所述上電控制信號，由該上電控制信號分別控制不同的RC延時電路產(chǎn)生與上電順序相對應的延時信號。
還可以通過RC電路產(chǎn)生所述上電控制信號。通過邏輯編程產(chǎn)生相應的延時信號。
步驟703經(jīng)過延時信號確定的延時時間后接通與延時相對應的負載的電源。
雖然通過實施例描繪了本發(fā)明，本領域普通技術人員知道，本發(fā)明有許多變形和變化而不脫離本發(fā)明的精神，希望所附的權利要求包括這些變形和變化而不脫離本發(fā)明的精神。
權利要求
1.一種控制多電壓上電順序的裝置，包括多個電源輸入端及與其對應的多個電源輸出端，其特征在于，各電源輸入端及與其對應的電源輸出端之間連接有控制電路，用于控制所述電源輸入端與所述電源輸出端接通的時間，各控制電路由同一上電控制端啟動。
2.根據(jù)權利要求1所述的控制多電壓上電順序的裝置，其特征在于，所述控制電路包括延時電路和控制開關，所述延時電路的電源輸入端與所述上電控制端相連，其信號輸出端與所述控制開關相連，輸出延時信號控制所述控制開關的閉合。
3.根據(jù)權利要求2所述的控制多電壓上電順序的裝置，其特征在于，所述延時電路具體為RC充放電電路。
4.根據(jù)權利要求2所述的控制多電壓上電順序的裝置，其特征在于，所述延時電路具體為可編程邏輯器件。
5.根據(jù)權利要求2所述的控制多電壓上電順序的裝置，其特征在于，所述控制開關具體為場效應管，其柵極與所述延時電路的輸出端相連，源極和漏極分別與所述電源輸入端和所述電源輸出端相連。
6.根據(jù)權利要求2所述的控制多電壓上電順序的裝置，其特征在于，所述裝置還包括與各延時電路相對應的下電控制二極管，其陽極與所述延時電路的信號輸出端相連，陰極與所述上電控制端相連，用于控制各電壓的下電順序。
7.一種控制多電壓上電順序的方法，其特征在于，包括步驟A、確定不同負載所需電壓的上電順序；B、利用同一個上電控制信號產(chǎn)生多個與所述上電順序相對應的延時信號；C、經(jīng)過所述延時信號確定的延時時間后接通與所述延時相對應的負載的電源。
8.根據(jù)權利要求7所述的控制多電壓上電順序的方法，其特征在于，通過專用控制芯片產(chǎn)生所述上電控制信號。
9.根據(jù)權利要求7所述的控制多電壓上電順序的方法，其特征在于，在步驟B中，所述上電控制信號是通過多個相互獨立的充放電電路產(chǎn)生所述多個延時信號。
10.根據(jù)權利要求7所述的控制多電壓上電順序的方法，其特征在于，通過邏輯編程產(chǎn)生所述多個延時信號。
全文摘要
本發(fā)明公開了一種控制多電壓上電順序的裝置，包括多個電源輸入端及與其對應的多個電源輸出端，用于控制電源輸入端與電源輸出端接通的時間的控制電路，以及啟動所述控制電路的上電控制端。本發(fā)明還公開了一種控制多電壓上電順序的方法，包括確定不同負載所需電壓的上電順序；利用同一個上電控制信號產(chǎn)生與上電順序相對應的延時信號；經(jīng)過延時信號確定的延時時間后接通與延時相對應的負載的電源。利用本發(fā)明，可以提高上電順序控制的靈活性并降低實現(xiàn)成本。
文檔編號G05B19/05GK1725132SQ20051007304
公開日2006年1月25日 申請日期2005年5月30日 優(yōu)先權日2005年5月30日
發(fā)明者嚴春喜, 劉春華, 王愛農(nóng), 邱麟 申請人:杭州華為三康技術有限公司