專利名稱：嵌入式學(xué)習(xí)記憶控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及自動(dòng)控制技術(shù)領(lǐng)域，具體指一種運(yùn)用學(xué)習(xí)記憶控制算法的嵌入式控制器。
背景技術(shù)：
在目前許多工業(yè)的連續(xù)生產(chǎn)控制過程中，各種控制器仍然采用傳統(tǒng)的PID控制算法，較少應(yīng)用智能控制技術(shù)。隨著對(duì)產(chǎn)品質(zhì)量和控制效果的要求越來越高，傳統(tǒng)控制器難以滿足要求。從20世紀(jì)90年代初期開始出現(xiàn)了許多運(yùn)用智能控制算法的控制技術(shù)，如神經(jīng)網(wǎng)絡(luò)控制、模糊控制、遺傳控制等。這些算法在一定程度上可以提高控制效果，但是實(shí)際應(yīng)用中，其存在學(xué)習(xí)速度慢、記憶能力不足，控制效果差及難以實(shí)現(xiàn)遠(yuǎn)程控制等缺憾。

發(fā)明內(nèi)容
隨著生物控制理論的發(fā)展，智能控制理論和生物信息處理系統(tǒng)結(jié)合得越來越緊密。誠如，丁永生(《計(jì)算智能—理論、技術(shù)與應(yīng)用》[M].北京科學(xué)技術(shù)出版社，2004)指出生物信息處理系統(tǒng)包括神經(jīng)系統(tǒng)、遺傳系統(tǒng)、免疫系統(tǒng)和內(nèi)分泌系統(tǒng)，其中生物免疫系統(tǒng)是一個(gè)高度復(fù)雜的系統(tǒng)，的它對(duì)檢測(cè)和消除感染問題顯示出精確的調(diào)節(jié)能力，它能夠識(shí)別和消除病原體，具有學(xué)習(xí)、記憶和模式識(shí)別能力。
本發(fā)明的目的在于提供一種基于生物免疫系統(tǒng)原理，即學(xué)習(xí)、儲(chǔ)存、記憶原理設(shè)計(jì)的具備學(xué)習(xí)、記憶和自適應(yīng)能力的，具有支持遠(yuǎn)程訪問等特點(diǎn)的新型嵌入式智能控制器(EIC)，它包括輸入接口、輸出接口、控制算法模塊和控制記憶體庫、及通訊接口等部分，其中，控制算法模塊包括輔助PID算法和記憶控制算法，控制記憶體庫是由所有控制記憶體組成。
關(guān)于本發(fā)明基于的生物免疫系統(tǒng)原理簡述在生物免疫系統(tǒng)中，當(dāng)外界抗原(Ag，即病原體)第一次入侵體內(nèi)時(shí)，體內(nèi)免疫系統(tǒng)沒有相應(yīng)的抗體(Ab)來消滅抗原。這時(shí)原有的抗體在抗原的刺激下，就會(huì)遺傳、進(jìn)化，最終產(chǎn)生出可以消滅抗原的抗體，這就是免疫初次應(yīng)答，也是免疫系統(tǒng)學(xué)習(xí)的過程。當(dāng)抗原被消滅之后，與之匹配的抗體的數(shù)量隨著自身的老化死亡而降低，但是在體內(nèi)總保持一定數(shù)量的抗體細(xì)胞，這就是免疫存儲(chǔ)。
當(dāng)外界抗原再次入侵時(shí)，體內(nèi)的抗體會(huì)根據(jù)抗原的特征點(diǎn)進(jìn)行匹配。如果某一抗體的特征點(diǎn)和這種抗原的特征點(diǎn)相吻合，則這種抗體就是與之匹配的抗體。隨后這種抗體就會(huì)大量繁殖，并迅速將抗原消滅。這是免疫系統(tǒng)二次應(yīng)答過程和自適應(yīng)性的表現(xiàn)，也就是免疫記憶。其原理如附圖1所示。
關(guān)于本發(fā)明基于生物免疫系統(tǒng)原理的學(xué)習(xí)記憶控制器的工作原理在此，將控制系統(tǒng)的控制偏差比作為免疫系統(tǒng)的抗原，消除某一控制偏差的最終控制輸出變化值比作為免疫系統(tǒng)的抗體，在本發(fā)明中稱為控制記憶體?？刂葡到y(tǒng)中形成的所有控制記憶體組成控制記憶體庫，據(jù)此，我們可以設(shè)計(jì)一種基于免疫系統(tǒng)的控制系統(tǒng)如附圖2所示。
同時(shí)，本發(fā)明基于以下認(rèn)識(shí)當(dāng)控制偏差第一次出現(xiàn)時(shí)，EIC必須進(jìn)行學(xué)習(xí)和訓(xùn)練，產(chǎn)生相應(yīng)的控制記憶體并存儲(chǔ)。當(dāng)控制偏差再次出現(xiàn)時(shí)，EIC首先根據(jù)控制偏差的特征，與已有控制記憶體進(jìn)行匹配，然后對(duì)匹配的控制記憶體進(jìn)行修正，接著利用修正后的控制記憶體消除控制偏差，當(dāng)控制偏差消除后，形成新的控制記憶體。
本發(fā)明的一種嵌入式學(xué)習(xí)記憶控制器其控制方法，包括下列步驟a.記控制記憶體為CAb(i)，其中i＝1，2，...，n(n為控制記憶體庫中的控制記憶體總數(shù)目)對(duì)控制記憶體CAb(i)，并作如下定義(1)特征點(diǎn)控制記憶體CAb(i)產(chǎn)生時(shí)的設(shè)定值spi(t0)和控制偏差ei(t0)；(2)記憶控制輸出變化值在控制記憶體CAb(i)的生成過程中(即控制器消除偏差的過程)的控制最終輸出變化值，即控制器的最終輸出值ui(t)和控制記憶體開始產(chǎn)生時(shí)的控制器輸出值ui(t0)的差值Δui＝ui(t)-ui(t0)(1)b.當(dāng)控制偏差(抗原)第一次出現(xiàn)時(shí)，學(xué)習(xí)記憶控制器沒有相應(yīng)的控制記憶體，它必須進(jìn)行學(xué)習(xí)和訓(xùn)練，從而產(chǎn)生相應(yīng)的控制記憶體?？刂朴洃涹w的首次產(chǎn)生及存儲(chǔ)過程如下1)當(dāng)控制偏差e(t)的絕對(duì)值大于設(shè)定閾值ε1的時(shí)候，記錄此時(shí)的工藝設(shè)定值spj(t0)、控制偏差ej(t0)、控制器輸出值u1(t0)；2)利用傳統(tǒng)控制算法(如PID)消除控制偏差；3)當(dāng)控制偏差消除時(shí)，記錄此時(shí)的控制器輸出值u1(t)；4)根據(jù)式(1)計(jì)算控制器的輸出變化值Δu1，控制記憶體CAb(1)形成；5)控制記憶體CAb(1)以數(shù)據(jù)文件形式或其它形式存儲(chǔ)。
控制記憶體CAb(1)的產(chǎn)生及存儲(chǔ)過程如附圖3所示。
C.控制記憶體的記憶控制過程當(dāng)控制偏差再次出現(xiàn)時(shí)，控制記憶體開始發(fā)生作用。學(xué)習(xí)記憶控制器首先根據(jù)控制偏差的特征，與控制記憶體庫中所有的控制記憶體進(jìn)行匹配，找出與之最匹配的控制記憶體，然后對(duì)匹配的控制記憶體進(jìn)行修正，接著學(xué)習(xí)記憶控制器利用修正后的控制記憶體消除控制偏差，當(dāng)控制偏差消除后，形成新的控制記憶體。這個(gè)過程就是控制記憶體的記憶控制過程，具體過程如下(設(shè)此時(shí)控制記憶體庫中的控制記憶體總數(shù)量為n)1)當(dāng)控制偏差出現(xiàn)時(shí)(控制偏差e(t)的絕對(duì)值大于設(shè)定閾值ε1)，記錄當(dāng)前的特征值設(shè)定值sp(t)、偏差e(t)和控制器輸出狀態(tài)值u(t)；2)將當(dāng)前控制偏差的特征值和所有控制記憶體的特征值spi(t0)和ei(t0)進(jìn)行比較，根據(jù)式(2)計(jì)算出所有控制記憶體相應(yīng)的匹配度ωi(i＝1，2，...，n)。
ωi=1αsp(t)-spi(t0)+(1-α)|e(t)-ei(t0)|---(0<α<1.0)---(2)]]>如取α＝0.5，則匹配度ωi最大的控制記憶體就是與當(dāng)前控制偏差最匹配的控制記憶體，最終匹配的控制記憶體記為CAb(K)(k≤n)。這個(gè)過程就是控制記憶體的記憶過程。
3)由于當(dāng)前的e(t)與匹配控制記憶體CAb(k)的特征值ek(t0)并不一定完全匹配，比如控制偏差的大小或方向不一致等，此時(shí)可根據(jù)線性化理論，利用式(3)對(duì)控制記憶體CAb(k)的輸出變化值進(jìn)行修正，形成新的中間控制記憶體CAb(n+1)的記憶控制輸出變化值Δu(t)。這個(gè)過程就是控制記憶體的遺傳進(jìn)化過程。
Δu(t)=Δuk(t)e(t)ek(t0)---(3)]]>4)控制器利用控制記憶體記憶控制算法消除控制偏差，其輸出值u(t)等于控制偏差出現(xiàn)時(shí)的控制器輸出值u(t0)加上修正后控制記憶體CAb(n+1)的記憶控制輸出變化值Δu(t)u(t)＝u(t0)+Δu(t) (4)，如果僅僅使用式(4)的控制記憶體記憶控制算法，由于1)輸出信號(hào)的相對(duì)反應(yīng)速度比較慢，會(huì)使控制系統(tǒng)的穩(wěn)定時(shí)間變長；2)匹配修正后的中間控制記憶體的記憶控制輸出變化值與控制系統(tǒng)最終消除偏差時(shí)的實(shí)際最終輸出變化值可能存在一定的誤差，因而影響控制精度。
針對(duì)第一種情況，采取控制記憶體記憶控制算法和傳統(tǒng)比例P作用結(jié)合的方式(如式(5)所示)。兩者共同作用使輸出迅速上升，并消除控制偏差。當(dāng)偏差消除時(shí)，控制器的穩(wěn)態(tài)輸出值就是控制記憶體的記憶控制最終輸出變化值與控制器在消除控制偏差開始時(shí)的輸出值之和(式(4))。
u(t)＝u(t0)+Δu(t)+Kp0e(t) (5)其中Kp0為比例增益系數(shù)。
針對(duì)第二種情況，采取與傳統(tǒng)PID控制算法相結(jié)合的方式。當(dāng)偏差e(t)的絕對(duì)值大于等于設(shè)定閾值ε2(如2％)時(shí)，利用控制記憶體記憶控制算法和P作用相結(jié)合的方式；當(dāng)偏差絕對(duì)值小于設(shè)定閾值ε2時(shí)，轉(zhuǎn)換為傳統(tǒng)PID控制方式，進(jìn)一步消除控制偏差，其控制流程如圖4所示。
5)當(dāng)控制偏差完全消除時(shí)，根據(jù)最終的控制器輸出值un+1(t)，由式(1)計(jì)算出中間控制記憶體CAb(n+1)的實(shí)際Δun+1(t)，從而形成一個(gè)新的控制記憶體CAb(n+1)，并以數(shù)據(jù)文件形式或其它形式存儲(chǔ)。這個(gè)過程就是控制控制記憶體的繁殖過程。具體過程如附圖5所示。
綜合上述步驟整體流程圖如附圖6所示。


圖1為免疫系統(tǒng)存儲(chǔ)記憶原理圖；圖2為本發(fā)明的學(xué)習(xí)記憶控制系統(tǒng)框圖；圖3為本發(fā)明控制記憶體初次產(chǎn)生及存儲(chǔ)過程子程序流程圖；圖4為本發(fā)明控制記憶體記憶控制算法消除偏差過程子程序流程圖；圖5為本發(fā)明控制記憶體的記憶控制過程子程序流程圖；圖6為本發(fā)明整體軟件程序流程圖；圖7為本發(fā)明系統(tǒng)原理框圖；圖8為本發(fā)明硬件原理框圖；圖9為本發(fā)明仿真效果圖。
附圖中標(biāo)號(hào)說明1輸入信號(hào)；2輸入接口；3輔助PID算法；4記憶控制算法；5控制算法模塊；6控制記憶體庫；7通訊接口；8輸出接口；9輸出信號(hào)；10CPU；11SDRAM存儲(chǔ)器；12FLASH閃存。
具體實(shí)施例方式以下結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的描述本發(fā)明的一種嵌入式學(xué)習(xí)記憶控制器，其控制方法包括下列步驟a.記控制記憶體為CAb(i)，其中i＝1，2，...，n，其中n為控制記憶體庫中的控制記憶體總數(shù)目；
對(duì)控制記憶體CAb(i)，作如下定義1)控制記憶體CAb(i)產(chǎn)生時(shí)的設(shè)定值spi(t0)和控制偏差ei(t0)為其特征點(diǎn)；2)在控制記憶體CAb(i)生成過程中，控制器的最終輸出值ui(t))和控制記憶體開始產(chǎn)生時(shí)的控制器輸出值ui(t0)的差值Δui＝ui(t)-ui(t0)為控制記憶體的記憶控制輸出變化值；b.控制記憶體的首次產(chǎn)生及存儲(chǔ)過程1)當(dāng)控制偏差e(t)的絕對(duì)值大于設(shè)定閾值ε1時(shí)，記錄此時(shí)的工藝設(shè)定值spj(t0)、控制偏差ej(t0)、控制器輸出值u1(t0)；2)利用傳統(tǒng)控制算法，如PID消除控制偏差；3)當(dāng)控制偏差消除時(shí)，記錄此時(shí)的控制器輸出值u1(t)；4)根據(jù)公式Δui＝ui(t)-ui(t0)計(jì)算控制器的輸出變化值Δu1，控制記憶體CAb(1)形成；5)控制記憶體CAb(1)以數(shù)據(jù)文件形式或其它形式存儲(chǔ)；c.控制記憶體的記憶控制過程1)控制偏差e(t)的絕對(duì)值大于設(shè)定閾值ε1，記錄當(dāng)前的特征值設(shè)定值sp(t)、偏差e(t)和控制器輸出狀態(tài)值u(t)；2)將當(dāng)前的特征值和所有控制記憶體的特征值進(jìn)行比較，根據(jù)公式ωi=1α|sp(t)-spi(t0)|+(1-α)|e(t)-ei(t0)|,]]>其中0＜α＜1.0，如取α＝0.5，計(jì)算出所有控制記憶體相應(yīng)的匹配度ωi其中i＝1，2，...，n。則匹配度ωi最大的控制記憶體就是與當(dāng)前控制偏差最佳匹配的控制記憶體，最終匹配的控制記憶體記為CAb(k)其中，k≤n；
3)當(dāng)前的e(t)與匹配控制記憶體CAb(k)的特征值ek(t0)出現(xiàn)如與控制偏差的大小或方向不一致等時(shí)，根據(jù)公式Δu(t)=Δuk(t)e(t)ek(t0),]]>對(duì)控制記憶體CAb(k)的輸出變化值進(jìn)行修正，形成新的中間控制記憶體CAb(n+1)的記憶控制輸出變化值Δu(t)；4)利用控制記憶體記憶控制算法消除控制偏差，其輸出值u(t)等于控制偏差出現(xiàn)時(shí)的控制器輸出值u(t0)加上修正后控制記憶體CAb(n+1)的記憶控制輸出變化值Δu(t)，如公式u(t)＝u(t0)+Δu(t)當(dāng)偏差e(t)的絕對(duì)值大于等于設(shè)定閾值ε2(如2％)時(shí)，利用控制記憶體的記憶控制算法和傳統(tǒng)比例P作用相結(jié)合的方式，兩者共同作用使輸出迅速上升，并消除控制偏差，如公式u(t)＝u(t0)+Δu(t)+Kp0e(t)，其中Kp0為比例增益系數(shù)；當(dāng)偏差e(t)的絕對(duì)值小于設(shè)定閾值ε2時(shí)，轉(zhuǎn)換為傳統(tǒng)PID控制方式，進(jìn)一步消除控制偏差。
5)當(dāng)控制偏差完全消除時(shí)，根據(jù)最終的控制器輸出值un+1(t)，根據(jù)公式Δui＝ui(t)-ui(t0)計(jì)算出中間控制記憶體CAb(n+1)的實(shí)際Δun+1(t)，從而形成一個(gè)新的控制記憶體CAb(n+1)，并以數(shù)據(jù)文件形式或其它形式存儲(chǔ)；本發(fā)明的一種嵌入式學(xué)習(xí)記憶控制器，由輸入接口2、輸出接口8、控制算法模塊5和控制記憶體庫6及通訊接口7等部分組成，其中，控制算法模塊5包括輔助PID算法3和記憶控制算法4，控制記憶體庫6是由所有控制記憶體組成。其，a.硬件部分主要包括主機(jī)和外圍接口兩大部分1)主機(jī)
CPU可采用32位，主頻70MHZ左右，如ARM7系列芯片等；采用SDRAM和FLASH閃存分別用作計(jì)算機(jī)內(nèi)存存儲(chǔ)器和存儲(chǔ)操作系統(tǒng)、應(yīng)用軟件及控制記憶體庫文件；采用外界提供電源方式。
2)外圍接口數(shù)據(jù)通訊接口主要提供標(biāo)準(zhǔn)的USB、VGA、RJ45、RS232、RS485及電源接口等；模擬信號(hào)接口主要提供4～20mA電流輸入/輸出、1～5VDC電壓輸入/輸出等；b.軟件部分主要包括操作系統(tǒng)、通訊軟件、WEB遠(yuǎn)程訪問軟件及輸入/輸出接口軟件，其中，1)操作系統(tǒng)采用比較流行的具有與Windows應(yīng)用程序兼容的嵌入式操作系統(tǒng)，如Win CE等。
2)通訊軟件采用提供TCP/IP協(xié)議、RS232或485協(xié)議的支持軟件。
3)WEB遠(yuǎn)程訪問軟件用于完成遠(yuǎn)程訪問、通訊、操作等功能。
4)輸入/輸出接口軟件用于完成模擬信號(hào)或數(shù)字信號(hào)的輸入/輸出。
本發(fā)明控制器的控制性能，經(jīng)選取二階對(duì)象進(jìn)行仿真實(shí)驗(yàn)，并與傳統(tǒng)PID的控制效果進(jìn)行比較。通過不斷改變給定值，使控制器產(chǎn)生更多的控制記憶體。在仿真實(shí)驗(yàn)中，控制器的輔助PID控制參數(shù)和傳統(tǒng)PID的控制參數(shù)設(shè)置是相同的。
某生產(chǎn)過程設(shè)備的液位控制系統(tǒng)的傳遞函數(shù)為G(S)=3.563.22S2+2.13S+1]]>本發(fā)明控制器的控制參數(shù)設(shè)置如表1所示，表中Kp1、Ti1和Td1是其輔助PID控制算法控制參數(shù)，也是傳統(tǒng)PID控制器的控制參數(shù)；ε1和ε2分別是其偏差設(shè)定閾值和PID算法轉(zhuǎn)換設(shè)定閾值。其形成的控制記憶體如表2所示。與傳統(tǒng)PID控制器的對(duì)比效果如圖9所示。從圖9可以看出，與傳統(tǒng)PID控制器相比，本發(fā)明控制器能夠訊速、無超調(diào)、穩(wěn)定地消除控制偏差。
表1控制參數(shù)表名稱Kp0Kp1Ti1Td1ε1ε2數(shù)值1.31.35.00.00.0050.01表2生成的控制記憶體序 偏差變化輸出變化給定值號(hào) 值 值1 1.00000.5000 0.28152 0.5000-0.2500 -0.14073 1.50000.5000 0.28154 1.80000.1500 0.08445 1.5000-0.1500 -0.084權(quán)利要求
1.一種嵌入式學(xué)習(xí)記憶控制器的控制方法，其特征在于包括下列步驟a.記控制記憶體為CAb(i)其中i＝1，2，…，n，其中n為控制記憶體庫中的控制記憶體總數(shù)目；對(duì)控制記憶體CAb(i)作如下定義1)控制記憶體CAb(i)產(chǎn)生時(shí)的設(shè)定值spi(t0)和控制偏差ei(t0)為其特征點(diǎn)；2)在控制記憶體CAb(i)生成過程中，控制器的最終輸出值ui(t)和控制記憶體開始產(chǎn)生時(shí)的控制器輸出值ui(t0)的差值Δui＝ui(t)-ui(t0)，為控制記憶體的記憶控制輸出變化值；b.控制記憶體的首次產(chǎn)生及存儲(chǔ)過程1)當(dāng)控制偏差e(t)的絕對(duì)值大于設(shè)定閾值ε1時(shí)，記錄此時(shí)的工藝設(shè)定值spj(t0)、控制偏差ej(t0)、控制器輸出值u1(t0)；2)利用傳統(tǒng)控制算法，如PID消除控制偏差；3)當(dāng)控制偏差消除時(shí)，記錄此時(shí)的控制器輸出值u1(t)；4)控制記憶體CAb(1)形成，根據(jù)公式Δui＝ui(t)-ui(t0)計(jì)算控制器的輸出變化值Δu1；5)控制記憶體CAb(1)以數(shù)據(jù)文件形式或其它形式存儲(chǔ)；c.控制記憶體的記憶控制過程1)控制偏差e(t)的絕對(duì)值大于設(shè)定閾值ε1，記錄當(dāng)前的特征值設(shè)定值sp(t)、偏差e(t)和控制器輸出狀態(tài)值u(t)；2)將當(dāng)前控制偏差的特征值和所有控制記憶體的特征值進(jìn)行比較，根據(jù)公式ωi=1α|sp(t)-spi(t0)|+(1-α)|e(t)-ei(t0)|,]]>其中0＜α＜1.0，如取α＝0.5，計(jì)算出所有控制記憶體相應(yīng)的匹配度ωi，其中i＝1，2，…，n。則匹配度ωi最大的控制記憶體就是與當(dāng)前控制偏差最佳匹配的控制記憶體，最終匹配的控制記憶體記為CAb(k)其中，k≤n；3)如果當(dāng)前的e(t)與匹配控制記憶體CAb(k)的特征值ek(t0)出現(xiàn)與控制偏差的大小或方向不一致等時(shí)，根據(jù)公式Δu(t)=Δuk(t)e(t)ek(t0),]]>對(duì)控制記憶體CAb(k)的輸出變化值進(jìn)行修正，形成新的中間控制記憶體CAb′(n+1)的記憶控制輸出變化值Δu(t)；4)利用控制記憶體記憶控制算法消除控制偏差，即控制器的輸出值u(t)等于控制偏差出現(xiàn)時(shí)的控制器輸出值u(t0)加上中間控制記憶體CAb′(n+1)的記憶控制輸出變化值Δu(t)，即u(t)＝u(t0)+Δu(t)；當(dāng)偏差e(t)的絕對(duì)值大于等于設(shè)定閾值ε2，如2％時(shí)，利用控制記憶體的記憶控制算法和傳統(tǒng)比例P作用相結(jié)合的方式，兩者共同作用使輸出迅速上升，并消除控制偏差，如公式u(t)=u(t0)+Δu(t)+Kp0e(t),]]>其中Kp0為比例增益系數(shù)；當(dāng)偏差e(t)的絕對(duì)值小于設(shè)定閾值ε2時(shí)，轉(zhuǎn)換為傳統(tǒng)PID控制方式，進(jìn)一步消除控制偏差；5)當(dāng)控制偏差完全消除時(shí)，根據(jù)最終的控制器輸出值un+1(t)，并根據(jù)公式Δui＝ui(t)-ui(t0)計(jì)算出中間控制記憶體CAb′(n+1)的實(shí)際Δun+1(t)，從而形成一個(gè)新的控制記憶體CAb(n+1)，并以數(shù)據(jù)文件形式或其它形式存儲(chǔ)；
2.如權(quán)利要求1所述的嵌入式學(xué)習(xí)記憶控制器，由輸入接口(2)、輸出接口(8)、控制算法模塊(5)和控制記憶體庫(6)及通訊接口(7)等部分組成，其特征在于，控制算法模塊(5)包括輔助PID算法(3)和記憶控制算法(4)，控制記憶體庫(6)是由所有控制記憶體組成的；其中，硬件部分主要包括主機(jī)和外圍接口兩大部分1)主機(jī)CPU可采用32位，主頻70MHZ左右，如ARM7系列芯片等；采用SDRAM和FLASH閃存分別用作計(jì)算機(jī)內(nèi)存存儲(chǔ)器和存儲(chǔ)操作系統(tǒng)、應(yīng)用軟件及控制記憶體庫文件；采用外界提供電源方式；2)外圍接口數(shù)據(jù)通訊接口主要提供標(biāo)準(zhǔn)的USB、VGA、RJ45、RS232、RS485及電源接口等；模擬信號(hào)接口主要提供4～20mA電流輸入/輸出、1～5VDC電壓輸入/輸出等；
3.如權(quán)利要求2所述的嵌入式學(xué)習(xí)記憶控制器，其特征在于軟件部分主要包括操作系統(tǒng)、通訊軟件、WEB遠(yuǎn)程訪問軟件及輸入/輸出接口軟件；其中，1)操作系統(tǒng)采用比較流行的具有與Windows應(yīng)用程序兼容的嵌入式操作系統(tǒng)，如WinCE等；2)通訊軟件采用提供TCP/IP協(xié)議、RS232或485協(xié)議的支持軟件；3)WEB遠(yuǎn)程訪問軟件用于完成遠(yuǎn)程訪問、通訊、操作等功能；4)輸入/輸出接口軟件用于完成模擬信號(hào)或數(shù)字信號(hào)的輸入/輸出。
全文摘要
一種嵌入式學(xué)習(xí)記憶控制器，是基于免疫系統(tǒng)的存儲(chǔ)記憶原理設(shè)計(jì)的，具備學(xué)習(xí)、記憶和自適應(yīng)能力，具有斷電后控制記憶體不丟失和支持遠(yuǎn)程訪問等特點(diǎn)的新型嵌入式智能控制器(EIC)，它包括輸入/輸出接口、控制算法模塊和控制記憶體庫及通訊接口等，其中，控制算法模塊包括輔助PID算法和記憶控制算法，控制記憶體庫是由所有控制記憶體組成的。當(dāng)控制偏差第一次出現(xiàn)時(shí)，EIC必須進(jìn)行學(xué)習(xí)和訓(xùn)練，產(chǎn)生相應(yīng)的控制記憶體并存儲(chǔ)之；當(dāng)控制偏差再次出現(xiàn)時(shí)，EIC首先根據(jù)控制偏差的特征與已有控制記憶體進(jìn)行匹配，繼而對(duì)匹配的控制記憶體進(jìn)行修正；而后利用修正后的控制記憶體消除控制偏差，當(dāng)控制偏差消除后，形成新的控制記憶體。如此往復(fù)循環(huán)實(shí)現(xiàn)智能控制。
文檔編號(hào)G05B13/00GK1621980SQ200410089509
公開日2005年6月1日 申請(qǐng)日期2004年12月14日 優(yōu)先權(quán)日2004年12月14日
發(fā)明者劉寶, 丁永生 申請(qǐng)人:東華大學(xué)