專利名稱：用于可編程控制器的通用功能電路和通用單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于可編程控制器的通用(general-purpose)功能電路和一種通用單元，用于根據(jù)一順序程序來順序地控制一外部設(shè)備。
背景技術(shù)：
公知的可編程控制器包括一CPU單元，該CPU單元包括一根據(jù)一系列程序進(jìn)行操作的CPU；一設(shè)有特殊升級功能的多功能單元，可輔助CPU單元工作；一電源單元，用于向CPU單元和多功能單元輸送電源；以及一底板，用于在其上支撐上述單元。例如，該多功能單元包括一輸入/輸出單元，該輸入/輸出單元設(shè)有用于在外部設(shè)備和CPU單元之間輸入和輸出信號的輸入/輸出功能、以及用于消除輸入信號噪音的輸入時間常數(shù)功能；一中斷單元，具有用于響應(yīng)一外部輸入而開始執(zhí)行一中斷程序的中斷功能；一計數(shù)單元，具有用于對外部時鐘進(jìn)行計數(shù)的計數(shù)功能，用于通過將一計數(shù)值與一目標(biāo)值進(jìn)行比較而輸出一適當(dāng)信號的比較和輸出功能，以及用于輸出一PWM信號的脈沖寬度調(diào)制(PWM)輸出功能；一脈沖輸出單元，具有用于輸出一預(yù)定頻率的脈沖信號的脈沖輸出功能；以及一定位單元，具有用于根據(jù)CPU單元的命令對外部設(shè)備進(jìn)行定位控制的定位功能。
一般地說，在開發(fā)具有特殊功能的上述多功能單元情況下，即便在多功能單元具有部分相似的功能時，也要通過設(shè)計出用于這些多功能單元的每一單元的電路，而單獨(dú)地制造出多功能單元，因此其缺點(diǎn)是研制過程和商業(yè)化過程周期長，成本提高，而且由于很難使其部件通用化，因此其生產(chǎn)控制過程很繁瑣。
同時，多功能單元需要與包括CPU單元在內(nèi)的其他單元通信，因此通常安裝有一CPU或者一門陣列。在其電路中使用一CPU的多功能單元中，即便在制造完成之后，也要通過重寫一程序來改變多功能單元的功能。但是，其吞吐速度下降，特別是很難平行處理多個功能。而且，在其電路中使用一門陣列的多功能單元中，雖然其吞吐速度上升，但是卻不能在制造完成之后改變其功能。目前，具有門陣列的多功能單元很便宜，但是在電路設(shè)計完之后，在電路中設(shè)置門陣列會非?；ㄙM(fèi)時間。另外，在使用門陣列的多功能單元中具有多種功能的情況下，由于不能在制造完成之后改變這些功能，就需要在生產(chǎn)階段確定所有功能及其規(guī)格。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)中的上述缺點(diǎn)，本發(fā)明的目的是提供用于一可編程控制器的一種通用功能電路和一種通用單元，其中，可很容易地實(shí)現(xiàn)可編程控制器的多功能單元的多種功能，并通過共同使用電路部件而降低生產(chǎn)成本。
為了實(shí)現(xiàn)本發(fā)明的這種目的，根據(jù)本發(fā)明所述的用于可編程控制器的通用功能電路，包括一連接到將被控制的外部設(shè)備的外部連接器；一連接到該可編程控制器的至少一個CPU單元的互接連接器；以及一至少具有下列一種功能的算法處理裝置，即通過一外部連接器向連接該算法處理裝置的外部設(shè)備傳輸信號并從該外部設(shè)備接收信號，并且根據(jù)從外部設(shè)備接收的一外部信號執(zhí)行一種邏輯運(yùn)算，從而通過互接連接器把一與邏輯運(yùn)算的結(jié)果相對應(yīng)的邏輯運(yùn)算信號傳輸?shù)紺PU單元；其中，該CPU單元包括一用于執(zhí)行一順序程序的CPU。


圖1是根據(jù)本發(fā)明的第一實(shí)施例所述，用于一可編程控制器的一種通用功能電路的方框圖。
圖2是圖1所示可編程控制器的前視圖。
圖3是根據(jù)本發(fā)明的第二實(shí)施例所述，用于一可編程控制器的一種通用功能電路的方框圖。
圖4是根據(jù)本發(fā)明的第三實(shí)施例所述，用于一可編程控制器的一種通用功能電路的方框圖。
圖5是根據(jù)本發(fā)明的第四實(shí)施例所述，用于一可編程控制器的一種通用功能電路的方框圖。
圖6是用于圖5所示的通用功能電路的一種擴(kuò)展基底。
圖7是根據(jù)本發(fā)明的第五實(shí)施例所述，用于一可編程控制器的一種通用功能電路的方框圖。
圖8是用于圖7所示的通用功能電路的一種擴(kuò)展基底。
圖9的示意圖解釋一種圖7所示的通用功能電路中重寫電路數(shù)據(jù)的方法。
圖10是圖9示意圖的部分的詳細(xì)說明。
圖11與圖10類似，特別示出了本發(fā)明的第六實(shí)施例。
具體實(shí)施例方式
下面，參照

本發(fā)明的實(shí)施例。
(第一實(shí)施例)圖1表示根據(jù)本發(fā)明的第一實(shí)施例所述的一種用于一可編程控制器的通用功能的電路K1，而圖2表示圖1所示的可編程控制器。如圖1所示，該通用功能電路K1包括一外部連接器1、一互接連接器2、一算法處理器3、一顯示器4、一絕緣體5、一電源6以及一設(shè)定開關(guān)7。
所設(shè)置的外部連接器1用于把該通用功能電路K1連接到一受到順序控制的外部設(shè)備。外部設(shè)備包括一設(shè)備、一儀器等。例如，一符合軍用標(biāo)準(zhǔn)(MIL)的連接器，即一用做該外部連接器1的所謂MIL連接器。絕緣體5與外部連接器1和算法處理器3連接，并例如由多個光學(xué)隔離器構(gòu)成，以便在隔離通過外部連接器1在算法處理器3和外部設(shè)備之間傳輸、并由該算法處理器3和該外部設(shè)備接受的輸入/輸出信號。同時，在使用一種要求電源的高速光學(xué)隔離器的情況下，可以另外設(shè)置一從一外部電源向光學(xué)隔離器提供電源的電源電路。
互接連接器2連接到算法處理器3，并連接一到設(shè)置在下面將要說明的可編程控制器的一背板20中的連接器21。算法處理器3利用該互接連接器2與諸如一可編程控制器的CPU單元30的其他單元通信。該CPU單元30包括一用于執(zhí)行一系列程序的CPU。
顯示器4由多個光發(fā)射二極管(LEDs)構(gòu)成，并根據(jù)來自于算法處理器3的控制信號和給定的顯示數(shù)據(jù)、通用功能電路K1的操作狀態(tài)(例如來自于或者發(fā)送到與外部連接器1連接的外部設(shè)備的輸入/輸出信號的ON狀態(tài)或者OFF狀態(tài))、以及在通用功能電路K1產(chǎn)生的功能信號的狀態(tài)來進(jìn)行顯示。設(shè)有用于設(shè)定算法處理器3的操作狀態(tài)的設(shè)定開關(guān)7，該設(shè)定開關(guān)例如由2比特雙重內(nèi)嵌數(shù)據(jù)包(2-bit dual inline pachage)(DIP)開關(guān)構(gòu)成。于是，算法處理器3讀出設(shè)定開關(guān)7的一種設(shè)定狀態(tài)，并根據(jù)這種設(shè)定狀態(tài)進(jìn)行操作。例如，通過把經(jīng)過互接連接器2從背板20的一電源單元31接收的5V的直流電壓轉(zhuǎn)換成所需的3.3V的直流電壓，電源6可將3.3V的直流電源提供到通用功能電路K1的每一元件。
算法處理器3的功能是通過外部連接器1向與算法處理器3連接的外部設(shè)備傳輸信號，并通過該外部連接器1從該外部設(shè)備接收信號，并根據(jù)從該外部設(shè)備接收的信號執(zhí)行邏輯運(yùn)算，從而通過互接連接器2向可編程控制器的CPU單元30等，傳輸一與邏輯運(yùn)算的結(jié)果相對應(yīng)的信號；還有一功能是根據(jù)一通過互接連接器2從CPU單元30接收的信號，執(zhí)行一種邏輯運(yùn)算，從而通過外部連接器1向外部設(shè)備傳輸一與邏輯運(yùn)算的結(jié)果相對應(yīng)的信號。
在此實(shí)施例中，算法處理器3由一可編程邏輯裝置(PLD)構(gòu)成，該可編程邏輯裝置可通過編制諸如一區(qū)域(field)可編程門陣列(FPGA)和一復(fù)雜可編程邏輯裝置(CPLD)之類的預(yù)定功能而執(zhí)行一種邏輯運(yùn)算。一般來說，PLD設(shè)有一所謂的連接測試動作組(Joint Test Action Group)(JTAG)端口，而且，即便在一印刷電路板上安裝好了PLD之后，也能利用該JTAG端口重寫PLD中的程序。
當(dāng)把上述結(jié)構(gòu)的通用功能電路K1設(shè)置在一由合成樹脂制成的箱形外殼15中時，就可得到一如圖2所示的通用單元A。外部連接器1基本上設(shè)置在外殼15前面的中心部分，從而將其從前面暴露出來，而顯示器4的顯示表面4a設(shè)置在外殼15前面的上部。盡管沒有具體圖示出來，仍然把設(shè)定開關(guān)7和互接連接器2設(shè)置在外殼15的后面，從而將其從后面暴露出來。通過把互接連接器2連接到背板20的連接器21，可將通用單元A安裝在背板20上。因此，通過在背板20上安裝用于向CPU單元30和其他單元提供電源的電源單元31、一具有從/向外部輸入和輸出信號的輸入/輸出功能的功能單元32(例如用于從/向外部設(shè)備輸入和輸出信號的輸入/輸出單元)等等，可得到該可編程控制器。
同時，除了上述輸入/輸出功能之外，功能單元32還具有各種功能，例如輸入時間常數(shù)功能、中斷功能、計數(shù)功能、比較和輸出功能、脈沖輸出功能、脈沖寬度調(diào)制(PWM)輸出功能和定位功能。已經(jīng)可以從市場上購買到具有這種功能的單元，即輸入/輸出單元、輸入時間常數(shù)單元、中斷單元、計數(shù)單元、比較和市場單元、脈沖輸出單元、PWM輸出單元和定位單元。由于這些單元的結(jié)構(gòu)和操作方式是公知的，為了簡化起見，省略了對它們的說明。
在本發(fā)明所述的通用功能電路K1中，由于由PLD構(gòu)成可執(zhí)行上述各種功能的算法處理器3，在該P(yáng)LD中，很容易重寫程序，而且其吞吐速度大于CPU的吞吐速度，因此可通過重寫程序而在單個通用功能電路K1中獲得各種功能，例如輸入/輸出功能、輸入時間常數(shù)功能、中斷功能、計數(shù)功能、比較和輸出功能、脈沖輸出功能、PWM輸出功能和定位功能。因此，由于可制作彼此相同的具有多種功能單元32的電路結(jié)構(gòu)，因此可制作彼此相同的電路元件，因此方便了生產(chǎn)控制，進(jìn)而降低了生產(chǎn)成本和存貨。
同時，當(dāng)由高速光學(xué)隔離器構(gòu)成絕緣體5、從而能夠在外部設(shè)備和算法處理器3之間進(jìn)行高速而多點(diǎn)的輸入和輸出時，只要輸入/輸出點(diǎn)的數(shù)量和絕緣體5的響應(yīng)速度允許，就可僅僅通過改變單個電路結(jié)構(gòu)中的PLD的程序，而生產(chǎn)出諸如輸入/輸出單元、中斷單元、計數(shù)單元、脈沖輸出單元、PWM輸出單元和定位單元之類的各種功能單元。通過使用能共用于多個功能單元的通用單元A，可減少多種功能單元，因此有利于對功能單元的生產(chǎn)進(jìn)行控制。而且，由于僅僅通過使用共同的電路結(jié)構(gòu)并改變程序來生產(chǎn)各種功能單元，因此，有可能滿足在短期內(nèi)以低成本改變功能、研發(fā)新產(chǎn)品的要求。進(jìn)一步地，即便在將來利用新方法改變或者代替用于把該通用功能單元K1與其它單元連接的通信方法，也有可能僅僅通過改變PLD中的程序而不是通過改變電路結(jié)構(gòu)，而在對互接連接器2的配線有限制的范圍，解決這種將來的問題。
同時，在部分最終用戶那里，在設(shè)備發(fā)生故障等情況下，功能單元保留有用于維護(hù)的空余部分，可把這種功能單元設(shè)置在通用單元A中，從而很容易進(jìn)行控制。也就是說，到目前為止，需要制備和控制功能單元的數(shù)量等于設(shè)置在該設(shè)備中的功能單元的種類。另一方面，在本發(fā)明所述的通用單元A中，由于迄今為止單獨(dú)使用的相同功能單元的數(shù)量是一個，因此便于控制功能單元。而且，迄今為止，由于把中斷單元、計數(shù)單元、脈沖輸出單元等單獨(dú)安裝在背板20上，因此，背板20要有用于把這些單元安裝在該背板20上的空間，即插槽。但是，在本發(fā)明所述的通用單元A中，為了實(shí)現(xiàn)各種功能，在背板20上只需要設(shè)置一個插槽，從而節(jié)省了空間。
(第二實(shí)施例)在由大規(guī)模廉價的PLD構(gòu)成算法處理器3的情況下，目前的優(yōu)勢是可購買到易失性PLD。但是，每次接通電源6時，要把程序下載到易失性PLD中。因此，直到正常地完成這種下載之時，才能執(zhí)行所要的操作。為了解決這種問題，根據(jù)本發(fā)明的一第二實(shí)施例所述的用于一可編程控制器的通用功能電路K1具有下述結(jié)構(gòu)。
如圖3所示，由一易失性PLD 3a、一非易失性PLD 3b、以及一用于存儲在接通電源6時下載到易失性PLD 3a中的程序的只讀存儲器(ROM)3c。由于該通用功能電路K2的其它結(jié)構(gòu)與通用功能電路K1的結(jié)構(gòu)類似，因此為了簡化起見，省略了對其說明。
易失性PLD 3a例如由一基于區(qū)域可編程門陣列(FPGA)的靜態(tài)隨機(jī)存儲器構(gòu)成，并可根據(jù)從ROM 3c下載的程序進(jìn)行操作。通過改變存儲在ROM 3c中的程序，易失性PLD 3a可執(zhí)行各種功能，例如輸入/輸出功能、輸入時間常數(shù)功能、中斷功能、計數(shù)功能、比較和輸出功能、脈沖輸出功能、PWM輸出功能和定位功能。同時，非易失性PLD 3b例如由一基于復(fù)雜可編程邏輯裝置(CPLD)的閃存ROM(FROM)、或者一基于CPLD的可電擦除可編程ROM(EEPROM)構(gòu)成，而且可在接通電源6時，檢測把程序下載到易失性PLD 3a的失敗的情況，從而通知諸如CPU單元30之類的其它單元出現(xiàn)了失敗。
之后，說明通用功能電路K2的操作過程，其中，非易失性PLD 3b檢測在接通電源6時把程序下載到易失性PLD 3a的失敗的情況。非易失性PLD 3b把添加在從ROM 3c下載到易失性PLD 3a中的程序數(shù)據(jù)上的校驗(yàn)位、與從易失性PLD 3a接收的程序數(shù)據(jù)的校驗(yàn)和結(jié)果進(jìn)行比較。如果校驗(yàn)位與校驗(yàn)和結(jié)果相符，非易失性PLD就判斷出沒發(fā)生失敗。相反，如果校驗(yàn)位與校驗(yàn)和結(jié)果不相符，非易失性PLD就判斷出發(fā)生了失敗。進(jìn)一步地，如果非易失性PLD 3b判斷出沒發(fā)生和發(fā)生了失敗，非易失性PLD 3b就把一高電位和一低電位分別設(shè)定到與互接連接器2相連的預(yù)定輸出端口。只有在非易失性PLD 3b判斷出發(fā)生了失敗，非易失性PLD 3b才通過互接連接器2利用其它單元，在訪問初期時鎖定輸出端口的輸出。于是，只有在下載時發(fā)生失敗而且由其它單元已經(jīng)詢問通用功能電路K2的狀態(tài)時，非易失性PLD 3b才把失敗的情況通知到其它單元。同時，當(dāng)已正常完成下載時，易失性PLD 3a就與其它單元進(jìn)行通信。
在此實(shí)施例中，不必在算法處理器3中設(shè)置一CPU，非易失性PLD 3b就能在接通電源6時，檢測把程序下載到易失性PLD 3a失敗的情況，并把失敗的情況通知到其它單元。因此，有利于把大規(guī)模門用做易失性PLD3a。
同時，假設(shè)通過互接連接器2從背板20輸入到通用功能電路K2的供電電壓和信號電壓為5伏，用于易失性PLD 3a的工作電壓為3.3伏，用于非易失性PLD 3b的工作電壓為5伏，用于內(nèi)部處理的3.3伏的電壓和用于與其它單元通信的5伏的電壓互不相同。在此情況下，一般需要在兩種電源之間使用一雙向接口IC，因此增加了元件的數(shù)量。
但是，在此實(shí)施例中，使用一種可在兩種電源下工作的裝置作為非易失性PLD 3b，這兩種電源包括用于算法處理的3.3伏的電壓和用于通過互接連接器2在該裝置和該單元之間進(jìn)行傳輸?shù)?伏的電壓。
之后，說明一種在通用功能電路K2中，在算法處理器3和其它單元之間進(jìn)行通信的方法。把利用互接連接器2從其它單元向算法處理器3輸入的信號輸入到非易失性PLD 3b和易失性PLD 3a。例如，這種信號是一允許信號、一地址、一讀取信號、一寫入信號和輸入數(shù)據(jù)。同時，通過非易失性PLD 3b輸出在易失性PLD 3a中產(chǎn)生、并通過互接連接器2輸出到其它單元的信號，例如輸出數(shù)據(jù)。根據(jù)從易失性PLD 3a產(chǎn)生的一控制信號，控制該輸出數(shù)據(jù)。在此方法中，非易失性PLD 3b把工作電壓為3.3伏的易失性PLD 3a的輸出轉(zhuǎn)換成5伏的信號，并將該5伏的信號輸出到其它單元。因此，即便在通用功能電路K2中，3.3伏的工作電壓與用于在算法處理器3和其它單元之間進(jìn)行通信的5伏的電壓互不相同，也能在算法處理器3和其它單元之間進(jìn)行通信。因此，由于不需要在兩種電源之間提供這種作為雙向接口IC的元件，因此可以把通用功能電路K2和通用單元A制作地很緊密，而且價格便宜。同時，由于可在通用功能電路K2中，使用可在例如3.3伏的低壓下進(jìn)行工作的裝置，因此，可輕易地安裝以低電壓工作的大規(guī)模易失性PLD 3a，進(jìn)而降低了能源消耗和輻射噪音。
(第三實(shí)施例)圖4表示根據(jù)本發(fā)明的第三實(shí)施例所述的一種用于一可編程控制器的通用功能電路K3。該通用功能電路K3的特點(diǎn)在于在接通電源6時，通過互接連接器2從諸如CPU單元30之類的其它單元把程序數(shù)據(jù)下載到算法處理器3的易失性存儲器3a。因此，并不在通用功能電路K3的算法處理器3中設(shè)置用于存儲在通用功能電路K2中下載的數(shù)據(jù)的ROM3c。由于該通用功能電路K3的其它結(jié)構(gòu)與通用功能電路K2的結(jié)構(gòu)類似，因此為了簡化起見，省略了對其說明。
在此實(shí)施例中，被下載到易失性PLD 3a的數(shù)據(jù)存儲在CPU單元30的一存儲器中，并在接通電源6時，通過互接連接器2從CPU單元30把該數(shù)據(jù)下載到易失性PLD 3a。而且采用與第二實(shí)施例相同的非易失性PLD 3b監(jiān)視下載失敗的方式。
因此，通過改變存儲在CPU單元30的存儲器中的程序，通用功能電路K3可執(zhí)行各種功能，例如輸入/輸出功能、輸入時間常數(shù)功能、中斷功能、計數(shù)功能、比較和輸出功能、脈沖輸出功能、PWM輸出功能和定位功能。為了在CPU單元30的存儲器中存儲程序，有這樣一種方法，在該方法中，利用專門的應(yīng)用軟件在上位主機(jī)上選擇將被下載的程序，并把該程序與一用戶程序一起傳輸?shù)紺PU單元30?？晒┻x擇地，還可利用下列一種方法，在該方法中，把用于實(shí)現(xiàn)上述各種功能的多種程序存儲在萬維網(wǎng)(WWW)或者與因特網(wǎng)連接的文件傳輸協(xié)議(FTP)服務(wù)器，并把所需的程序通過因特網(wǎng)從該服務(wù)器中暫時下載到上位主機(jī)中，從而將該程序與用戶程序一起傳輸?shù)紺PU單元30。
(第四實(shí)施例)圖5表示根據(jù)本發(fā)明的第四實(shí)施例所述的一種用于一可編程控制器的通用功能電路K4。該通用功能電路K4包括一代替通用功能電路K1的算法處理器3的門陣列8。把多種升級的特殊功能引入該門陣列8，這些特殊功能有助于通過互接連接器2把CPU單元30連接到門陣列8，門陣列8通過外部連接器1向外部設(shè)備傳輸信號并從外部設(shè)備接收信號。該通用功能電路K4進(jìn)一步包括一擴(kuò)展的基底40(圖6)以及一與該擴(kuò)展基底40連接的擴(kuò)展連接器9。所設(shè)置的擴(kuò)展基底用于增加通過擴(kuò)展引入門陣列8的特殊功能而獲得的多種進(jìn)一步的特殊功能。其中，門陣列8包括一用于利用擴(kuò)展連接器9把門陣列8連接到擴(kuò)展基底40的擴(kuò)展總線。而且，外部連接器1、互接連接器2、顯示器4、絕緣體5、電源6、設(shè)定開關(guān)7、門陣列8和擴(kuò)展連接器9安裝在由單個印刷板構(gòu)成的主電路板上。由于該通用功能電路K4的其它結(jié)構(gòu)與通用功能電路K1的結(jié)構(gòu)類似，因此為了簡化起見，省略了對其說明。
采用與通用功能電路K1的算法處理器3相同的方式，門陣列8的一種功能是通過外部連接器1向與門陣列8連接的外部設(shè)備傳輸信號并從該外部設(shè)備接收信號，并根據(jù)從外部設(shè)備接收的信號執(zhí)行邏輯運(yùn)算，從而通過互接連接器2向可編程控制器的CPU單元30等傳輸與邏輯運(yùn)算的結(jié)果相對應(yīng)的信號；還有一種功能是根據(jù)通過互接連接器2從CPU單元30接收的信號執(zhí)行邏輯運(yùn)算，從而通過外部連接器1向外部設(shè)備傳輸與邏輯運(yùn)算的結(jié)果相對應(yīng)的信號。
同時，引入門陣列8的多種特殊功能包括輸入/輸出功能、輸入時間常數(shù)功能、中斷功能、計數(shù)功能、比較和輸出功能、脈沖輸出功能、PWM輸出功能和定位功能。簡而言之，可把該通用功能電路K4用做輸入/輸出單元、中斷單元、計數(shù)單元、脈沖輸出單元和定位單元。因此，由于可把代替這些多功能單元的該通用功能單元K4安裝在背板20上，與在背板20上安裝輸入/輸出單元、中斷單元、計數(shù)單元、脈沖輸出單元和定位單元的情況相比，節(jié)省了空間。
如圖6所示，擴(kuò)展基底40包括一連接主電路板的擴(kuò)展連接器9的連接器44、一可編程邏輯裝置(PLD)43、一用于存儲一用于給出PLD 43的上述附加的特殊功能的程序的ROM 45、一可連接該外部設(shè)備的外部連接器47、以及一設(shè)置在外部連接器47和PLD 43之間的輸入/輸出模塊46。該P(yáng)LD 43包括一所謂的JTAG端口，而且即使在把PLD 43安裝在擴(kuò)展基底40上之后，也可以利用JTAG端口重寫PLD 43中的程序。同時，輸入/輸出模塊46的一種功能是通過外部連接器47向PLD 43傳輸所輸入的信號，一種功能是把信號從PLD 43傳輸?shù)脚c外部連接器47連接的外部設(shè)備。
因此，在通用功能電路K4中，由于可利用門陣列8獲得多種特殊的功能，因此可把部件制作得彼此相同，這樣方便生產(chǎn)控制，從而降低生產(chǎn)成本和產(chǎn)品庫存。而且，當(dāng)為了通過擴(kuò)展引入門陣列8的特殊功能而增加進(jìn)一步的特殊功能，把擴(kuò)展基底40連接到擴(kuò)展連接器9時，就可增加進(jìn)一步的特殊功能。因此，如果需要增加進(jìn)一步的特殊功能，就可根據(jù)用戶的規(guī)定通過適當(dāng)?shù)匕褦U(kuò)展基底40連接到擴(kuò)展連接器9，而很容易地增加進(jìn)一步的特殊功能。因此，只需要執(zhí)行單個通用功能電路K4的庫存控制來代替多個多功能單元的庫存控制。
進(jìn)一步地，由于可在設(shè)置在擴(kuò)展基底40上的PLD 43中實(shí)現(xiàn)符合用戶規(guī)定的附加特殊功能，因此，有可能很容易地解決附加特殊功能的改變或者增加。另外，由于通過通用功能電路K4中的內(nèi)部連接增加擴(kuò)展基底40，因此，有可能通過把新的特殊功能增加到擴(kuò)展基底40的PLD 43中，而進(jìn)行高速處理。同時，由于擴(kuò)展基底40設(shè)有與外部設(shè)備連接的外部連接器47，因此，不需要在其之間使用絕緣體5就可把擴(kuò)展基底40連接到外部設(shè)備，這樣可使擴(kuò)展基底40直接與外部設(shè)備通信，從而提高了擴(kuò)展性。
(第五實(shí)施例)圖7表示根據(jù)本發(fā)明的第五實(shí)施例所述的用于一可編程控制器的通用功能電路K5。該通用功能電路K5包括一如圖8所示的擴(kuò)展基底50。該通用功能電路K5的特點(diǎn)在于代替了通用功能電路K4的擴(kuò)展基底40的ROM 45，在擴(kuò)展基底50中設(shè)有一能夠從外部把電路數(shù)據(jù)下載到PLD43的可再寫非易失性存儲器48。例如，把一EEPROM作為可再寫非易失性存儲器48。PLD 43能夠根據(jù)存儲在EEPROM 48中的電路數(shù)據(jù)執(zhí)行附加的特殊功能。由于該通用功能電路K5的其它結(jié)構(gòu)與通用功能電路K4的結(jié)構(gòu)類似，因此為了簡化起見，省略了對其說明。
當(dāng)擴(kuò)展基底50的連接器44連接到擴(kuò)展連接器9時，就可如圖9和10所示，通過CPU單元30的設(shè)備耦合端口(未示出)和母總線60把傳遞到PLD 43的編譯電路數(shù)據(jù)下載到EEPROM 48。同時，在圖9中，其它單元C表示一電源單元和其它多功能單元。
在此實(shí)施例中，由于可把符合用戶規(guī)定的附加特殊功能設(shè)置成應(yīng)用軟件，因此，可把其內(nèi)門的數(shù)量相對較少的廉價PLD用做PLD 43，從而降低了成本。同時，在第四實(shí)施例中，改變附加特殊功能的情況下，要替換ROM 45。另一方面，在此實(shí)施例中，在此情況下，不需要替換EEPROM 48，因此降低了生產(chǎn)成本。
同時，在EEPROM 48中存儲多個獨(dú)立電路數(shù)據(jù)的情況下，EEPROM48可根據(jù)執(zhí)行順序程序期間的順序程序的內(nèi)容，有選擇地向PLD 43發(fā)送多個電路數(shù)據(jù)中的其中一個數(shù)據(jù)。因此，由于即便在執(zhí)行順序程序期間，也可重寫PLD 43的電路數(shù)據(jù)，即便在門的數(shù)量相對很少的PLD中，也可獲得多種特殊功能。
(第六實(shí)施例)圖11表示根據(jù)本發(fā)明的第六實(shí)施例所述的用于一可編程控制器的通用功能電路K6。該通用功能電路K6的特點(diǎn)在于在門陣列8中設(shè)有一編譯器(編譯系統(tǒng))49，該編譯器49用于在把源程序或者電路數(shù)據(jù)下載到EEPROM 48中時把該源程序或者電路數(shù)據(jù)編譯成能夠操作PLD 43的電路數(shù)據(jù)?？蓮目删幊踢壿嬔b置的制造商手中購買到這種編譯系統(tǒng)。由于通用功能電路K6的其它結(jié)構(gòu)與通用功能電路K5的結(jié)構(gòu)類似，因此為了簡化起見，省略了對其說明。
在此實(shí)施例中，當(dāng)通過CPU單元30和母總線60把一由電路數(shù)據(jù)組成的源程序(原始程序)、或者諸如在可編程控制器中一般使用的階梯(ladder)之類的用戶程序下載到EEPROM 48中時，就由編譯器49把源程序自動地編譯成能夠操作PLD 43的電路數(shù)據(jù)，并把源程序存儲在EEPROM 48中。因此，可通過格式化用戶程序或者電路數(shù)據(jù)而增加一種新的特殊功能。因此，用戶可向PLD 43賦予與應(yīng)用程序相對應(yīng)的特殊功能。
在上述可編程控制器中，包括通用單元的各種單元都安裝在背板上。但是，本發(fā)明還可應(yīng)用到其內(nèi)各種單元不使用背板就直接連接到另一單元的結(jié)構(gòu)類型中、以及其內(nèi)利用一電纜把可編程控制器連接到一擴(kuò)展單元的結(jié)構(gòu)類型中。
權(quán)利要求
1.一種用于可編程控制器的通用功能電路，包括一連接到將被控制的外部設(shè)備的外部連接器；一連接到該可編程控制器的至少一個CPU單元的互接連接器；以及一至少具有下列一種功能的算法處理裝置，即通過一外部連接器向連接該算法處理裝置的外部設(shè)備傳輸信號并從該外部設(shè)備接收信號，并且根據(jù)從外部設(shè)備接收的外部信號執(zhí)行一種邏輯運(yùn)算，從而通過該互接連接器把一與邏輯運(yùn)算的結(jié)果相對應(yīng)的邏輯運(yùn)算信號傳輸?shù)紺PU單元；其中，該CPU單元包括一用于執(zhí)行一順序程序的CPU。
2.如權(quán)利要求1所述的一種通用功能電路，其特征在于該算法處理裝置包括一能夠通過重寫程序而選擇多種功能的可編程邏輯裝置。
3.如權(quán)利要求2所述的一種通用功能電路，其特征在于該算法處理裝置包括一易失性可編程邏輯裝置、一非易失性可編程邏輯裝置以及一用于檢測是否把數(shù)據(jù)正常地下載到易失性可編程邏輯裝置的檢測裝置，其中，當(dāng)檢測裝置檢測到下載失敗時，該非易失性可編程邏輯裝置就利用該互接連接器通知該CPU單元出現(xiàn)了失敗。
4.如權(quán)利要求3所述的一種通用功能電路，其特征在于該非易失性可編程邏輯裝置可在至少兩種電壓下操作，這些電壓包括用于算法處理的一第一電壓、以及用于通過該互接連接器在該非易失性可編程邏輯裝置和該CPU單元之間進(jìn)行傳輸?shù)囊坏诙妷骸?br> 5.一種用于一可編程控制器的通用單元，包括一連接到將被控制的外部設(shè)備的外部連接器；一連接到該可編程控制器的至少一個CPU單元的互接連接器；以及一至少具有下列一種功能的算法處理裝置，即通過一外部連接器向連接該算法處理裝置的外部設(shè)備傳輸信號并從該外部設(shè)備接收信號，并且根據(jù)從外部設(shè)備接收的一外部信號執(zhí)行一種邏輯運(yùn)算，從而通過該互接連接器把一與邏輯運(yùn)算的結(jié)果相對應(yīng)的邏輯運(yùn)算信號傳輸?shù)紺PU單元；以及一外殼，該外殼可容納該算法處理裝置，并且在該外殼的外表面上設(shè)置有將被暴露的該外部連接器和該互接連接器；其中，該CPU單元包括一用于執(zhí)行一順序程序的CPU。
6.如權(quán)利要求5所述的一種通用單元，其特征在于該算法處理裝置包括一能夠通過重寫程序而選擇多種功能的可編程邏輯裝置。
7.如權(quán)利要求6所述的一種通用單元，其特征在于該算法處理裝置包括一易失性可編程邏輯裝置、一非易失性可編程邏輯裝置以及一用于檢測是否把數(shù)據(jù)正常地下載到易失性可編程邏輯裝置的檢測裝置，其中，當(dāng)檢測裝置檢測到下載失敗時，該非易失性可編程邏輯裝置就利用該互接連接器通知該CPU單元出現(xiàn)了失敗。
8.如權(quán)利要求7所述的一種通用單元，其特征在于該非易失性可編程邏輯裝置可在至少兩種電壓下操作，這些電壓包括用于算法處理的一第一電壓、以及用于通過該互接連接器在該非易失性可編程邏輯裝置和該CPU單元之間進(jìn)行傳輸?shù)囊坏诙妷骸?br> 9.如權(quán)利要求1所述的通用功能電路，其特征在于該算法處理裝置包括一具有在其內(nèi)設(shè)置的多種特殊功能的門陣列。
10.如權(quán)利要求9所述的通用功能電路，其特征在于進(jìn)一步包括一用于通過擴(kuò)展該特殊功能而增加多種進(jìn)一步的特殊功能的擴(kuò)展基底，該擴(kuò)展基底與該通用功能電路分開設(shè)置；以及一與該擴(kuò)展基底連接的外部連接器。
11.如權(quán)利要求10所述的通用功能電路，其特征在于該擴(kuò)展基底包括一具有在其內(nèi)設(shè)置的多種特殊功能的可編程邏輯裝置、以及一與該可編程邏輯裝置和該擴(kuò)展連接器連接的連接器。
12.如權(quán)利要求10所述的通用功能電路，其特征在于該擴(kuò)展基底包括一與至少一個外部設(shè)備連接的擴(kuò)展外部連接器。
13.如權(quán)利要求11所述的通用功能電路，其特征在于該擴(kuò)展基底包括一能夠從外部把電路數(shù)據(jù)下載到該可編程邏輯裝置的可重寫非易失性存儲器。
14.如權(quán)利要求13所述的通用功能電路，其特征在于許多獨(dú)立的電路數(shù)據(jù)存儲在該可重寫非易失性存儲器中，而且該可重寫非易失性存儲器可根據(jù)執(zhí)行順序程序期間的順序程序的內(nèi)容，有選擇地把許多電路數(shù)據(jù)中的其中一種數(shù)據(jù)發(fā)送到該可編程邏輯裝置。
15.如權(quán)利要求13所述的通用功能電路，其特征在于在該門陣列中設(shè)置一編譯裝置，在把一源程序、或者影響進(jìn)一步的特殊功能的進(jìn)一步的電路數(shù)據(jù)下載到該可編程邏輯裝置時，該編譯裝置用于把該源程序或者進(jìn)一步的電路數(shù)據(jù)編譯成能夠操作該可編程邏輯裝置的更進(jìn)一步的電路數(shù)據(jù)。
全文摘要
一種用于可編程控制器的通用功能電路，包括一連接到將被控制的外部設(shè)備的外部連接器；一連接到該可編程控制器的至少一個CPU單元的互接連接器；以及一至少具有下列一種功能的算法處理裝置，即通過一外部連接器向連接該算法處理部件的外部設(shè)備傳輸信號并從該外部設(shè)備接收信號，并且根據(jù)從外部設(shè)備接收的一外部信號執(zhí)行一種邏輯運(yùn)算，從而通過該互接連接器把一與邏輯運(yùn)算的結(jié)果相對應(yīng)的邏輯運(yùn)算信號傳輸?shù)紺PU單元；其中，該CPU單元包括一用于執(zhí)行順序程序的CPU。
文檔編號G05B19/05GK1636171SQ0181967
公開日2005年7月6日 申請日期2001年11月28日 優(yōu)先權(quán)日2000年11月30日
發(fā)明者大野浩司, 野田英毅, 三品一博 申請人:松下電工株式會社