一種基于cpld數字電路的數顯高精度電子時鐘的制作方法
【技術領域】
[0001]本實用新型公開了一種數顯高精度電子時鐘，屬于電子時鐘領域，具體地說是一種基于CPLD數字電路的數顯高精度電子時鐘。
【背景技術】
[0002]目前市面流通的數顯時鐘，多數都是通過單片機進行信號控制，經過一段時間的走動，時間準確性的誤差會越來越大，出現變快，變慢等不穩(wěn)定情況。針對上述問題，本實用新型提供一種設計基于基于CPLD數字電路的數顯高精度電子時鐘，基于CPLD設計，該電子時鐘具有顯示“秒”、“分”、“時”的作用，24小時顯示方式，并且具有設置時間的功能，通過外部晶振產生時鐘信號，利用VHDL語言采用數字電路的方式設計CPLD的各個模塊，避免因單片機控制容易受外部信號干擾和單片機的局限性的影響，讓時鐘的誤差降低到最低值，大大提高了走時的準確性。

【發(fā)明內容】

[0003]本實用新型針對市面流通的數顯時鐘，多數都是通過單片機進行信號控制，經過一段時間的走動，時間準確性的誤差會越來越大，出現變快，變慢等不穩(wěn)定情況的問題，提供一種基于CPLD數字電路的數顯高精度電子時鐘，利用VHDL語言采用數字電路的方式設計CPLD，采用外部晶振提供時鐘信號，避免因單片機控制容易受外部信號干擾和單片機的局限性的影響，讓時鐘的誤差降低到最低值，大大提高了走時的準確性。
[0004]本實用新型所采用的技術方案為:
[0005]一種基于CPLD數字電路的數顯高精度電子時鐘，電子時鐘的內部系統(tǒng)包括CPLD單元，晶振單元，分頻/計數單元，秒60進制單元，分60進制單元，時24進制單元，譯碼單元，顯示單元，操作控制單元；
[0006]CPLD單元為整個電子時鐘的核心控制部件，負責內部系統(tǒng)各單元高速復雜的組合、時序邏輯的控制；
[0007]晶振單元為內部系統(tǒng)的外部時鐘，作為時鐘源為CPLD單元提供一個基準時間；
[0008]分頻/計數單元對晶振單元作為時鐘源進行分頻與計數，產生“ I秒”的時鐘信號作為電子時鐘的最小計數單位，供各單元使用；
[0009]秒60進制單元以秒為時間單位，進行60進制的計數，計數范圍0~59，計數到60時向分60進制單元進位，然后該單元返回O重新計數，不斷循環(huán)；
[0010]分60進制單元以分為時間單位，進行60進制的計數，計數范圍0~59，計數到60時向時24進制單元進位，該單元返回O重新計數，不斷循環(huán)；
[0011]時24進制單元以時為時間單位，進行24進制的計數，計數范圍0~23，計數到24時該單元返回O重新計數，不斷循環(huán)；
[0012]譯碼單元對秒60進制單元、分60進制單元和時24進制單元的計數輸出進行譯碼，控制顯示單元進行數字顯示；
[0013]顯示單元負責顯示譯碼單元對應的時間數字；
[0014]操作控制單元與按鍵配合使用，控制系統(tǒng)進行時間的設置。
[0015]所述的電子時鐘包括CPLD，IMHz晶振，LED數碼管，按鍵；
[0016]其中CPLD 型號是 MAX7000S 系列 100 引腳的 EPM7064STC100-10 ；
[0017]LED數碼管分三組，分別對應秒60進制單元，分60進制單元，時24進制單元，以顯示數字時間；
[0018]通過按鍵控制系統(tǒng)進行時間的設置。
[0019]一種基于CPLD數字電路的數顯高精度電子時鐘的內部系統(tǒng)，應用于所述的一種基于CPLD數字電路的數顯高精度電子時鐘，包括CPLD單元，晶振單元，分頻/計數單元，秒60進制單元，分60進制單元，時24進制單元，譯碼單元，顯示單元，操作控制單元；
[0020]CPLD單元為整個電子時鐘的核心控制部件，負責內部系統(tǒng)各單元高速復雜的組合、時序邏輯的控制；
[0021]晶振單元為內部系統(tǒng)的外部時鐘，作為時鐘源為CPLD單元提供一個基準時間；
[0022]分頻/計數單元對晶振單元作為時鐘源進行分頻與計數，產生“ I秒”的時鐘信號作為電子時鐘的最小計數單位，供各單元使用；
[0023]秒60進制單元以秒為時間單位，進行60進制的計數，計數范圍0~59，計數到60時向分60進制單元進位，然后該單元返回O重新計數，不斷循環(huán)；
[0024]分60進制單元以分為時間單位，進行60進制的計數，計數范圍0~59，計數到60時向時24進制單元進位，該單元返回O重新計數，不斷循環(huán)；
[0025]時24進制單元以時為時間單位，進行24進制的計數，計數范圍0~23，計數到24時該單元返回O重新計數，不斷循環(huán)；
[0026]譯碼單元對秒60進制單元、分60進制單元和時24進制單元的計數輸出進行譯碼，控制顯示單元進行數字顯示；
[0027]顯示單元負責顯示譯碼單元對應的時間數字；
[0028]操作控制單元與按鍵配合使用，控制系統(tǒng)進行時間的設置。
[0029]本實用新型的有益效果為:本實用新型基于CPLD設計，其資源可以滿足電子時鐘的設計需求，該電子時鐘具有顯示“秒”、“分”、“時”的作用，24小時顯示方式，并且具有設置時間的功能，并且本實用新型基于外部晶振產生時鐘信號，利用VHDL語言采用數字電路的方式設計CPLD的各個模塊，從而大大提高走時的精度和準確性。
【附圖說明】
[0030]圖1為本實用新型的控制系統(tǒng)框架示意圖。
【具體實施方式】
[0031]下面參照附圖所示，通過【具體實施方式】對本實用新型進一步說明:
[0032]一種基于CPLD數字電路的數顯高精度電子時鐘，主要硬件有:
[0033]CPLD:型號是美國 Altera 公司 MAX7000S 系列 100 引腳的 EPM7064STC100-10 該芯片是基于乘積項結構的PLD，適用于實現高速復雜的組合、時序邏輯。EPM7064STC100-10的器件宏單元為64個，I/O引腳數為68個，其資源可以滿足電子時鐘的設計需求；
[0034]LED數碼管分三組，每組2只，分別對應秒60進制單元，分60進制單元，時24進制單元，以顯示數字時間；
[0035]按鍵:通過按鍵控制系統(tǒng)進行時間的設置。
[0036]上述電子時鐘，電子時鐘的內部系統(tǒng)包括CPLD單元，晶振單元，分頻/計數單元，秒60進制單元，分60進制單元，時24進制單元，譯碼單元，顯示單元，操作控制單元；
[0037]CPLD單元為整個電子時鐘的核心控制部件，負責內部系統(tǒng)各單元高速復雜的組合、時序邏輯的控制；
[0038]晶振單元為內部系統(tǒng)的外部時鐘，作為時鐘源為CPLD單元提供一個基準時間；
[0039]分頻/計數單元對晶振單元作為時鐘源進行分頻與計數，產生“ I秒”的時鐘信號作為電子時鐘的最小計數單位，供各單元使用；
[0040]秒60進制單元以秒為時間單位，進行60進制的計數，計數范圍0~59，計數到60時向分60進制單元進位，然后該單元返回O重新計數，不斷循環(huán)；
[0041]分60進制單元以分為時間單位，進行60進制的計數，計數范圍0~59，計數到60時向時24進制單元進位，該單元返回O重新計數，不斷循環(huán)；
[0042]時24進制單元以時為時間單位，進行24進制的計數，計數范圍0~23，計數到24時該單元返回O重新計數，不斷循環(huán)；
[0043]譯碼單元對秒60進制單元、分60進制單元和時24進制單元的計數輸出進行譯碼，控制顯示單元進行數字顯示；
[0044]顯示單元負責顯示譯碼單元對應的時間數字；
[0045]操作控制單元與按鍵配合使用，控制系統(tǒng)進行時間的設置。
[0046]其中設置按鍵:按第一次進行時間“秒”的設置，“秒”顯示數碼管閃爍；按第二次選擇進行“分鐘”的設置，“分”顯示數碼管閃爍；按第三次選擇進行“小時”設置，“時”顯示數碼管閃爍；在時間秒、分鐘、小時的設置之間不斷進行切換，直到按“確認”鍵為止。
[0047]“ + ”按鍵:對時間模塊進行增量的設置，當選擇設置“秒”模塊時，按一次進行加I的操作，例如當“秒”顯示數碼管顯示數字“16”時，按一次數碼管變?yōu)椤?7”，以此類推；“分”模塊和“時”模塊的設置同“秒”模塊一樣。
[0048]按鍵，和“ + ”按鍵作用類似，只是進行減I的操作。
[0049]“確認”按鍵，按下該按鍵時對設定的時間進行確定，電子時鐘開始工作。
【主權項】
1.一種基于CPLD數字電路的數顯高精度電子時鐘，其特征是電子時鐘的內部系統(tǒng)包括CPLD單元，晶振單元，分頻/計數單元，秒60進制單元，分60進制單元，時24進制單元，譯碼單元，顯示單元，操作控制單元； CPLD單元為整個電子時鐘的核心控制部件，負責內部系統(tǒng)各單元高速復雜的組合、時序邏輯的控制； 晶振單元為內部系統(tǒng)的外部時鐘，作為時鐘源為CPLD單元提供一個基準時間； 分頻/計數單元對晶振單元作為時鐘源進行分頻與計數，產生“I秒”的時鐘信號作為電子時鐘的最小計數單位，供各單元使用； 秒60進制單元以秒為時間單位，進行60進制的計數，計數范圍0~59，計數到60時向分60進制單元進位，然后該單元返回O重新計數，不斷循環(huán)； 分60進制單元以分為時間單位，進行60進制的計數，計數范圍0~59，計數到60時向時24進制單元進位，該單元返回O重新計數，不斷循環(huán)； 時24進制單元以時為時間單位，進行24進制的計數，計數范圍0~23，計數到24時該單元返回O重新計數，不斷循環(huán)； 譯碼單元對秒60進制單元、分60進制單元和時24進制單元的計數輸出進行譯碼，控制顯示單元進行數字顯示； 顯示單元負責顯示譯碼單元對應的時間數字； 操作控制單元與按鍵配合使用，控制系統(tǒng)進行時間的設置。
2.根據權利要求1所述的一種基于CPLD數字電路的數顯高精度電子時鐘，其特征是所述的電子時鐘包括CPLD，IMHz晶振，LED數碼管，按鍵； 其中 CPLD 型號是 MAX7000S 系列 100 引腳的 EPM7064STC100-10 ； LED數碼管分三組，分別對應秒60進制單元，分60進制單元，時24進制單元，以顯示數字時間； 通過按鍵控制系統(tǒng)進行時間的設置。
【專利摘要】本實用新型公開了一種基于CPLD數字電路的數顯高精度電子時鐘,屬于電子時鐘領域，電子時鐘的內部系統(tǒng)包括CPLD，晶振單元，分頻/計數單元，秒60進制單元，分60進制單元，時24進制單元，譯碼單元，顯示單元，操作控制單元；本實用新型基于CPLD設計，其資源可以滿足電子時鐘的設計需求，該電子時鐘具有顯示“秒”、“分”、“時”的作用，24小時顯示方式，并且具有設置時間的功能，并且本實用新型基于外部晶振產生時鐘信號，利用VHDL語言采用數字電路的方式設計CPLD的各個模塊，從而大大提高走時的精度和準確性。
【IPC分類】G04G9-10
【公開號】CN204389902
【申請?zhí)枴緾N201520023894
【發(fā)明人】李前
【申請人】浪潮電子信息產業(yè)股份有限公司
【公開日】2015年6月10日
【申請日】2015年1月14日