專利名稱:基于乒乓緩沖和消息機(jī)制的高精度gps分布式授時(shí)方法
技術(shù)領(lǐng)域：
本發(fā)明屬于GPS分布式授時(shí)系統(tǒng)，具體涉及一種基于乒乓緩沖和消息機(jī)制的高精度GPS分布式授時(shí)方法，尤其涉及一種基于乒乓緩沖和消息通知的讀寫緩存控制機(jī)制。
背景技術(shù)：
空間遙操作系統(tǒng)由分布于不同計(jì)算機(jī)的多個(gè)單元組成，為保證遙操作系統(tǒng)和操作對象系統(tǒng)之間協(xié)同工作，確保遙操作指令的一致性和連續(xù)性，同時(shí)為了測量各個(gè)環(huán)節(jié)產(chǎn)生的時(shí)延及大小其變化情況，各環(huán)節(jié)之間的時(shí)間同步精度需要達(dá)到lms。采用傳統(tǒng)的網(wǎng)絡(luò)授時(shí)技術(shù)(NTP, Network Time Protocal),在局域網(wǎng)內(nèi)，其時(shí)間準(zhǔn)確度為IOms,廣域網(wǎng)約為Is,遠(yuǎn)不能滿足時(shí)延測量精度及時(shí)間同步精度要求。另外，作為系統(tǒng)運(yùn)行平臺的Windows操作系統(tǒng)是非實(shí)時(shí)多任務(wù)操作系統(tǒng)，其時(shí)鐘存在較大的時(shí)間漂移率及時(shí)間累積誤差，測試結(jié)果表明，誤差達(dá)24ms/h。Windows操作系統(tǒng)調(diào)度的時(shí)間延遲不確定性受多種因素影響，守時(shí)性較差，很難獲取得較高精度的時(shí)間同步效果。
當(dāng)前，國內(nèi)外實(shí)現(xiàn)精確時(shí)鐘同步的方法采用純軟件方法居多，軟件方法必須考慮時(shí)鐘同步過程中的網(wǎng)絡(luò)傳輸延時(shí)、軟件算法延時(shí)和時(shí)鐘漂移3個(gè)主要因素。同步精度受網(wǎng)絡(luò)負(fù)載和CPU負(fù)載影響，還存在網(wǎng)絡(luò)傳輸中誤碼率的問題，且需要頻繁地進(jìn)行時(shí)鐘漂移補(bǔ)償，從而會增加CPU占用量。也可采用有軟硬件混合的方法來實(shí)現(xiàn)時(shí)鐘同步，其算法表明該方法占用網(wǎng)絡(luò)帶寬較多。時(shí)鐘同步方法若用FPGA實(shí)現(xiàn)的，由于涉及到以太網(wǎng)，還需解決網(wǎng)絡(luò)通信與被授時(shí)設(shè)備工作的時(shí)間沖突問題；由于這種方法仍然采用Windows操作系統(tǒng)作為雙方的控制核心，授時(shí)期間會影響被授時(shí)設(shè)備的正常工作，另外系統(tǒng)響應(yīng)時(shí)間延遲等因素也會影響被授時(shí)設(shè)備獲取最終的時(shí)間同步精度。
高精度授時(shí)系統(tǒng)取決于兩個(gè)因素準(zhǔn)確標(biāo)準(zhǔn)的時(shí)間源、較高頻率的時(shí)鐘更新速度。
發(fā)明內(nèi)容
要解決的技術(shù)問題
為了避免現(xiàn)有技術(shù)的不足之處，本發(fā)明提出一種基于乒乓緩沖和消息機(jī)制的高精度GPS分布式授時(shí)方法，以硬件對時(shí)的精確時(shí)鐘同步策略來實(shí)現(xiàn)空間遙操作系統(tǒng)中各專用設(shè)備之間的時(shí)鐘同步。以GPS衛(wèi)星同步時(shí)鐘作為時(shí)鐘源，利用秒脈沖周期性地給各專用設(shè)備對時(shí)。時(shí)間信息處理完全在FPGA內(nèi)部完成，既不影響各專用設(shè)備的時(shí)間同步精度，又不干預(yù)專用設(shè)備應(yīng)用程序正常工作。
技術(shù)方案
一種基于乒乓緩沖和消息機(jī)制的高精度GPS分布式授時(shí)方法，其特征在于采用的系統(tǒng)為GPS天線和與之連接的GPS授時(shí)中心機(jī)，以及安裝在各上位機(jī)的PCI時(shí)統(tǒng)卡，具體步驟如下
步驟1:GPS授時(shí)中心機(jī)上的TimeNav授時(shí)導(dǎo)航接收機(jī)模塊接收GPS模擬信號，解碼輸出兩路數(shù)字信號NMEA-0183格式的串行導(dǎo)航、時(shí)間報(bào)文及秒脈沖信號，然后同步輸出多路時(shí)間報(bào)文信息和秒脈沖信號，傳到各用戶設(shè)備的PCI時(shí)統(tǒng)卡中；所述多路的數(shù)目與用戶設(shè)備的數(shù)目相等；
步驟2 =PCI時(shí)統(tǒng)卡將信號轉(zhuǎn)換為TTL電平信號，以解析出的時(shí)間報(bào)文信息作為時(shí)間計(jì)數(shù)器中年、月、日、時(shí)、分和秒的初始值；秒脈沖信號作為每秒起始信息，校準(zhǔn)秒及以上的計(jì)數(shù)器；同時(shí)將秒脈沖信號分頻得到20微秒計(jì)數(shù)脈沖；
步驟3:將精確同步后時(shí)間計(jì)數(shù)器的時(shí)間信息每20 μ s寫入FPGA內(nèi)部的兩段緩存中；
所述寫入方式為:只有其中一段緩存處于被寫入狀態(tài)，另一段則處于空閑狀態(tài)，每20 μ s兩段緩存的狀態(tài)交換一次；
步驟4:當(dāng)需要讀取時(shí)，只讀取處于空閑狀態(tài)的緩存中的信息，在此過程中，只對另一緩存每20 μ s更新一次時(shí)間信息；
步驟5:當(dāng)讀操作結(jié)束時(shí)，F(xiàn)PGA會產(chǎn)生一個(gè)電平形式的消息標(biāo)志位，調(diào)度器通知讀取時(shí)間信息操作已完成，兩段緩存的狀態(tài)恢復(fù)成步驟3的情況；
當(dāng)在步驟2中GPS衛(wèi)星同步時(shí)鐘意外斷電或故障而引起的時(shí)間信息中斷，F(xiàn)PGA內(nèi)毫秒計(jì)數(shù)器計(jì)到IOOOms時(shí)，置溢出標(biāo)志位置I ;若標(biāo)志位置I之后5μ s內(nèi)沒有檢測到秒脈沖，則系統(tǒng)進(jìn)入守時(shí)階段，由時(shí)統(tǒng)卡的FPGA內(nèi)部晶振產(chǎn)生模擬的秒脈沖作為計(jì)數(shù)模塊的秒脈沖輸入。
有益效果
本發(fā)明提出的一種基于乒乓緩沖和消息機(jī)制的高精度GPS分布式授時(shí)方法，以硬件對時(shí)的精確時(shí)鐘同步策略來實(shí)現(xiàn)空間遙操作系統(tǒng)中各專用設(shè)備之間的時(shí)鐘同步。以GPS衛(wèi)星同步時(shí)鐘作為時(shí)鐘源，利用秒脈沖周期性地給各專用設(shè)備對時(shí)。時(shí)間信息處理完全在FPGA內(nèi)部完成，既不影響各專用設(shè)備的時(shí)間同步精度，又不干預(yù)專用設(shè)備應(yīng)用程序正常工作。
本發(fā)明的時(shí)鐘同步系統(tǒng)硬件部分由GPS天線、GPS授時(shí)中心機(jī)、安裝在各上位機(jī)的PCI時(shí)統(tǒng)卡及連接電纜組成，如圖1所示。選用的衛(wèi)星同步時(shí)鐘以美國全球定位系統(tǒng)(GPS)為時(shí)間基準(zhǔn)，對時(shí)精度達(dá)0.5微秒，能夠滿足系統(tǒng)中各設(shè)備的對時(shí)要求。
本發(fā)明授時(shí)時(shí)源還支持IRIG-B碼授時(shí)，IRIG-B型碼的時(shí)幀速率為I幀/s，可傳遞100位的信息。B型碼經(jīng)譯碼后可獲得l、10、100、1000c/s的脈沖信號和BCD編碼的時(shí)間信息及控制功能信息，其同步精度可達(dá)幾十納秒量級。


圖1為GPS分布式授時(shí)系統(tǒng)結(jié)構(gòu)框圖；
圖2為PCI時(shí)統(tǒng)卡FPGA模塊結(jié)構(gòu)圖；
圖3為時(shí)間計(jì)數(shù)器關(guān)系圖；
圖4為讀寫緩存模塊結(jié)構(gòu)圖；
圖5為上位機(jī)RTX測試程序流程圖；
圖6為定時(shí)器設(shè)定為100微秒，相鄰兩幀的時(shí)間間隔；
圖7為定時(shí)器設(shè)定為100微秒，單機(jī)時(shí)間分辨率。
具體實(shí)施方式
現(xiàn)結(jié)合實(shí)施例、附圖對本發(fā)明作進(jìn)一步描述:
本發(fā)明的工作原理及實(shí)技術(shù)實(shí)現(xiàn)現(xiàn)步驟為:
1、GPS的中心機(jī)的功能為提供時(shí)源、保證同步，將一路模擬信號轉(zhuǎn)化為多路數(shù)字信號輸出。GPS授時(shí)中心機(jī)上的授時(shí)導(dǎo)航接收機(jī)模塊接收GPS衛(wèi)星發(fā)出的GPS模擬信號，解碼輸出兩路數(shù)字信號。其中NMEA-0183串行導(dǎo)航和時(shí)間報(bào)文(其中$GPRMC段包含有了 UTC日期和時(shí)間信息)，數(shù)據(jù)代碼為ASCII碼字符，同時(shí)還輸出秒脈沖信號，該秒脈沖信號的TTL電平上升沿與UTC標(biāo)準(zhǔn)時(shí)間相差不超過80ns。此兩路數(shù)字信號作為中心機(jī)上FPGA的輸入，F(xiàn)PGA規(guī)整出多路一致的時(shí)間電文信息和秒脈沖(PPS)，又作為各PCI時(shí)統(tǒng)卡的輸入信號，從而確保各子系統(tǒng)時(shí)源的一致性和準(zhǔn)確性。
2、由于中心機(jī)到PCI時(shí)統(tǒng)卡的距離為IOm到50m不等，在連接電纜中的信號傳輸方式采用低壓差分信號(LVDS)，防止發(fā)生由于對各子用戶設(shè)備傳輸距離不一致而導(dǎo)致信號衰減、不同步等問題。
3、PCI時(shí)統(tǒng)卡主要功能為完成電文解析，將連接電纜傳輸來的低壓差分信號轉(zhuǎn)換為TTL電平信號，并對秒脈沖進(jìn)行捕獲和分頻。在時(shí)統(tǒng)卡的FPGA中解析出的時(shí)間電文信息(年月日時(shí)分秒)可作為時(shí)間計(jì)數(shù)器的初始值，秒脈沖信號(PPS)提供每秒起始信息，作為基準(zhǔn)校準(zhǔn)秒及以上的計(jì)數(shù)器。同時(shí)由時(shí)授時(shí)卡的晶體振蕩器分頻得到微秒級計(jì)數(shù)脈沖(本發(fā)明選用20 μ s);然后將所有的時(shí)間信息存儲到FPGA片內(nèi)RAM中，20 μ s更新一次；各用戶設(shè)備通過PCI總線將RAM中的時(shí)間信息讀出。
4、應(yīng)用硬件描述語言(Verilog HDL)，在PCI時(shí)統(tǒng)卡的FPGA內(nèi)部設(shè)計(jì)串行時(shí)間報(bào)文及秒脈沖接收模塊、內(nèi)部守時(shí)功能模塊、計(jì)數(shù)模塊、數(shù)據(jù)存取模塊及PCI總線本地控制邏輯模塊，如圖2所示。
I) GPS時(shí)間報(bào)文及秒脈沖接收模塊
GPS衛(wèi)星同步時(shí)鐘輸出的串行時(shí)間報(bào)文及秒脈沖對時(shí)信號均為TTL電平。時(shí)間報(bào)文及秒脈沖的輸出頻率都是每秒一次，時(shí)間報(bào)文的同步幀與秒脈沖的準(zhǔn)時(shí)沿同時(shí)輸出。
串行時(shí)間報(bào)文接收模塊在專用設(shè)備開機(jī)時(shí)自動接收一幀時(shí)間報(bào)文，并以此作為該設(shè)備的基準(zhǔn)時(shí)間；隨后由秒脈沖接收模塊提取秒脈沖的準(zhǔn)時(shí)沿，進(jìn)行周期性對時(shí)。當(dāng)秒脈沖計(jì)數(shù)器接收到連續(xù)10個(gè)正常的PPS信號后，即認(rèn)為GPS時(shí)源穩(wěn)定，可開始正常工作。否則，認(rèn)為GPS無信號，進(jìn)入守時(shí)階段，直到數(shù)夠連續(xù)10個(gè)正常的PPS信號。
2)計(jì)數(shù)模塊
計(jì)數(shù)模塊包括年、月、日、時(shí)、分、秒、毫秒、20μ s計(jì)數(shù)器。其中年、月、日、時(shí)、分、秒計(jì)數(shù)器由接收的串行時(shí)間報(bào)文作為其初始值，20μ s計(jì)數(shù)脈沖由晶體振蕩器分頻得到，20 μ s計(jì)數(shù)器溢出信號作為毫秒的計(jì)數(shù)脈沖。當(dāng)秒脈沖下降沿到來時(shí)，修改秒及以上的計(jì)數(shù)器，毫秒和20 μ s計(jì)數(shù)器清零。各時(shí)間計(jì)數(shù)器關(guān)系如圖3所示。
3) FPGA內(nèi)部守時(shí)模塊
為防止在系統(tǒng)工作時(shí)由于GPS衛(wèi)星同步時(shí)鐘意外斷電或故障而引起的時(shí)間信息中斷，設(shè)計(jì)了守時(shí)功能模塊。
由FPGA內(nèi)部產(chǎn)生的秒脈沖比GPS衛(wèi)星同步時(shí)鐘輸出的秒脈沖延時(shí)5 μ s。當(dāng)FPGA內(nèi)毫秒計(jì)數(shù)器計(jì)到IOOOms時(shí),置溢出標(biāo)志位ms_of=l。若ms_of=l之后5μ s內(nèi)沒有檢測到秒脈沖，則認(rèn)為衛(wèi)星同步時(shí)鐘斷電或故障而沒有輸出秒脈沖。此時(shí)，進(jìn)入守時(shí)階段，由FPGA內(nèi)部晶振產(chǎn)生模擬的秒脈沖作為計(jì)數(shù)模塊的秒脈沖輸入。
4)讀寫緩存模塊
精確同步時(shí)鐘的時(shí)間信息存儲在FPGA內(nèi)部的緩存RAM中，分別由輸入控制器和輸出控制器控制時(shí)間信息的寫入和讀出，調(diào)度器負(fù)責(zé)控制信號和數(shù)據(jù)間的消息交互，其構(gòu)成如圖4所示。時(shí)間信息的輸入是每20 μ S寫入一次。經(jīng)過測試發(fā)現(xiàn)，時(shí)間信息寫入緩存(耗時(shí)不到Iys)比上位機(jī)讀出(耗時(shí)約10到15 μ S)快得多，因而本發(fā)明引入消息機(jī)制和乒乓緩沖，有效防止讀寫同一段緩沖時(shí)發(fā)生沖突，出現(xiàn)時(shí)間信息亂序等現(xiàn)象。
其原理為:取出RAM中兩段緩存(Α、B)用作乒乓緩沖
(I)當(dāng)上位機(jī)要求未對緩存進(jìn)行讀操作時(shí)，時(shí)間信息每20 μ s依次寫入緩存Α、B，即Α、Β兩段緩存的狀態(tài)均在讀和空閑兩種狀態(tài)間每20微秒切換一次，不同之處在于B滯后Α20微秒；
(2)當(dāng)上位機(jī)要求進(jìn)行讀取時(shí)間信息的操作時(shí)，輸出控制器會查詢兩段緩存的狀態(tài)，只有處于空閑狀態(tài)的一段能被讀；
(3)正在進(jìn)行讀取時(shí)間信息操作的那段緩存不再更新時(shí)間信息，只對另一段緩存每20 μ s更新一次時(shí)間信息；
(4)當(dāng)讀操作結(jié)束后，F(xiàn)PGA會產(chǎn)生一個(gè)電平形式的消息標(biāo)志位，調(diào)度器通知讀取時(shí)間信息操作已完成，恢復(fù)成步驟(I)的情況。
在引入這種乒乓緩沖和消息機(jī)制的讀寫控制的情況下，最壞情況是每次所讀緩存段所得到的時(shí)間信息是約20μ s以前的。另外，考慮到每次乒乓緩沖切換的因素，最終PCI總線輸出的時(shí)間信息理論誤差為20至40 μ S，誤差在接受范圍之內(nèi)。
5 ) PCI本地控制邏輯模塊
PCI總線是一種獨(dú)立于處理器的局部總線。選用PLX公司的PCI9054作為總線接口芯片，它是32位/33MHz的通用PCI總線控制器，突發(fā)傳輸速率達(dá)132MB/s，本地總線支持復(fù)用/非復(fù)用的32位地址/數(shù)據(jù)。
用PLX公司自帶的SDK對進(jìn)行驅(qū)動程序開發(fā)，實(shí)現(xiàn)連接到PCI9054的軟件接口，其基本功能包括設(shè)備的初始化、對端口的讀寫操作、中斷的設(shè)置和響應(yīng)及調(diào)用，以及對RAM的
直接讀與等。
5、開發(fā)上位機(jī)測試程序
考慮到系統(tǒng)的運(yùn)行可靠性和時(shí)間測量精度，上位機(jī)應(yīng)用程序選用RTX的高精度時(shí)鐘定時(shí)器來進(jìn)行測試，每次定時(shí)讀取PCI總線的時(shí)間信息，其流程圖如圖5所示。
選用RTX三種類型時(shí)鐘中的Clock_2，由RTJiAL提供，分辨率是I μ S。
RTX的定時(shí)器是一個(gè)隱式線程，當(dāng)定時(shí)器定時(shí)時(shí)間到達(dá)時(shí)RTSS會發(fā)出通知，線程接到通知后會調(diào)用在定時(shí)器創(chuàng)建時(shí)指定的處理程序。在時(shí)間分辨率測試軟件中，RTX的HAL時(shí)鐘周期設(shè)置為20 μ S，并創(chuàng)建了以Clock_2時(shí)鐘為基準(zhǔn)的定時(shí)器線程，負(fù)責(zé)讀取PCI總線中的時(shí)間信息，Clock_2時(shí)鐘的定時(shí)周期在程序中是可以設(shè)置的。 具體實(shí)施方式
1、硬件準(zhǔn)備工作就緒，打開電源，等待約10秒，直到GPS授時(shí)中心機(jī)的PPS信號燈穩(wěn)定(大約每一秒閃爍依次)。首先由GPS授時(shí)中心機(jī)上的TimeNav授時(shí)導(dǎo)航接收機(jī)模塊接收GPS信號，解碼輸出時(shí)間報(bào)文、秒脈沖信號。此兩路數(shù)字信號經(jīng)過中心機(jī)上FPGA規(guī)整出多路一致的時(shí)間電文信息和秒脈沖信號(PPS)。
2、GPS中心機(jī)輸出的時(shí)間電文信息和秒脈沖信號(PPS)通過連接電纜以低壓差分方式傳到各用戶設(shè)備的PCI時(shí)鐘卡中；
3、PCI時(shí)統(tǒng)卡將連接電纜傳輸來的低壓差分信號轉(zhuǎn)換為TTL電平信號，并對秒脈沖進(jìn)行捕獲和分頻。在時(shí)統(tǒng)卡的FPGA中解析出的時(shí)間電文信息(年月日時(shí)分秒)作為時(shí)間計(jì)數(shù)器的初始值，秒脈沖信號提供每秒起始信息，校準(zhǔn)秒及以上的計(jì)數(shù)器，同時(shí)PPS經(jīng)過晶振器分頻得到20微秒計(jì)數(shù)脈沖。
4、各計(jì)數(shù)器的時(shí)間信息經(jīng)過輸入控制器每20 μ s依次寫入緩存Α、B,即Α、B兩段緩存的狀態(tài)均在被寫入和空閑兩種狀態(tài)，每20 μ秒切換一次。
5、在RTX操作系統(tǒng)下，啟動時(shí)間分辨率測試軟件，設(shè)置定時(shí)器次數(shù)為1200000、定時(shí)器周期為100微秒，表示在定時(shí)器函數(shù)中以100微秒的間隔讀取PCI卡中的高精度時(shí)間信息，持續(xù)時(shí)間2min,點(diǎn)擊“GPSwj.rtss”開啟測試程序。
6、當(dāng)定時(shí)器時(shí)間計(jì)到100微秒時(shí)，輸出控制器會查詢兩段緩存的狀態(tài)。例如，A段緩存處于空閑狀態(tài)，B段緩存正處于寫狀態(tài)，輸出控制器只會讀取A段里的時(shí)間信息。
7、A段緩存正在進(jìn)行讀取時(shí)間信息操作，就不再更新時(shí)間信息。只對B段緩存每20 μ s更新一次時(shí)間信息。
8、讀操作結(jié)束后，F(xiàn)PGA會產(chǎn)生一個(gè)電平形式的消息標(biāo)志位，調(diào)度器通知讀取時(shí)間信息操作已完成，定時(shí)次數(shù)累加，定時(shí)器重置并開啟，緩存狀態(tài)恢復(fù)成步驟4的狀態(tài)。
9、循環(huán)步驟6到8，2分鐘后，所讀取的時(shí)間信息會自動記錄到文件中，文件名為“TimeResolve.txt” ；
10、利用Matlab軟件處理“TimeResolve.txt”文件中的時(shí)間信息,對相鄰兩巾貞的高精度時(shí)間信息作差，記為相鄰兩幀時(shí)間的間隔；然后再對相鄰兩幀的時(shí)間間隔作差，即為單臺計(jì)算機(jī)的時(shí)間分辨率。
11、測試結(jié)果如圖6和圖7。相鄰兩幀的時(shí)間間隔為90至120微秒，單臺計(jì)算機(jī)時(shí)間分辨率為20微秒，符合單臺計(jì)算機(jī)的時(shí)鐘分辨率優(yōu)于0.1ms的系統(tǒng)設(shè)計(jì)指標(biāo)。前文分析過最終PCI總線輸出的時(shí)間信息理論誤差為20到40 μ S，由測試結(jié)果圖發(fā)現(xiàn)測試結(jié)果與之吻合。
權(quán)利要求
1.一種基于乒乓緩沖和消息機(jī)制的高精度GPS分布式授時(shí)方法，其特征在于:采用的系統(tǒng)為GPS天線和與之連接的GPS授時(shí)中心機(jī)，以及安裝在各上位機(jī)的PCI時(shí)統(tǒng)卡，具體步驟如下: 步驟1:GPS授時(shí)中心機(jī)上的TimeNav授時(shí)導(dǎo)航接收機(jī)模塊接收GPS模擬信號，解碼輸出兩路數(shù)字信號:NMEA-0183格式的串行導(dǎo)航、時(shí)間報(bào)文及秒脈沖信號，然后同步輸出多路時(shí)間報(bào)文信息和秒脈沖信號，傳到各用戶設(shè)備的PCI時(shí)統(tǒng)卡中；所述多路的數(shù)目與用戶設(shè)備的數(shù)目相等； 步驟2 =PCI時(shí)統(tǒng)卡將信號轉(zhuǎn)換為TTL電平信號，以解析出的時(shí)間報(bào)文信息作為時(shí)間計(jì)數(shù)器中年、月、日、時(shí)、分和秒的初始值；秒脈沖信號作為每秒起始信息，校準(zhǔn)秒及以上的計(jì)數(shù)器；同時(shí)將秒脈沖信號分頻得到20微秒計(jì)數(shù)脈沖； 步驟3:將精確同步后時(shí)間計(jì)數(shù)器的時(shí)間信息每20 μ s寫入FPGA內(nèi)部的兩段緩存中；所述寫入方式為:只有其中一段緩存處于被寫入狀態(tài)，另一段則處于空閑狀態(tài)，每20 μ S兩段緩存的狀態(tài)交換一次； 步驟4:當(dāng)需要讀取時(shí)，只讀取處于空閑狀態(tài)的緩存中的信息，在此過程中，只對另一緩存每20 μ S更新一次時(shí)間信息； 步驟5:當(dāng)讀操作結(jié)束時(shí)，F(xiàn)PGA會產(chǎn)生一個(gè)電平形式的消息標(biāo)志位，調(diào)度器通知讀取時(shí)間信息操作已完成，兩段緩存的狀態(tài)恢復(fù)成步驟3的情況； 當(dāng)在步驟2中GPS衛(wèi)星同步時(shí)鐘意外斷電或故障而引起的時(shí)間信息中斷，F(xiàn)PGA內(nèi)毫秒計(jì)數(shù)器計(jì)到IOOOms時(shí)，置溢出標(biāo)志位置I ;若標(biāo)志位置I之后5μ s內(nèi)沒有檢測到秒脈沖，則系統(tǒng)進(jìn)入守時(shí)階段，由時(shí)統(tǒng)卡的FPGA內(nèi)部晶振產(chǎn)生模擬的秒脈沖作為計(jì)數(shù)模塊的秒脈沖輸入。
專利摘要
本發(fā)明提出一種基于乒乓緩沖和消息機(jī)制的高精度GPS分布式授時(shí)方法，以硬件對時(shí)的精確時(shí)鐘同步策略來實(shí)現(xiàn)空間遙操作系統(tǒng)中各專用設(shè)備之間的時(shí)鐘同步。以GPS衛(wèi)星同步時(shí)鐘作為時(shí)鐘源，利用秒脈沖周期性地給各專用設(shè)備對時(shí)。時(shí)間信息處理完全在FPGA內(nèi)部完成，既不影響各專用設(shè)備的時(shí)間同步精度，又不干預(yù)專用設(shè)備應(yīng)用程序正常工作。本發(fā)明授時(shí)時(shí)源還支持IRIG-B碼授時(shí)，IRIG-B型碼的時(shí)幀速率為1幀/s，可傳遞100位的信息。B型碼經(jīng)譯碼后可獲得1、10、100、1000c/s的脈沖信號和BCD編碼的時(shí)間信息及控制功能信息，其同步精度可達(dá)幾十納秒量級。
文檔編號G04R40/06GKCN103076737SQ201310000435
公開日2013年5月1日 申請日期2013年1月4日
發(fā)明者黃攀峰, 劉正雄, 田志宇, 孟中杰 申請人:西北工業(yè)大學(xué)導(dǎo)出引文BiBTeX, EndNote, RefMan