恒壓電路以及模擬電子鐘表的制作方法
【專利摘要】本發(fā)明提供恒壓電路以及模擬電子鐘表，進行低消耗電流且穩(wěn)定的動作。該恒壓電路具備：差動放大電路，通過預(yù)定的信號切換該差動放大電路的通斷，根據(jù)輸入的基準電壓和反饋電壓控制輸出晶體管的柵極的電壓；開關(guān)電路，其與差動放大電路的輸出端子連接，通過預(yù)定的信號使該開關(guān)電路通斷；以及電壓保持電路，其連接在輸出晶體管的柵極與電源端子之間，具有串聯(lián)連接的電阻和電容。另外，模擬電子鐘表具備至少向振蕩電路和分頻電路供給電壓的上述恒壓電路。
【專利說明】恒壓電路以及模擬電子鐘表
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及降低功耗的恒壓電路以及模擬電子鐘表。
【背景技術(shù)】
[0002]圖3示出模擬電子鐘表的框圖。模擬電子鐘表由半導(dǎo)體裝置1、石英2、電池3和電機4構(gòu)成。半導(dǎo)體裝置I由連接石英2的振蕩電路11、分頻電路12、輸出驅(qū)動這些電路的恒壓Vreg的恒壓電路10、驅(qū)動電機4的輸出電路13構(gòu)成。
[0003]模擬電子鐘表因為需要盡量減少電池交換，所以半導(dǎo)體裝置I需要減少消耗電流。作為減少消耗電流的一個方法，提出了消耗電流較少的恒壓電路10(參照專利文獻I)。
[0004]圖4是現(xiàn)有的恒壓電路的框圖。現(xiàn)有的恒壓電路10具備產(chǎn)生基準電壓Vref的基準電壓電路101、差動放大電路102、輸出晶體管103、分壓電路104、由電容器構(gòu)成的保持電路105和開關(guān)電路106。
[0005]現(xiàn)有的恒壓電路10具備保持輸出晶體管103的柵極電壓的保持電路105，通過使差動放大電路102等進行間歇動作來減少功耗。利用信號Φ I停止差動放大電路102的動作，使開關(guān)電路106斷開。此時，輸出晶體管103的柵極電壓由保持電路105保持開關(guān)電路106斷開前的電壓。只要負載電流沒有大幅地變動，恒壓電路10就能夠輸出恒壓Vreg。
[0006]專利文獻1:日本特開2000-298523號公報
[0007]但是，現(xiàn)有的恒壓電路10在負載電流大幅變動的情況下，無法維持輸出電壓。即，在開關(guān)電路106斷開時如果電池電壓急劇下降，則輸出晶體管103的柵/源間電壓變小，所以恒壓Vreg也發(fā)生變動。并且，當恒壓Vreg低于振蕩電路11的振蕩停止電壓VDOS時，振蕩電路11可能失去穩(wěn)定性,停止振蕩。

【發(fā)明內(nèi)容】

[0008]本發(fā)明是鑒于這些問題點而完成的，提供即使在電機動作期間產(chǎn)生電池電壓變動也能夠獲得穩(wěn)定的恒壓的恒壓電路。
[0009]本發(fā)明的恒壓電路的特征是，其具備:輸出晶體管，其連接在輸出端子與電源端子之間；分壓電路，其連接在輸出端子與接地端子之間，對輸出端子的輸出電壓進行分壓，輸出反饋電壓；基準電壓電路，其輸出基準電壓；差動放大電路，其通過預(yù)定的信號切換通斷，根據(jù)輸入的基準電壓和反饋電壓控制輸出晶體管的柵極的電壓；開關(guān)電路，其與差動放大電路的輸出端子連接，通過預(yù)定的信號使該開關(guān)電路進行通斷；以及電壓保持電路，其連接在輸出晶體管的柵極與電源端子之間，具有串聯(lián)連接的電阻和電容。
[0010]本發(fā)明的模擬電子鐘表的特征是，其具備:振蕩電路，其輸出固定頻率的時鐘信號；分頻電路，其對振蕩電路輸出的時鐘信號進行分頻，輸出所需頻率的信號；輸出電路，其根據(jù)分頻電路輸出的信號驅(qū)動電機；以及上述的恒壓電路，其至少向振蕩電路和分頻電路供給電壓。
[0011]發(fā)明的效果[0012]根據(jù)本發(fā)明，可提供進行低消耗電流且穩(wěn)定的動作的恒壓電路。因此，可提供電池壽命長的模擬電子鐘表。
【專利附圖】

【附圖說明】
[0013]圖1是本實施方式的恒壓電路的框圖。
[0014]圖2是示出本實施方式的恒壓電路的另一例的框圖。
[0015]圖3是模擬電子鐘表的框圖。
[0016]圖4是現(xiàn)有的恒壓電路的框圖。
[0017]標號說明
[0018]I半導(dǎo)體裝置；10恒壓電路；11振蕩電路；12分頻電路；13輸出電路；101基準電壓電路；102差動放大電路；104分壓電路；115保持電路；124分壓電路；125保持電路。
【具體實施方式】
[0019]以下，參照附圖來說明本發(fā)明的實施方式。
[0020]圖3是模擬電子鐘表的框圖。模擬電子鐘表由半導(dǎo)體裝置1、石英2、電池3和電機4構(gòu)成。半導(dǎo)體裝置I由連接石英2的振蕩電路11、分頻電路12、輸出驅(qū)動這些電路的恒壓Vreg的恒壓電路10、驅(qū)動電機4的輸出電路13構(gòu)成。
[0021 ] 這里，模擬電子鐘表以電源電壓Vdd為基準進行動作。因此，以下，電路全部以電源電壓Vdd為基準而進行說明。
[0022]振蕩電路11使外置的石英2以穩(wěn)定的頻率進行振蕩，輸出固定頻率的時鐘信號。分頻電路12對振蕩電路11的時鐘信號進行分頻，輸出所需頻率的信號。輸出電路13利用分頻電路12的信號驅(qū)動電機4。
[0023]圖1是本實施方式的恒壓電路的框圖。恒壓電路10具備基準電壓電路101、差動放大電路102、輸出晶體管103、分壓電路104、保持電路115和開關(guān)電路106。
[0024]基準電壓電路101產(chǎn)生基準電壓Vref。分壓電路104對輸出端子的電壓Vreg進行分壓，輸出反饋電壓VFB。差動放大電路102向輸出晶體管103的柵極輸出電壓Vs，使基準電壓Vref與反饋電壓VFB相等。另外，通過信號Φ I對差動放大電路102進行通斷控制。與差動放大電路102同步地通過信號Φ I對開關(guān)電路106進行通斷控制。保持電路115例如由串聯(lián)連接的電阻和電容構(gòu)成，連接在輸出晶體管103的柵極與電源端子(Vss)之間。保持電路115在開關(guān)電路106斷開時，保持之前的電壓Vs。
[0025]通過信號Φ I對差動放大電路102進行通斷控制，由此，恒壓電路10實現(xiàn)消耗電流的降低。
[0026]接著，說明本實施方式的恒壓電路10的動作。
[0027]在開關(guān)電路106接通時，恒壓電路10作為通常的電壓調(diào)節(jié)器進行動作。保持電路115作為相位補償電路發(fā)揮作用，以使恒壓電路10進行穩(wěn)定動作。
[0028]在開關(guān)電路106斷開時，保持電路115保持開關(guān)電路106斷開前的電壓Vs。并且，輸出晶體管103的柵極由電壓Vs控制，輸出晶體管103輸出恒壓Vreg。
[0029]此時，例如當通過驅(qū)動電機4使電源電壓Vss變動到Vdd側(cè)時，恒壓電路10進行以下這樣的動作。[0030]當電源電壓Vss變動到Vdd側(cè)時，輸出晶體管103的柵極電壓Vs經(jīng)由保持電路115而受到影響，變動到Vdd側(cè)。因此，在輸出晶體管103中，柵/源間電壓保持恒定，所以其漏極電流是恒定的。其結(jié)果，恒壓電路10能夠不受電源變動的影響，而輸出恒定的恒壓Vreg0
[0031]如以上說明的那樣，恒壓電路10具備保持電路115，由此能夠?qū)崿F(xiàn)低消耗電流且穩(wěn)定的動作。
[0032]圖2是示出本實施方式的恒壓電路的另一例的框圖。
[0033]如圖2所示，保持電路也可構(gòu)成為保持電路125那樣，分壓電路也可構(gòu)成為分壓電路124那樣。
[0034]此外，說明了模擬電子鐘表以電源電壓Vdd為基準的情況，但是，如果電源電壓Vss為基準，則能夠與其相應(yīng)地獲得同樣的效果。
【權(quán)利要求】
1.一種恒壓電路，其特征在于，該恒壓電路具備: 輸出晶體管，其連接在輸出端子與電源端子之間； 分壓電路，其連接在所述輸出端子與接地端子之間，對所述輸出端子的輸出電壓進行分壓，輸出反饋電壓； 基準電壓電路，其輸出基準電壓； 差動放大電路，通過預(yù)定的信號切換該差動放大電路的通斷，該差動放大電路根據(jù)輸入的所述基準電壓和所述反饋電壓控制所述輸出晶體管的柵極的電壓； 開關(guān)電路，其與所述差動放大電路的輸出端子連接，通過所述預(yù)定的信號使該開關(guān)電路通斷；以及 電壓保持電路，其連接在所述輸出晶體管的柵極與所述電源端子之間，具有串聯(lián)連接的電阻和電容。
2.—種模擬電子鐘表,其特征在于,該模擬電子鐘表具備: 振蕩電路，其輸出固定頻率的時鐘信號； 分頻電路，其對所述振蕩電路輸出的時鐘信號進行分頻，輸出所需頻率的信號； 輸出電路，其根據(jù)所述分頻電路輸出的信號來驅(qū)動電機；以及 權(quán)利要求1所述的恒壓電路，其至少向所述振蕩電路和所述分頻電路供給電壓。
【文檔編號】G04C3/00GK103941793SQ201310499645
【公開日】2014年7月23日 申請日期:2013年10月22日 優(yōu)先權(quán)日:2013年1月23日
【發(fā)明者】渡邊考太郎, 見谷真 申請人:精工電子有限公司