一種ic pmu上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路的制作方法
【專利摘要】本實(shí)用新型涉及一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路，包括DC?DC、CPLD、第一負(fù)載開關(guān)、第二負(fù)載開關(guān)、第三負(fù)載開關(guān)、第一緩啟電路、第二緩啟電路、第一二極管、第二二極管、第三二極管、待測試IC和輔助測試PC，本實(shí)用新型通過CPLD對(duì)待測試IC的PMU模塊的上電、上下電間隔和上下電次數(shù)進(jìn)行設(shè)置，進(jìn)而控制待測試IC上電和下電；采用輔助測試PC對(duì)待測試IC的上電延遲和上下電結(jié)果進(jìn)行監(jiān)測，并通過與CPLD中設(shè)置的上下電次數(shù)進(jìn)行對(duì)比判斷測試是否成功，從而實(shí)現(xiàn)待測試IC的PMU模塊上電時(shí)間及系統(tǒng)反復(fù)上下電穩(wěn)定性測試，本新型電路設(shè)計(jì)簡單、成本低、應(yīng)用面較廣和簡單易用的特點(diǎn)，可取代常規(guī)程控電源供電的測試方法。
【專利說明】
一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及IC技術(shù)領(lǐng)域，特別涉及一種ICPMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路。
【背景技術(shù)】
[0002]IC電源及系統(tǒng)上下電穩(wěn)定性測試是IC驗(yàn)證中必不可少的一個(gè)環(huán)節(jié)，常用驗(yàn)證方法為使用程控電源或?qū)Ｓ玫纳舷码娫O(shè)備進(jìn)行控制，程控電源價(jià)格昂貴，且因其內(nèi)部電路比較復(fù)雜、容性負(fù)載較大，上電時(shí)間固定且變化緩慢，導(dǎo)致驗(yàn)證測試受限。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型目的是提供一種ICPMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路，解決現(xiàn)有技術(shù)中存在的上述問題。
[0004]本實(shí)用新型解決上述技術(shù)問題的技術(shù)方案如下:
[0005]—種IC PMU(電源管理單元)上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路，包括DC-DC、CPLD(復(fù)雜可編程邏輯器件)、第一負(fù)載開關(guān)、第二負(fù)載開關(guān)、第三負(fù)載開關(guān)、第一緩啟電路、第二緩啟電路、第一二極管、第二二極管、第三二極管、待測試IC和輔助測試PC，所述DC-DC的輸出端分別與所述CPLD、第一負(fù)載開關(guān)、第二負(fù)載開關(guān)和第三負(fù)載開關(guān)的VDD端電連接，所述CPLD的1l端、102端和103端分別與所述第一負(fù)載開關(guān)、第二負(fù)載開關(guān)和第三負(fù)載開關(guān)的PWR_EN端電連接，所述第一負(fù)載開關(guān)的輸出端與所述第一二極管的陽極電連接，所述第二負(fù)載開關(guān)的輸出端串聯(lián)第一緩啟電路后與所述第二二極管的陽極電連接，所述第三負(fù)載開關(guān)的輸出端串聯(lián)第二緩啟電路后與所述第三二極管的陽極電連接，所述第一二極管、第二二極管、第三二極管的陰極均與所述待測試IC的PMU模塊的VDD_LD0_IN端電連接，所述待測試IC與所述輔助測試PC電連接。
[0006]本實(shí)用新型的有益效果是:通過CPLD對(duì)待測試IC的PMU模塊的上電、上下電間隔和上下電次數(shù)進(jìn)行設(shè)置，進(jìn)而控制待測試IC上電和下電；采用輔助測試PC對(duì)待測試IC的上電延遲和上下電結(jié)果進(jìn)行監(jiān)測，并通過與CPLD中設(shè)置的上下電次數(shù)進(jìn)行對(duì)比判斷測試是否成功，從而實(shí)現(xiàn)待測試IC的PMU模塊上電時(shí)間及系統(tǒng)反復(fù)上下電穩(wěn)定性測試，本新型電路設(shè)計(jì)簡單、成本低、應(yīng)用面較廣和簡單易用的特點(diǎn)，可取代常規(guī)程控電源供電的測試方法。
[0007]在上述技術(shù)方案的基礎(chǔ)上，本實(shí)用新型還可以做如下改進(jìn)。
[0008]進(jìn)一步，所述第一緩啟電路和第二緩啟電路均包括匪OS管、PMOS管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第一電容、第二電容、第三電容和第四電容;所述第一電阻的一端與所述匪OS管的源極電連接，另一端與所述PMOS管的柵極;所述PMOS管的柵極和所述第一電阻的公共端分別電連接第二電阻的一端和第二電容的一端，所述第二電阻的另一端、所述第二電容的另一端和所述PMOS管的源極均接地;所述NMOS管的柵極與所述匪OS管的漏極間依次串聯(lián)所述第三電阻、第五電阻和第三電容;所述第四電阻的一端與所述PMOS管的漏極電連接，另一端與所述第三電阻和所述第五電阻的公共端電連接;所述第一電容的一端與所述第一電阻和所述NMOS管的源極的公共端電連接，另一端接地;所述第四電容的一端與所述第三電容和所述NMOS管的漏極的公共端電連接，另一端接地;所述第一電阻和所述第一電容的公共端為所述緩啟電路的VDD_IN端，所述第三電容和所述第四電容的公共端為所述緩啟電路的VDD_0UT端。
[0009]采用上述進(jìn)一步方案的有益效果是，緩啟電路采用MOS管加外圍器件來實(shí)現(xiàn)控制，MOS管具有低導(dǎo)通電阻及電壓驅(qū)動(dòng)特性，使得控制電路簡單，只需加幾個(gè)外部無源器件即可工作。
[0010]進(jìn)一步，所述DC-DC為Buck電路(降壓式變換電路)。
[0011 ]進(jìn)一步，所述待測試IC與所述輔助測試PC采用RS-232接口電連接。
[0012]進(jìn)一步，還包括第六電阻，所述第六電阻的一端與所述PMU模塊的VDD_LD0_IN端電連接，另一端接地。
[0013]采用上述進(jìn)一步方案的有益效果是，為下電過程中提供快速泄放通路，加速電源下電。
【附圖說明】
[0014]圖1為本實(shí)用新型一種ICPMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路原理框圖；
[0015]圖2為本實(shí)用新型一種ICPMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路的緩啟電路電路圖。
[0016]附圖中，各標(biāo)號(hào)所代表的部件列表如下:
[0017]1、第一二極管，2、第二二極管，3、第三二極管，4、NM0S管，5、PM0S管，6、第一電阻，
7、第二電阻，8、第三電阻，9第四電阻，10、第五電阻，11、第一電容，12、第二電容，13、第三電容，14、第四電容，15、第六電阻。
【具體實(shí)施方式】
[0018]以下結(jié)合附圖對(duì)本實(shí)用新型的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本實(shí)用新型，并非用于限定本實(shí)用新型的范圍。
[0019]如圖1所示，一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路，包括DC-DC、CPLD、第一負(fù)載開關(guān)、第二負(fù)載開關(guān)、第三負(fù)載開關(guān)、第一緩啟電路、第二緩啟電路、第一二極管1、第二二極管2、第三二極管3、待測試IC和輔助測試PC，所述DC-DC的輸出端分別與所述CPLD、第一負(fù)載開關(guān)、第二負(fù)載開關(guān)和第三負(fù)載開關(guān)的VDD端電連接，所述CPLD的1l端、102端和103端分別與所述第一負(fù)載開關(guān)、第二負(fù)載開關(guān)和第三負(fù)載開關(guān)的PWR_EN端電連接，所述第一負(fù)載開關(guān)的輸出端與所述第一二極管I的陽極電連接，所述第二負(fù)載開關(guān)的輸出端串聯(lián)第一緩啟電路后與所述第二二極管2的陽極電連接，所述第三負(fù)載開關(guān)的輸出端串聯(lián)第二緩啟電路后與所述第三二極管3的陽極電連接，所述第一二極管1、第二二極管2、第三二極管3的陰極均與所述待測試IC的PMU模塊的VDD_LD0_IN端電連接，所述待測試IC與所述輔助測試PC電連接。
[0020]通過所述CPLD對(duì)待測試IC的PMU模塊的上電、上下電間隔和上下電次數(shù)進(jìn)行設(shè)置，進(jìn)而控制待測試IC上電和下電。
[0021]所述第一負(fù)載開關(guān)、第二負(fù)載開關(guān)和第三負(fù)載開關(guān)分別為各支路上電控制電路，若該待測試IC使能信號(hào)拉高，則打開支路電源，若該芯片使能信號(hào)為低，則關(guān)閉支路電源。
[0022]所述第一二極管1、第二二極管2和第三二極管3為兼容設(shè)計(jì)器件，可防止某一支路上電其它支路未上電的情況下倒灌到其它支路電源上。
[0023]所述第一緩啟電路和第二緩啟電路為相同緩啟電路，主要實(shí)現(xiàn)防抖動(dòng)延時(shí)上電及緩啟功能。如圖2所示，所述第一緩啟電路和第二緩啟電路均包括NMOS管4、PM0S管5、第一電阻6、第二電阻7、第三電阻8、第四電阻9、第五電阻10、第一電容11、第二電容12、第三電容13和第四電容14;所述第一電阻6的一端與所述匪OS管4的源極電連接，另一端與所述PMOS管5的柵極;所述PMOS管5的柵極和所述第一電阻6的公共端分別電連接第二電阻7的一端和第二電容12的一端，所述第二電阻7的另一端、所述第二電容12的另一端和所述PMOS管5的源極均接地;所述匪OS管4的柵極與所述匪OS管4的漏極間依次串聯(lián)所述第三電阻8、第五電阻10和第三電容13;所述第四電阻9的一端與所述PMOS管5的漏極電連接，另一端與所述第三電阻8和所述第五電阻10的公共端電連接;所述第一電容11的一端與所述第一電阻6和所述匪OS管4的源極的公共端電連接，另一端接地，為去耦電容;所述第四電容14的一端與所述第三電容13和所述NMOS管4的漏極的公共端電連接，另一端接地，也為去耦電容;所述第一電阻6和所述第一電容11的公共端為所述緩啟電路的VDD_IN端，所述第三電容13和所述第四電容14的公共端為所述緩啟電路的VDD_0UT端。
[0024]所述緩啟電路主要用于調(diào)節(jié)支路電源上電時(shí)間，通過調(diào)節(jié)內(nèi)部電路阻容參數(shù)以及根據(jù)Vgs導(dǎo)通電壓門限的不同，選擇相應(yīng)的MOSFET器件，可調(diào)整支路電源上電時(shí)間，以測試待測試IC的PMU模塊的上電時(shí)間健壯性及系統(tǒng)穩(wěn)定性。
[0025]所述第一電阻6、第二電阻7和第二電容12組成防抖延時(shí)電路，且所述第一電阻6可為第一電容11提供一個(gè)快速放電通道，第一電阻6和第二電阻7的分壓值需要大于所述PMOS管5的導(dǎo)通門限電壓，用于控制所述PMOS管5的開啟，PMOS管5的導(dǎo)通門限電壓和其自身參數(shù)相關(guān)。適當(dāng)改變所述第一電阻6、第二電阻7和第二電容12的值可改變電路的防抖動(dòng)延時(shí)以滿足電路設(shè)計(jì)要求。
[0026]所述第四電阻9和第三電容13組成充電回路，用于控制上電電流上升斜率，并控制PMOS管5的開啟過程，延長平臺(tái)電壓的時(shí)間達(dá)到緩啟的目的。
[0027]所述第三電阻8和第五電阻10用于防止NMOS管4自激振蕩，一般第三電阻8和第五電阻10的阻值遠(yuǎn)小于第四電阻9的阻值。
[0028]所述NMOS管4為功率器件，需結(jié)合電路進(jìn)行選型，需要考慮匪OS管4自身耐電壓和耐沖擊電流的大小，柵源間的開啟電壓、直流導(dǎo)通電阻、熱阻和最大結(jié)溫等參數(shù)。此電路中主要利用的NMOS管4開關(guān)特性，通過柵源極的電壓來控制漏源間的導(dǎo)通速度，從而控制上電時(shí)輸出電壓的上升時(shí)間實(shí)現(xiàn)緩啟功能，通過調(diào)整外圍阻容器件值并考慮NMOS管4的寄生參數(shù)的影響，可對(duì)上升時(shí)間進(jìn)行適當(dāng)調(diào)整。
[0029]所述DC-DC為Buck電路，輸入為直流輸入DC_IN，完成從高電壓到低電壓變換功能，如5V直流電源轉(zhuǎn)換為3.3V電源。
[0030]所述待測試IC與所述輔助測試PC采用RS-232接口電連接。采用輔助測試PC對(duì)待測試IC的上電延遲和上下電結(jié)果進(jìn)行監(jiān)測，并通過與CPLD中設(shè)置的上下電次數(shù)進(jìn)行對(duì)比判斷測試是否成功，從而實(shí)現(xiàn)待測試IC的PMU模塊上電時(shí)間及系統(tǒng)反復(fù)上下電穩(wěn)定性測試。
[0031]所示測試電路還包括第六電阻15，所述第六電阻15的一端與所述PMU模塊的VDD_LDO_IN端電連接，另一端接地，為下電過程中提供快速泄放通路，加速電源下電。
[0032]以上所述僅為本實(shí)用新型的較佳實(shí)施例，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路，其特征在于，包括DC-DC、CPLD、第一負(fù)載開關(guān)、第二負(fù)載開關(guān)、第三負(fù)載開關(guān)、第一緩啟電路、第二緩啟電路、第一二極管(I)、第二二極管(2)、第三二極管(3)、待測試IC和輔助測試PC， 所述DC-DC的輸出端分別與所述CPLD、第一負(fù)載開關(guān)、第二負(fù)載開關(guān)和第三負(fù)載開關(guān)的VDD端電連接，所述CPLD的1l端、102端和103端分別與所述第一負(fù)載開關(guān)、第二負(fù)載開關(guān)和第三負(fù)載開關(guān)的PWR_EN端電連接，所述第一負(fù)載開關(guān)的輸出端與所述第一二極管(I)的陽極電連接，所述第二負(fù)載開關(guān)的輸出端串聯(lián)第一緩啟電路后與所述第二二極管(2)的陽極電連接，所述第三負(fù)載開關(guān)的輸出端串聯(lián)第二緩啟電路后與所述第三二極管(3)的陽極電連接，所述第一二極管(I)、第二二極管(2)、第三二極管(3)的陰極均與所述待測試IC的PMU模塊的VDD_LD0_IN端電連接，所述待測試IC與所述輔助測試PC電連接。2.根據(jù)權(quán)利要求1所述一種ICPMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路，其特征在于，所述第一緩啟電路和第二緩啟電路均包括NMOS管(4)、PM0S管(5)、第一電阻(6)、第二電阻(7)、第三電阻(8)、第四電阻(9)、第五電阻(10)、第一電容(11)、第二電容(12)、第三電容(13)和第四電容(14); 所述第一電阻(6)的一端與所述匪OS管(4)的源極電連接，另一端與所述PMOS管(5)的柵極;所述PMOS管(5)的柵極和所述第一電阻(6)的公共端分別電連接第二電阻(7)的一端和第二電容(12)的一端，所述第二電阻(7)的另一端、所述第二電容(12)的另一端和所述PMOS管(5)的源極均接地;所述NMOS管⑷的柵極與所述NMOS管(4)的漏極間依次串聯(lián)所述第三電阻(8)、第五電阻(10)和第三電容(13);所述第四電阻(9)的一端與所述PMOS管(5)的漏極電連接，另一端與所述第三電阻(8)和所述第五電阻(10)的公共端電連接;所述第一電容(11)的一端與所述第一電阻(6)和所述NMOS管(4)的源極的公共端電連接，另一端接地；所述第四電容(14)的一端與所述第三電容(13)和所述NMOS管(4)的漏極的公共端電連接，另一端接地;所述第一電阻(6)和所述第一電容(11)的公共端為所述緩啟電路的VDD_IN端，所述第三電容(13)和所述第四電容(14)的公共端為所述緩啟電路的VDD_0UT端。3.根據(jù)權(quán)利要求1所述一種ICPMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路，其特征在于，所述DC-DC為Buck電路。4.根據(jù)權(quán)利要求1所述一種ICPMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路，其特征在于，所述待測試IC與所述輔助測試PC采用RS-232接口電連接。5.根據(jù)權(quán)利要求1至4任一所述一種ICPMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測試電路，其特征在于，還包括第六電阻(15)，所述第六電阻(15)的一端與所述PMU模塊的VDD_LD0_IN端電連接，另一端接地。
【文檔編號(hào)】G01R31/28GK205484701SQ201620192946
【公開日】2016年8月17日
【申請(qǐng)日】2016年3月14日
【發(fā)明人】周國超, 范亞男
【申請(qǐng)人】武漢夢芯科技有限公司