一種電源板三相交流信號(hào)相位檢測(cè)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電源板信號(hào)檢測(cè)裝置，尤其是涉及一種電源板三相交流信號(hào)相位檢測(cè)裝置。
【背景技術(shù)】
[0002]慣組電源板是電源板是電源一種常用的電源板，對(duì)慣組電源板輸出的三相交流信號(hào)的頻率相位差，正弦波信號(hào)的頻率失真度以及方波信號(hào)的頻率占空比幾項(xiàng)參數(shù)的測(cè)試研宄和顯示結(jié)果的誤差分析對(duì)技術(shù)人員了解電源板的輸出信號(hào)的狀態(tài)具有重要的意義，。這些信號(hào)參數(shù)的測(cè)量在工業(yè)自動(dòng)化、智能控制及通信電子等許多領(lǐng)域都有廣泛應(yīng)用。隨著數(shù)字電子技術(shù)尤其是FPGA、CPLD等可編程邏輯器件技術(shù)的發(fā)展，工作時(shí)鐘的頻率不斷的提高，采用數(shù)字方法測(cè)頻率、測(cè)相位、測(cè)占空比的精度不斷提高。而傳統(tǒng)依靠模擬器件的方法，如二極管鑒相法、脈沖計(jì)數(shù)法等方法，測(cè)量系統(tǒng)復(fù)雜，需專用器件，硬件成本高，且精度不尚O
[0003]本實(shí)用新型為了克服上述缺陷，進(jìn)行了有益的改進(jìn)。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的在于解決現(xiàn)有技術(shù)中的上述不足，提供了一種一種電源板三相交流信號(hào)相位檢測(cè)裝置。
[0005]為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用以下技術(shù)方案:
[0006]一種電源板三相交流信號(hào)相位檢測(cè)裝置，包括信號(hào)預(yù)處理電路，其特殊之處在于:所述電源板三相交流信號(hào)相位檢測(cè)裝置還包括FPGA芯片、AVR單片機(jī)、A/D芯片，上位機(jī)和電源模塊，所述信號(hào)預(yù)處理電路的輸入端接收待測(cè)電源板輸出的三相交流信號(hào)并對(duì)信號(hào)進(jìn)行調(diào)理，所述信號(hào)預(yù)處理電路的輸出端連接FPGA芯片的輸入端，經(jīng)調(diào)理過的信號(hào)傳輸給FPGA芯片，所述FPGA芯片包括邏輯單元、觸發(fā)器和I/O引腳，所述FPGA芯片完成對(duì)信號(hào)所需的計(jì)數(shù)工作，三相交流信號(hào)經(jīng)所述信號(hào)預(yù)處理電路調(diào)理后轉(zhuǎn)換成3路同步方波信號(hào)，再依次輸入FPGA芯片內(nèi)部的相位比較器、計(jì)數(shù)器和鎖存器，所述相位比較器對(duì)2路方波進(jìn)行異或操作，得到相位差信號(hào)，并對(duì)高電平部分的高頻標(biāo)準(zhǔn)信號(hào)計(jì)數(shù)，所述FPGA芯片將計(jì)數(shù)值通過數(shù)據(jù)線發(fā)送給AVR單片機(jī)進(jìn)行運(yùn)算處理，并將處理結(jié)果通過串口總線MAX232發(fā)送給上位機(jī)進(jìn)行顯示；
[0007]進(jìn)一步地，所述電源模塊分別連接FPGA芯片和AVR單片機(jī)，并為FPGA芯片和AVR單片機(jī)提供電能；所述FPGA芯片的外部連接有50MHz外部晶振，外部晶振為FPGA芯片提供10kHz高頻標(biāo)準(zhǔn)信號(hào)；
[0008]進(jìn)一步地，所述信號(hào)預(yù)處理電路包括過零比較器和光電耦合器，其中所述過零比較器為L(zhǎng)M358，所述光電耦合器為4N25型光電耦合器，所述過零比較器將三相交流信號(hào)的正弦波轉(zhuǎn)換為方波，并經(jīng)光電耦合器進(jìn)行增幅調(diào)整；
[0009]進(jìn)一步地，所述A/D芯片采用ADS822E高速模數(shù)轉(zhuǎn)換芯片，直接對(duì)待測(cè)電源板進(jìn)行采樣，采樣后輸入AVR單片機(jī)進(jìn)行FFT分析。
[0010]本實(shí)用新型的有益效果:本實(shí)用新型利用FPGA配合高頻外部晶振及信號(hào)的預(yù)處理電路進(jìn)行三相交流信號(hào)的相位進(jìn)行檢測(cè)，通過對(duì)被測(cè)信號(hào)進(jìn)行濾波檢波等信號(hào)調(diào)理，實(shí)時(shí)計(jì)算相位差，由單片機(jī)依照給定的算法計(jì)算出被測(cè)信號(hào)相位情況。最后，將得到的相位信息通過AVR單片機(jī)打包，利用串口通信原理上傳至上位機(jī)進(jìn)行顯示。本實(shí)用新型將測(cè)結(jié)果進(jìn)行實(shí)時(shí)顯示，大大節(jié)省了傳統(tǒng)使用電表進(jìn)行檢測(cè)工作的時(shí)間，減少了工作量，且避免了人為操作時(shí)帶來(lái)的誤差，且能根據(jù)要求達(dá)到所要求的精度，大大提高了電源板檢測(cè)工作的效率。
【附圖說明】
[0011]圖1是本實(shí)用新型實(shí)施例檢測(cè)裝置原理框圖。
[0012]圖2是本實(shí)用新型實(shí)施例三相交流信號(hào)相位檢測(cè)模塊原理圖。
【具體實(shí)施方式】
[0013]下面結(jié)合附圖與實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的說明。
[0014]本實(shí)用新型的實(shí)施例參考圖1-2所示，一種電源板三相交流信號(hào)相位檢測(cè)裝置，包括信號(hào)預(yù)處理電路，所述電源板三相交流信號(hào)頻率檢測(cè)裝置還包括FPGA芯片、AVR單片機(jī)、A/D芯片，上位機(jī)和電源模塊，由于FPGA內(nèi)部有豐富的邏輯單元、觸發(fā)器及I/O引腳，并采用高速CMOS工藝功耗低，因此，出于簡(jiǎn)化硬件電路，提高系統(tǒng)集成度與可靠性的考慮，F(xiàn)PGA芯片完成相位參數(shù)的測(cè)試工作；同時(shí)，由于AVR單片機(jī)具有高可靠性、高速度、低功耗、低價(jià)位、I/O功能強(qiáng)大具有A/D轉(zhuǎn)換電路及可完成高速的串口通信等特點(diǎn)，本實(shí)用新型選擇AVR單片機(jī)完成測(cè)試數(shù)據(jù)的接收并打包上傳至上位機(jī)的工作。待測(cè)信號(hào)通過信號(hào)調(diào)理電路對(duì)信號(hào)進(jìn)行調(diào)理，包括幅值調(diào)理及正弦波變同步方波，使之可由FPGA接收，通過FPGA完成對(duì)各待測(cè)信號(hào)進(jìn)行所需的計(jì)數(shù)工作，AVR單片機(jī)向FPGA發(fā)地址信號(hào)分別選通計(jì)數(shù)值，通過數(shù)據(jù)線發(fā)送至單片機(jī)，AVR單片機(jī)對(duì)其進(jìn)行數(shù)據(jù)運(yùn)算，將結(jié)果通過串口發(fā)送至上位機(jī)顯示處理。
[0015]系統(tǒng)在測(cè)量三相交流信號(hào)相位時(shí)，直接利用經(jīng)信號(hào)預(yù)處理電路處理后輸入FPGA的3路同步方波，兩兩進(jìn)行相位比較，得到相位差信號(hào)，再利用計(jì)數(shù)器對(duì)相位差信號(hào)的高電平部分進(jìn)行標(biāo)準(zhǔn)高頻信號(hào)計(jì)數(shù)，最后將計(jì)數(shù)值傳輸至AVR單片機(jī)進(jìn)行計(jì)算處理后得到測(cè)試結(jié)果并將數(shù)據(jù)通過串口通信上傳至上位機(jī)。該模塊設(shè)計(jì)框圖如圖2所示。
[0016]相位比較即是兩路方波進(jìn)行異或操作，得到相位差信號(hào)，對(duì)其進(jìn)行高電平部分的高頻標(biāo)準(zhǔn)信號(hào)計(jì)數(shù)即可得到計(jì)數(shù)值，由AVR單片機(jī)接收后，進(jìn)行計(jì)算得到相位差值。
[0017]這里同樣需要根據(jù)輸入信號(hào)的標(biāo)稱值對(duì)高頻標(biāo)準(zhǔn)信號(hào)頻率進(jìn)行一個(gè)合理的設(shè)定，選擇為100kHz，滿足系統(tǒng)精度要求，高頻標(biāo)準(zhǔn)信號(hào)由外部晶振分頻500次得到。FPGA內(nèi)部主要包括分頻模塊和計(jì)數(shù)鎖存模塊。將異或計(jì)數(shù)及鎖存在一個(gè)模塊下，簡(jiǎn)化連線。
[0018]以上所述實(shí)施方式僅表達(dá)了本實(shí)用新型的一種實(shí)施方式，但并不能因此而理解為對(duì)本實(shí)用新型范圍的限制。應(yīng)當(dāng)指出，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實(shí)用新型的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種電源板三相交流信號(hào)相位檢測(cè)裝置，包括信號(hào)預(yù)處理電路，其特征在于:所述電源板三相交流信號(hào)相位檢測(cè)裝置還包括FPGA芯片、AVR單片機(jī)、A/D芯片，上位機(jī)和電源模塊，所述信號(hào)預(yù)處理電路的輸入端接收待測(cè)電源板輸出的三相交流信號(hào)并對(duì)信號(hào)進(jìn)行調(diào)理，所述信號(hào)預(yù)處理電路的輸出端連接FPGA芯片的輸入端，經(jīng)調(diào)理過的信號(hào)傳輸給FPGA芯片，所述FPGA芯片包括邏輯單元、觸發(fā)器和I/O引腳，所述FPGA芯片完成對(duì)信號(hào)所需的計(jì)數(shù)工作，三相交流信號(hào)經(jīng)所述信號(hào)預(yù)處理電路調(diào)理后轉(zhuǎn)換成3路同步方波信號(hào)，再依次輸入FPGA芯片內(nèi)部的相位比較器、計(jì)數(shù)器和鎖存器，所述相位比較器對(duì)2路方波進(jìn)行異或操作，得到相位差信號(hào)，并對(duì)高電平部分的高頻標(biāo)準(zhǔn)信號(hào)計(jì)數(shù)，所述FPGA芯片將計(jì)數(shù)值通過數(shù)據(jù)線發(fā)送給AVR單片機(jī)進(jìn)行運(yùn)算處理，并將處理結(jié)果通過串口總線MAX232發(fā)送給上位機(jī)進(jìn)行顯示。
2.根據(jù)權(quán)利要求1所述的一種電源板三相交流信號(hào)相位檢測(cè)裝置，其特征在于，所述電源模塊分別連接FPGA芯片和AVR單片機(jī)，并為FPGA芯片和AVR單片機(jī)提供電能；所述FPGA芯片的外部連接有50MHz外部晶振，外部晶振為FPGA芯片提供10kHz高頻標(biāo)準(zhǔn)信號(hào)。
3.根據(jù)權(quán)利要求2所述的一種電源板三相交流信號(hào)相位檢測(cè)裝置，其特征在于，所述信號(hào)預(yù)處理電路包括過零比較器和光電耦合器，其中所述過零比較器為L(zhǎng)M358，所述光電耦合器為4N25型光電耦合器，所述過零比較器將三相交流信號(hào)的正弦波轉(zhuǎn)換為方波，并經(jīng)光電耦合器進(jìn)行增幅調(diào)整。
4.根據(jù)權(quán)利要求3所述的一種電源板三相交流信號(hào)相位檢測(cè)裝置，其特征在于，所述A/D芯片采用ADS822E高速模數(shù)轉(zhuǎn)換芯片，直接對(duì)待測(cè)電源板進(jìn)行采樣，采樣后輸入AVR單片機(jī)進(jìn)行FFT分析。
【專利摘要】本實(shí)用新型公開一種電源板三相交流信號(hào)相位檢測(cè)裝置，包括信號(hào)預(yù)處理電路，還包括FPGA芯片、AVR單片機(jī)、A/D芯片，上位機(jī)和電源模塊，信號(hào)預(yù)處理電路的輸入端接收待測(cè)電源板輸出的三相交流信號(hào)并對(duì)信號(hào)進(jìn)行調(diào)理，所述信號(hào)預(yù)處理電路的輸出端連接FPGA芯片的輸入端，經(jīng)調(diào)理過的信號(hào)傳輸給FPGA芯片，F(xiàn)PGA芯片包括邏輯單元、觸發(fā)器和I/O引腳，F(xiàn)PGA芯片完成對(duì)信號(hào)所需的計(jì)數(shù)工作，三相交流信號(hào)經(jīng)所述信號(hào)預(yù)處理電路調(diào)理后轉(zhuǎn)換成3路同步方波信號(hào)，再依次輸入FPGA芯片內(nèi)部的相位比較器、計(jì)數(shù)器和鎖存器，所述相位比較器對(duì)2路方波進(jìn)行異或操作，得到相位差信號(hào)，并對(duì)高電平部分的高頻標(biāo)準(zhǔn)信號(hào)計(jì)數(shù)，F(xiàn)PGA芯片將計(jì)數(shù)值通過數(shù)據(jù)線發(fā)送給AVR單片機(jī)進(jìn)行運(yùn)算處理，并將處理結(jié)果通過串口總線MAX232發(fā)送給上位機(jī)進(jìn)行顯示。
【IPC分類】G01R25-00
【公開號(hào)】CN204556728
【申請(qǐng)?zhí)枴緾N201520168505
【發(fā)明人】朱士林
【申請(qǐng)人】威海海泰電子有限公司
【公開日】2015年8月12日
【申請(qǐng)日】2015年3月24日