專利名稱：柔性硅應變計的制作方法
技術領域：
本發(fā)明要求享有于1998年7月28日申請的美國專利申請No.60/094,358以及于1998年10月22日申請的美國專利申請No.60/105,250的優(yōu)先權。
當試圖在一個柔性基體(諸如聚酰胺)上形成一個單晶半導體材料或者多晶材料時會遇到許多困難。眾所周知，可利用輝光放電分解法使非晶硅粘結到柔性基體上，但是這種方法不能用于其它形式的硅。相反，單晶硅或多晶規(guī)必須利用不同的方法(諸如晶體外延生長方法)進行沉積或生長。但是晶體外延生長需要大約950攝氏度的溫度，而一種聚酰胺基體大約在550至580攝氏度下分解。多晶硅沉積也需要在500攝氏度以上的溫度。這樣，晶體外延生長不能用于聚酰胺基體。另外，晶體外延生長僅能夠使硅沉積在已經存在的單晶硅層上，因此這種方法不能用于在一個柔性基體上沉積單晶硅或多晶硅。
本發(fā)明還涉及一種制作傳感器的方法，特別涉及一種制作柔性應變計的方法。當制作一種具有背襯的傳感器時，傳感器或者感應元件通常取向于所述基體或背襯上，然后將傳感器固定在所述基體上。這種方法需要精度高的儀器或者受過訓練的個人以將所述感應元件放在所需位置和取向上。這種感應元件是很難操作的，這是由于它是很脆的并且尺寸小。因此，人們需要這樣一種形成傳感器的方法，其中能夠大大減少或者避免不得不操作、定位或粘結感應元件的步驟。
本發(fā)明還涉及一種制作安裝在柔性基體上的傳感器或感應元件的方法。在本發(fā)明所涉及的方法中，所述感應元件形成在一個薄基片上，接著使所述柔性基體形成在所述感應元件的周圍。在所述柔性基體硬化后，將所述薄基片蝕刻至一個精確的深度以去除多余的硅基體和露出所述感應元件。最好利用干蝕刻技術進行蝕刻，這是因為濕蝕刻技術可能會損壞所述薄基片上未蝕刻一側上的感應元件。另外，活性離子蝕刻(RIE)以及更好的深層活性離子蝕刻(DRIE)是可供選擇的干蝕刻技術，這是因為這種技術能夠提供高的蝕刻速度，并且對蝕刻停止材料(etch stop material)的選擇面更寬。
由于所述感應元件直接形成在所述薄基片上，因此所述感應元件能夠錨固在所需位置中。接著可使所述基體形成在所述感應元件的周圍。這樣，還無需直接操作和定位所述感應元件。在一個優(yōu)選實施例中，本發(fā)明涉及一種用于形成一種柔性應變計的方法，該方法包括選擇薄基片的步驟，所述薄基片具有一部分基底材料和一部分位于所述基底材料上的單晶半導體材料或者多晶半導體材料。所述方法還包括利用所述半導體材料蝕刻一個應變感應元件以及在所述感應元件上形成一個柔性基體的步驟。
從下面參照附圖的描述中和權利要求中能夠明顯地得到本發(fā)明的其它特征和優(yōu)點，其中附圖構成了說明書的一部分。


圖1是本發(fā)明所涉及應變計的一個實施例的頂視圖；圖2是本發(fā)明所涉及應變計的另一個實施例的頂視圖；圖3是圖2中所示應變計的一個側視截面圖4-12是表示用于形成圖2中所示應變計的優(yōu)選方法中各個步驟的側視截面圖；圖13是表示圖12中接合在目標材料上的應變計的一個側視截面圖；圖14是一個應變計陣列的頂視圖；圖15是與處理芯片相連的應變計陣列的頂視圖；圖16-27是表示一個用于形成本發(fā)明應變計另一個實施例的方法的各個步驟的側視截面圖。
優(yōu)選實施例詳述如圖1中所示，本發(fā)明涉及一種應變計10，所述應變計10具有一個應變感應元件12。所述應變感應元件12可由任何一種適合的半導體材料制成，諸如單晶硅、摻雜單晶硅、鍺、非晶硅、多晶硅以及類似材料。但是，對于應變感應元件12來說，單晶半導體材料是優(yōu)選的。所述應變感應元件12包括一個第一端14和一個第二端16，所述應變感應元件12最好比較薄以使其能夠變形。所述第一端14與一個第一電導線18相連，所述第一電導線18將第一端14與第一金屬輸出墊片20連接在一起。同樣，利用第二導線22使第二端16與第二輸出墊片22電連接。在一個優(yōu)選實施例中，每一個輸出墊片20,24分別與相關的導線18,22一體形成。所述輸出墊片20,24和導線18,22可由任何一種導電材料制成，最好是鋁、鎳或銅。
圖2中示出了應變計10的另一個實施例，所述應變計10同樣包括感應元件12、導線18,22、輸出墊片20,24以及基體26。所述輸出墊片20,24位于感應元件12的相對兩側。在圖1和圖2中，感應元件12、導線18,22、輸出墊片20,24設置在一個柔性基體26(諸如聚酰胺)上。所述基體26的頂部帶有一個氧化物層28，所述氧化物層28位于感應元件12、導線18,22以及基體26的頂部。在一個優(yōu)選實施例中，輸出墊片20,24向上貫穿所述氧化物層28，并且導線18,22和感應元件12“埋”在所述氧化物層28的下方。圖3示出的氧化物層28位于感應元件12、導線18,22以及基體26的頂部。
圖4至圖12示出了本發(fā)明所涉及的一種制作所述應變計10的優(yōu)選方法。但是，應該理解的是，也可利用其它方法制作本發(fā)明所涉及的應變計。另外，下面所述方法可用于制作多種類型的傳感器，并不僅限于制作下面所述這種特定類型的應變計。例如，可利用該方法制作的傳感器包括熱流傳感器、壓力傳感器、加速計、溫度傳感器、速度傳感器、氣敏傳感器以及流量傳感器(并不僅限于這些)。
該方法從一個薄基片30開始，所述薄基片30包括基底材料32、氧化物層34以及位于所述氧化物34頂部的摻雜硅層36。所述基底材料32最好是單晶硅或多晶硅，所述氧化物34最好是二氧化硅。所述基底材料32具有足夠厚度以便為薄基片30提供足夠的強度和硬度，從而有助于處理薄基片30。如果需要一種柔性的傳感器，所述摻雜硅層36的厚度應小于20微米，在5微米至20微米之間較好，在7微米至10微米之間更好。當然，根據其用途，如果需要的話，該厚度也可小于5微米。在該優(yōu)選實施例中，所述硅層36將被制成一個應變感應元件，因此所述硅層36應被摻雜到所需表面電阻，根據應變計所需電阻，所述表面電阻通常在每平方10歐姆至每平方1000歐姆及更高的范圍之間。利用這些表面電阻將得到一個電阻在100歐姆至10000歐姆之間的感應元件，所述電阻值取決于感應元件的形狀和厚度。所述硅層36可是p型硅、n型硅或者本征硅。
應該理解的是，可利用任何可形成傳感器的材料代替所述摻雜硅層36。還可將所述硅層36制成一種除應變計以外的傳感器。例如，如果需要制成一種氣敏傳感器，那么可對所述硅層36進行蝕刻以形成一個梳齒電容器(comb-finger capacitor)。另外，當制作一種應變計時，可利用其它適合的材料(諸如鍺或非晶硅)代替所述硅層36，以形成具有由這種材料制成的應變感應元件的應變計。
當選擇所述薄基片30后，將一個掩模38放在所述摻雜硅層36的頂部。接著，利用標準的光蝕刻方法形成所述應變感應元件12，所述標準的光蝕刻方法能夠去除所述硅層36上不需要的部分，并在硅層36中留下作為所述應變感應元件12的所需部分(見圖5)。如果需要制作除應變計以外的傳感器或感應元件，那么所形成的將不是應變感應元件12。所述傳感器的制作過程除了包括這里所特別描述的步驟以外，還可包括對硅層36進行處理的多個步驟。另外，可利用多層材料代替單層36。所述傳感器的制作過程還可包括添加其它材料和/或附加的干或濕蝕刻步驟。
回到所述實施例，圖5示出了在已經形成所述應變感應元件12后的薄基片30。接著，如圖6中所示，將一個掩模圖案31放在所述感應元件12和氧化物層34的頂部。一對窗口44形成在所述應變感應元件12的兩側。所述窗口44開在所述掩模圖案31中以露出部分氧化物層34。另一對窗口46位于所述應變感應元件12的第一端14和第二端16上，所述窗口46使所述端部14,16露出。在下一個步驟中，通過窗口44蝕刻氧化物層34。將氧化物層34厚度的一部分蝕刻成凹口48(圖7)。接著，使所述感應元件12的第一端14和第二端16受到一種摻雜(諸如擴散或植入的方式)處理，以使所述感應元件12的端部14,16得到進一步摻雜。感應元件12中受到進一步摻雜的區(qū)域在附圖中由不同的陰影表示。對應變感應元件12進行這種進一步的摻雜能夠提高所述感應元件12和導線18,22之間的導電性，但是這對本發(fā)明并不是必要的。如果應變感應元件12所用的是n型硅，那么可能需要這種進一步摻雜的步驟。
下面，如圖8中所示，將一個金屬層50沉積在氧化物層34和感應元件12的頂部，并且所述金屬層50充填在所述凹口48中。金屬50最后將形成所述導線18,22和輸出墊片20,24。所述金屬最好是鋁，并且被噴鍍到所述薄基片30上。但是，可采用其它任何近似的或適合的方法形成導線和連接墊片。如圖9所示，然后將一個掩模52放在所述金屬層50的頂部，以保護所述金屬層50在下面處理步驟中不被去除的那些部分。
作為下面的步驟，利用蝕刻方式去除所述金屬層50中沒有被掩模52覆蓋的區(qū)域，留下所述輸出墊片20,24和導線18,22(圖10)。最后，所述柔性基體26旋涂在氧化物層34、墊片20,24、導線18,22和感應元件12上(圖11)。所述柔性基體26最好是聚酰胺。當所述聚酰胺硬化后，去除所述基底材料32，并且將所述氧化物層34蝕刻到足夠的厚度直至露出墊片20,24(圖12)。最好利用深層活性離子蝕刻方式(DRIE)去除所述基底材料32，最好對所述氧化物層34進行干蝕刻，露出用作觸點的輸出墊片?？衫秒婂兊姆绞皆黾铀鲚敵鰤|片上的金屬厚度。在制作完成后，可利用應變計粘結劑將所述應變計安裝到一個試樣56上，并且所述輸出墊片20,24提供一個表面，金屬線58,60可粘結或焊接在所述表面上(圖13)。輸出金屬線58,60將所述應變計10連接到能夠計算由應變計10所測應變或者對輸出信號進行進一步處理的一個或多個電子元件上?；蛘?，可將所述輸出金屬線58,60直接連接到所述應變感應元件12的端部14,16上，所述導線18,22和輸出墊片20,24可不形成在所述應變計10上。所述輸出墊片僅提供一個表面，以使所述輸出金屬線58,60和所述應變感應元件12的端部14,16之間的電連接更方便。
可以看出，利用本發(fā)明方法首先使所述感應元件12形成在薄基片30上。在形成所述墊片20,24和導線18,22后，使所述基體26形成在所述應變計10的各個部件周圍。最后，最好利用蝕刻的方式去除所述薄基片30的多余部分，把傳感器或應變計留在基體26上。這樣，所述應變感應元件12無需設置和/或定位在所述基體26上，而是使基體26形成在所述應變感應元件12的周圍。這能夠使應變計的制作變得更容易、快速和一致。
盡管已經對本發(fā)明所涉及的制作應變計的這種優(yōu)選方法進行了描述，但是也可利用其它方法制造本發(fā)明的柔性傳感器。例如，可將一個半導體應變感應元件直接放在基體上，而不是在所述應變感應元件周圍形成基體。接著，可使所述應變感應元件的端部與一對輸出墊片相連或者直接與所述輸出線相連。
可利用批量生產的方式在薄基片上制作本發(fā)明的應變計，其中多個應變計形成在一片柔性材料上。在制作所述應變計后，可將其中一個應變計從周圍其它應變計中取下以便使用。另外，多個應變計可形成在一個基片或基體上，并且其中一些或所有的應變計可以與一個輸出區(qū)域或公共部件電連接。例如，圖14中示出了一個應變計陣列66。其中所示的應變計陣列66包括多個應變計10。每一個獨立的應變計10的導線18,22可被引出至一單獨位置68處。這樣，所有導線18,22的端部都集中在一個公共位置68處以便與輸出金屬線連接。在圖15中所示的應變計陣列66′的另一個實施例中，導線18,22都連接到在基體上的一個電子元件70(諸如一個數(shù)據采集IC)上。所述元件70可接納所述導線18,22，并且對每一個獨立應變計10的導線18,22所提供的信號進行處理。例如，所述電子元件70可提供放大、橋路連接(bridgecompletion)、界面電子器件、A/D轉換、多路傳輸、存儲和/或遙測功能。所述電子元件70具有多個端子以將輸入數(shù)據/輸出數(shù)據(I/O)或電能提供給所述電子元件。由于所述電子元件70位于所述基體上，因此所述應變計陣列66′能夠執(zhí)行處理步驟，從而可使這種應變計陣列比目前的應變計陣列具有更強大的功能和更好的適應性。另外，由于所述電子元件70的位置靠近所述傳感器10，因此傳感器輸出信號在被處理之前走過的路程很小。這樣能夠減小信號強度的損失并且使受到干擾的程度最小化。
所述傳感器陣列66,66′可以是特制的以用于一個已知的試樣上。例如，所述柔性基體的尺寸被設計成使所述柔性基片能夠安裝在所述試樣表面周圍。并且所述應變計可以是這樣制作的，即當所述基體安裝在所述試樣上時，可以使所述應變計處在與所述試樣上特別需要測定區(qū)域相應的所需精確位置處。這樣，當所述柔性基體安裝在所述試樣上時，所述應變計能夠測定試樣所能夠承受的臨界應變值。另外，各種應變計、其它傳感器和/或電子元件的導線可都連接到一個便于接合的單一位置處，或者與在所述柔性基體上的數(shù)據采集、存儲和/或遙測電路相連。
圖16至圖27示出了另一種制作傳感器的方法，其中所述傳感器上具有整體集成在其上的微電子電路。盡管僅示出了一個單個微電子元件和一個單個傳感器，但是在最終產品中可結合有多個這樣的元件和傳感器。在圖16至圖27中所示并且將在下面描述的方法基本上與上面結合圖4至圖12所述的方法是相同的，主要的差別在于，在最終產品中加入了微電子電路。如圖16所示，所述方法是從具有一個硅層35的一個薄基片30開始的。所述薄基片30包括一個氧化物層34和基底材料32。接著，如圖17所示，利用常規(guī)方法使微電子電路74形成在所述薄基片30中?；蛘撸蓮膹S家購買一個其中已經帶有微電子電路74的薄基片30。最好利用下列任何一種技術制作所述微電子電路74，這些技術包括互補金屬氧化物半導體(CMOS)技術、其它金屬氧化物半導體技術(例如DMOS,UMOS,VMOS,LDMOS以及類似工藝)、雙極型工藝、諸如BICMOS之類的混合工藝或者其它技術。所述微電子電路74通常對來自傳感器的輸出信號進行處理或調整，和/或根據終端用戶系統(tǒng)的要求執(zhí)行其它功能。
如圖18中所示，接著利用一個掩模76保護所述微電子電路74，并且對露出的硅層35進行摻雜?；蛘咭部墒÷詧D18中所示步驟，可在所述電路74形成在硅層35中之前對硅層35進行摻雜。然后，將一個掩模78放在所述電路74和部分硅層35上(圖19)。接著有選擇地去除露出的硅層35，留下如圖20中所示的感應元件12。然后將一個掩模80放在所述電路74、感應元件12和部分氧化物層34上(圖21)。接著利用所述氧化物層34的露出部分將所述氧化物層34的一部分厚度蝕刻成凹口48(圖22)。
然后使一個金屬或其它導電材料層82沉積在整個組件上(圖23)，并且將另一個掩模84放在所述金屬層82上(圖24)。去除所述金屬層82的露出部分，留下所述墊片86,88以及導線90,92,94(圖25)?；蛘呃帽绢I域普通技術人員所知的一種“升離”(“l(fā)ift-off”)技術刻劃所述金屬層82。最后，所述柔性層被旋涂在整個組件上(圖26)并且去除所述基底材料32，形成了如圖27中所示的結構。所形成的組件96是安裝在柔性基體上的一個應變計和微電子電路。所述組件可安裝到不平的部件上，并且所述微電子電路74為所述組件96提供處理功能。當然，也可利用上述方法制作除了應變計以外的其它傳感器。
上面已經對本發(fā)明的優(yōu)選形式進行了描述。但是，對于本領域普通技術人員來說顯然可利用本發(fā)明所披露的內容對上述優(yōu)選實施例進行明顯的改進以達到類似的特征和優(yōu)點。
權利要求
1．一種柔性應變計，其特征在于，該應變計包括半導體應變感應元件，該元件具有單晶或多晶結構；以及用于支承所述應變感應元件的基本上為柔性的基體。
2．如權利要求1所述的應變計，其特征在于，所述應變感應元件基本上是柔性的。
3．如權利要求1所述的應變計，其特征在于，所述應變感應元件的厚度小于15微米。
4．如權利要求1所述的應變計，其特征在于，所述應變感應元件是由硅制成的。
5．如權利要求1所述的應變計，其特征在于，所述應變感應元件是由摻雜硅制成的。
6．如權利要求1所述的應變計，其特征在于，所述應變感應元件的電阻在100歐姆至10000歐姆之間。
7．如權利要求1所述的應變計，其特征在于，所述應變感應元件的表面電阻在每平方10歐姆至每平方1000歐姆的范圍之間。
8．如權利要求1所述的應變計，其特征在于，所述基體是由聚合物制成的。
9．如權利要求1所述的應變計，其特征在于，所述基體是由聚酰胺制成的。
10．如權利要求1所述的應變計，其特征在于，所述應變計還包括一個第一輸出墊片，該墊片與所述應變感應元件的一個第一端部電連接。
11．如權利要求10所述的應變計，其特征在于，所述第一輸出墊片位于所述基體上。
12．如權利要求11所述的應變計，其特征在于，所述應變計還包括一個第二輸出墊片，該墊片與所述應變感應元件的一個第二端部電連接。
13．如權利要求12所述的應變計，其特征在于，所述應變計還包括第一導線和第二導線，所述第一導線將所述第一輸出墊片電連接到所述應變感應元件上，所述第二導線將所述第二輸出墊片電連接到所述應變感應元件上。
14．如權利要求13所述的應變計，其特征在于，所述應變計還包括一個覆蓋所述導線、基體和應變感應元件的氧化物層。
15．如權利要求14所述的應變計，其特征在于，所述墊片和所述導線是鋁制的。
16．如權利要求1所述的應變計，其特征在于，所述應變計還包括一個電子元件，該元件與所述應變感應元件電連接，所述電子元件設置在所述基體上。
17．一種在基體上形成傳感器的方法，所述方法包括下列步驟選擇一個薄基片，所述薄基片具有一部分基底材料和一部分傳感器材料；利用所述傳感器材料形成所述傳感器；以及在所述傳感器上形成所述基體。
18．如權利要求17所述的方法，其特征在于，所述基體基本上是柔性的。
19．如權利要求18所述的方法，其特征在于，所述柔性基體是由聚酰胺制成的，并且所述基本上柔性的基體被旋涂在所述薄基片上。
20．如權利要求17所述的方法，其特征在于，所述傳感器基本上是柔性的。
21．如權利要求17所述的方法，其特征在于，所述方法還包括在形成所述基體后去除所述基底材料的步驟。
22．如權利要求21所述的方法，其特征在于，所述去除基底材料的步驟包括利用深層活性離子蝕刻去除所述基底材料。
23．如權利要求17所述的方法，其特征在于，所述傳感器材料是半導體材料。
24．如權利要求17所述的方法，其特征在于，所述傳感器材料是單晶半導體。
25．如權利要求17所述的方法，其特征在于，形成所述傳感器的步驟包括對所述傳感器材料進行蝕刻。
26．如權利要求17所述的方法，其特征在于，所述傳感器是一種應變感應元件。
27．如權利要求17所述的方法，其特征在于，所述薄基片包括位于所述基底材料和所述傳感器材料之間的氧化物層。
28．如權利要求17所述的方法，其特征在于，所述方法還包括在所述薄基片中制作微電子電路以及使所述電子部件與所述傳感器電連接的步驟。
29．如權利要求28所述的方法，其特征在于，所述電連接的步驟包括使金屬沉積在所述薄基片上，以利用所述沉積的金屬將所述電子部件與所述傳感器電連接在一起。
30．一種形成柔性應變計的方法，所述方法包括下列步驟選擇一個薄基片，所述薄基片具有一部分基底材料和一部分位于所述基底材料上的單晶半導體材料或者多晶半導體材料；將所述半導體材料蝕刻成應變感應元件；以及在所述感應元件上形成柔性基體。
31．如權利要求30所述的方法，其特征在于，所述應變感應元件是由硅制成的。
32．如權利要求30所述的方法，其特征在于，所述方法還包括在所述形成步驟后蝕刻去除所述基底材料的步驟。
33．如權利要求32所述的方法，其特征在于，利用深層活性離子蝕刻方法蝕刻去除所述基底材料。
34．如權利要求32所述的方法，其特征在于，所述薄基片包括位于所述基底材料和所述半導體材料之間的氧化物層，所述方法還包括去除所述氧化物層直至露出所述應變感應元件的步驟。
35．如權利要求30所述的方法，其特征在于，所述薄基片包括位于所述基底材料和所述半導體材料之間的氧化物層。
36．如權利要求30所述的方法，其特征在于，所述方法還包括在完成所述蝕刻步驟后使一個第一輸出墊片與所述感應元件電連接的步驟。
37．如權利要求36所述的方法，其特征在于，所述方法還包括對所述應變感應元件的一部分進行摻雜的步驟，所述輸出墊片在所述摻雜部分處與所述感應元件相連。
38．如權利要求36所述的方法，其特征在于，所述輸出墊片是利用金屬噴鍍的方法形成的，所述輸出墊片通過金屬導線與所述感應元件相連。
39．如權利要求36所述的方法，其特征在于，所述薄基片包括位于所述基底材料和所述半導體材料之間的氧化物層，所述方法還包括在形成所述輸出墊片之前對所述氧化物層的一部分進行局部蝕刻的步驟，所述輸出墊片形成在所述氧化物層的所述局部蝕刻的部分中。
40．如權利要求30所述的方法，其特征在于，所述方法還包括在所述薄基片中制作微電子電路，以及使所述微電子電路與所述應變感應元件電連接的步驟。
41．一種形成柔性應變計的方法，所述方法包括下列步驟選擇一個柔性基體；以及將一個柔性半導體應變感應元件安裝到所述基體上，所述應變感應元件具有單晶或多晶結構。
42．如權利要求41所述的方法，其特征在于，所述方法還包括使一個第一輸出墊片與所述應變感應元件電連接的步驟。
43．一種形成傳感器陣列的方法，所述方法包括下列步驟選擇一個薄基片，所述薄基片具有一部分基底材料和一部分傳感器材料；利用所述傳感器材料形成多個傳感器；以及在所述多個傳感器上形成所述基體。
44．如權利要求43所述的方法，其特征在于，所述每個傳感器都具有一輸出導線，所述輸出導線終止于一個公共區(qū)域。
45．如權利要求43所述的方法，其特征在于，所述每個傳感器都具有一輸出導線，所述輸出導線都與設置在所述基體上的一個電子元件相連。
46．如權利要求43所述的方法，其特征在于，所述方法還包括在形成所述傳感器之前在所述薄基片中制作微電子電路，以及使所述電子元件與至少一個所述傳感器電連接的步驟。
47．一種與試樣結合使用的柔性傳感器陣列，其特征在于，所述傳感器陣列包括安裝在柔性基體上的多個傳感器，所述基體的形狀被設計成能配合在所述試樣周圍，以使所述傳感器位于所述試樣上的所需位置處。
48．如權利要求47所述的柔性傳感器陣列，其特征在于，所述傳感器是應變計。
49．如權利要求48所述的柔性傳感器陣列，其特征在于，至少一個所述應變計具有一個單晶硅感應元件。
50．如權利要求47所述的柔性傳感器陣列，其特征在于，所述基體是由聚酰胺制成的。
51．如權利要求47所述的柔性傳感器陣列，其特征在于，每個傳感器提供一個輸出信號，所述傳感器陣列還包括在所述基體上的用于接收所述輸出信號的電子元件。
全文摘要
本發(fā)明涉及一種柔性應變計,所述柔性應變計包括一個應變感應元件以及一個用于支承所述應變感應元件的柔性基體。所述應變感應元件是由一種單晶或多晶半導體材料制成的。本發(fā)明還涉及一種用于形成一種柔性應變計的方法,所述方法包括選擇一個薄基片的步驟,所述薄基片具有一部分基底材料和一部分位于所述基底材料上的單晶半導體材料或者多晶半導體材料。所述方法還包括利用所述半導體材料蝕刻一個應變感應元件以及在所述感應元件上形成一個柔性基體的步驟。
文檔編號G01L1/22GK1313949SQ99809936
公開日2001年9月19日 申請日期1999年7月27日 優(yōu)先權日1998年7月28日
發(fā)明者布拉德利·J·博格斯, 馬庫斯·S·賈斯特, 克里斯托弗·A·班, 凱文·C·斯塔克 申請人:羅斯蒙特航空航天公司